JPH0269996A - 電子回路基板 - Google Patents
電子回路基板Info
- Publication number
- JPH0269996A JPH0269996A JP1182732A JP18273289A JPH0269996A JP H0269996 A JPH0269996 A JP H0269996A JP 1182732 A JP1182732 A JP 1182732A JP 18273289 A JP18273289 A JP 18273289A JP H0269996 A JPH0269996 A JP H0269996A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- thickness
- material layer
- microns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、一般に電子回路用実装の分野に関し、より詳
しくは、回路及び装置の電子実装用の新しいまた改善さ
れた複合誘電体構造に関する。
しくは、回路及び装置の電子実装用の新しいまた改善さ
れた複合誘電体構造に関する。
B、従来技術
薄膜誘電体を用いて2つの金属レベルを分離している従
来のモジュールでは、電気パラメータの変動に対する柔
軟性が極めて限られている。たとえば、ある薄膜法では
、ポリイミド誘電体の厚さが約9ミクロンである。この
構造は、低い結合ノイズ、高い駆動キャパシタンス、低
いインピーダンスを特徴としている。
来のモジュールでは、電気パラメータの変動に対する柔
軟性が極めて限られている。たとえば、ある薄膜法では
、ポリイミド誘電体の厚さが約9ミクロンである。この
構造は、低い結合ノイズ、高い駆動キャパシタンス、低
いインピーダンスを特徴としている。
典型的な薄膜法は、本質的にフォトリソグラフィ的であ
り、比較的小型で精巧な形状の処理が可能である。一方
、典型的な厚膜法は、マスク、すなわち誘電材料をスク
リーン印刷するのに用いるモリブデン・マスクの使用を
特徴としている。厚膜法は、薄膜法に比べてずっと粗大
で、形状がより大きい。
り、比較的小型で精巧な形状の処理が可能である。一方
、典型的な厚膜法は、マスク、すなわち誘電材料をスク
リーン印刷するのに用いるモリブデン・マスクの使用を
特徴としている。厚膜法は、薄膜法に比べてずっと粗大
で、形状がより大きい。
厚膜法の場合、誘電材料層の実際上の最小の厚さが約1
27ミクロンであり、金属導線の最小の厚さは約25ミ
クロンである。
27ミクロンであり、金属導線の最小の厚さは約25ミ
クロンである。
通常、薄膜法では、駆動キャパシタンスは、固体接地面
を使用する場合、幅約76ミクロンの信号線で1インチ
(25,4mm)当り6ピコフアラツドを越え、インピ
ーダンスは23オ一ム未満である。この駆動キャパシタ
ンスは、大部分の回路技術にとって高すぎ、また20オ
ームという低いインピーダンスのために、通常の80オ
ームのカード・オン・ボードの応用分野で、反射の問題
が生じる。
を使用する場合、幅約76ミクロンの信号線で1インチ
(25,4mm)当り6ピコフアラツドを越え、インピ
ーダンスは23オ一ム未満である。この駆動キャパシタ
ンスは、大部分の回路技術にとって高すぎ、また20オ
ームという低いインピーダンスのために、通常の80オ
ームのカード・オン・ボードの応用分野で、反射の問題
が生じる。
厚膜誘電体を使用すると、異なる一連の問題が生じる。
一般に、最小の「安全な」厚さは約51ミクロンである
途、約127ミクロンが現在の実際上最小の値である。
途、約127ミクロンが現在の実際上最小の値である。
厚さがたとえば12.7ミクロンの膜」―に多重層が形
成できるが、約51ミクロン未満では欠陥穴(ピン・ホ
ールなど)が生じ、これが金属レベル間に短絡回路を生
じさせる恐れがある。サーマロイ(Cerma]Joy
) 7029dの商標で市販されている銅ペーストや、
サーマロイNo、7166の商標で市販されている整合
性のあるガラス・セラミック誘電体ペーストなど、5.
0と8.0の間の様々な誘電定数を与える、多数の厚膜
誘電体ペーストが入手可能である。厚膜を使用すると、
接地面が信号から遠くなり(約127ミクロン)、誘電
定数が高く、駆動キャパシタンスが高いため、それらの
用途は低性能ないし中間性能の範囲のみに制限される。
成できるが、約51ミクロン未満では欠陥穴(ピン・ホ
ールなど)が生じ、これが金属レベル間に短絡回路を生
じさせる恐れがある。サーマロイ(Cerma]Joy
) 7029dの商標で市販されている銅ペーストや、
サーマロイNo、7166の商標で市販されている整合
性のあるガラス・セラミック誘電体ペーストなど、5.
0と8.0の間の様々な誘電定数を与える、多数の厚膜
誘電体ペーストが入手可能である。厚膜を使用すると、
接地面が信号から遠くなり(約127ミクロン)、誘電
定数が高く、駆動キャパシタンスが高いため、それらの
用途は低性能ないし中間性能の範囲のみに制限される。
したがって、個別の電気部品を装着し相互接続するため
の便利でかつ低コストの方法として、積層して多重回路
層としたプリント回路板を利用するのが通例である。た
とえば誘電体基板」二に形成したプリント回路板に、装
着した個別部品相互間でその回路で有効に動作するよう
に電気的接続を画定する、導電性金属通路を設けるのが
ふつうである。通常、このような個別構成部品の金属リ
ード線を導電性通路にはんだ伺けして、電気的接続を完
成させる。
の便利でかつ低コストの方法として、積層して多重回路
層としたプリント回路板を利用するのが通例である。た
とえば誘電体基板」二に形成したプリント回路板に、装
着した個別部品相互間でその回路で有効に動作するよう
に電気的接続を画定する、導電性金属通路を設けるのが
ふつうである。通常、このような個別構成部品の金属リ
ード線を導電性通路にはんだ伺けして、電気的接続を完
成させる。
1980年代半ばに、独自な性能能力をもつため、エン
ジニアリングの分野で非常に広範囲に使用できる複合材
料が、新しい構造材料きして出現した。先進的複合構造
の研究から、すてに材料工学の技術分野で有意義な改善
が生まれている。
ジニアリングの分野で非常に広範囲に使用できる複合材
料が、新しい構造材料きして出現した。先進的複合構造
の研究から、すてに材料工学の技術分野で有意義な改善
が生まれている。
これらの複合材料は、大きな強度を有する、連続形、非
連続形(たとえば、短繊維、ウィスカ、微粒子)及び織
地の形のポリマー、金属、またはセラミック基質を利用
している。しかし、その損傷許容性が限られていること
、ならびに製造コストによって、高性能の積層複合材料
の用途の拡大が妨げられている。これらの問題に対して
、特に、電子装置及び電子回路の実装の分野で相当な努
力が集中されてきたが、本発明以前にはどれも成功して
いない。
連続形(たとえば、短繊維、ウィスカ、微粒子)及び織
地の形のポリマー、金属、またはセラミック基質を利用
している。しかし、その損傷許容性が限られていること
、ならびに製造コストによって、高性能の積層複合材料
の用途の拡大が妨げられている。これらの問題に対して
、特に、電子装置及び電子回路の実装の分野で相当な努
力が集中されてきたが、本発明以前にはどれも成功して
いない。
離陸し、大気圏を突き抜けて極超音速で宇宙へ登り、通
常の飛行機のように激しい着陸に耐える航空機が、構造
材料の究極的試金石である。このような航空機でその構
造に課される要求は、極端であるが、前例のないもので
はない。すでに、強度と低比重を兼ね備える必要がある
、軍用及び商用の航空機、スポーツ器具、自動車、さら
に現在は電子実装の分野の技術者が、このような構造部
品用複合材料に関心を寄せてきた。
常の飛行機のように激しい着陸に耐える航空機が、構造
材料の究極的試金石である。このような航空機でその構
造に課される要求は、極端であるが、前例のないもので
はない。すでに、強度と低比重を兼ね備える必要がある
、軍用及び商用の航空機、スポーツ器具、自動車、さら
に現在は電子実装の分野の技術者が、このような構造部
品用複合材料に関心を寄せてきた。
進歩した技術で、単一材料ではもたらすことのできない
諸特性を組み合わせる必要が生じる場合には、必ず複合
材料が選ばれる。−見したきころ、複合材料は不必要に
複雑なものに見えるかもしれない。しかし、少なくとも
電子実装用に理想的な構造材料を作成することは、本発
明によってもたらされる構造によりすぐ手が届くものに
なると思われる。
諸特性を組み合わせる必要が生じる場合には、必ず複合
材料が選ばれる。−見したきころ、複合材料は不必要に
複雑なものに見えるかもしれない。しかし、少なくとも
電子実装用に理想的な構造材料を作成することは、本発
明によってもたらされる構造によりすぐ手が届くものに
なると思われる。
こうした複合構造を形成する構造材料中で有用な要素と
しては、セラミック酸化アルミニウム(ルビー及びサフ
ァイアの主成分)、炭化ケイ素、及び酸化ケイ素(ガラ
スの主成分)などがある。
しては、セラミック酸化アルミニウム(ルビー及びサフ
ァイアの主成分)、炭化ケイ素、及び酸化ケイ素(ガラ
スの主成分)などがある。
電気導体を形成する要素は、「良好な」電気導体であり
、電気絶縁体を形成する要素は、「良好な」電気絶縁体
である。しかし、重大な悪条件をもつために、これらの
要素の中には、これまで電子実装の分野に適さないと考
えられてきた特性を示すものもある。
、電気絶縁体を形成する要素は、「良好な」電気絶縁体
である。しかし、重大な悪条件をもつために、これらの
要素の中には、これまで電子実装の分野に適さないと考
えられてきた特性を示すものもある。
たとえば、これらの要素のあるものはもろく、すなわち
、ちょっとしたひっかき傷や内部のひびができても、予
測できず検査の難しい電気的短絡回路をもたらす恐れの
ある、致命的な欠陥が電気的に十分に起こり得る。
、ちょっとしたひっかき傷や内部のひびができても、予
測できず検査の難しい電気的短絡回路をもたらす恐れの
ある、致命的な欠陥が電気的に十分に起こり得る。
従来技術の調査で見つかった唯一の従来技術の米国特許
は、ハンソン(Hanson )等に授与された「制御
された熱膨張係数をもつ多層金属コア回路板積層体(M
ulti−1ayer Metal Core C1r
cuitBoard Lam1nate 1Jith
a Controlled ThermalCoeff
icient of Expansion) Jと題す
る米国特許第4496793号である。この従来技術は
、回路板積層体の層間に金属板を配置して、積層板を機
械的に安定させ、その有効熱膨張係数を減少させること
を強調している。熱膨張係数が充分減少すると、たとえ
ばピンなしチップ・キャリアなど、リード線なし電子部
品を表面に物理的に配置することが可能になる。
は、ハンソン(Hanson )等に授与された「制御
された熱膨張係数をもつ多層金属コア回路板積層体(M
ulti−1ayer Metal Core C1r
cuitBoard Lam1nate 1Jith
a Controlled ThermalCoeff
icient of Expansion) Jと題す
る米国特許第4496793号である。この従来技術は
、回路板積層体の層間に金属板を配置して、積層板を機
械的に安定させ、その有効熱膨張係数を減少させること
を強調している。熱膨張係数が充分減少すると、たとえ
ばピンなしチップ・キャリアなど、リード線なし電子部
品を表面に物理的に配置することが可能になる。
上記特許の記載は、積層板を固化するためにエポキシを
充填した開口を含む積層法に焦点を合わせて行なわれて
いる。この記載は、機械的に利点があるが、以下の詳細
な説明からより良く理解できるように、本発明とはまっ
たく無関係である。
充填した開口を含む積層法に焦点を合わせて行なわれて
いる。この記載は、機械的に利点があるが、以下の詳細
な説明からより良く理解できるように、本発明とはまっ
たく無関係である。
C8発明が解決しようとする問題点
本発明の重要な目的は、電気特性の向上を達成し、従来
の努力の欠点を克服するための、新しいまた改善された
電子回路基板構造を提供することにある。
の努力の欠点を克服するための、新しいまた改善された
電子回路基板構造を提供することにある。
本発明のもう一つの重要な目的は、電子デバイス用支持
パッケージの電気的性能を最適にする、複合誘電体構造
を提供することにある。
パッケージの電気的性能を最適にする、複合誘電体構造
を提供することにある。
本発明のもう一つの目的は、関連する誘電体組成を修正
することにより、プリント回路の電気的特性を調節する
ことの可能な新しい構造を提供することにある。
することにより、プリント回路の電気的特性を調節する
ことの可能な新しい構造を提供することにある。
D1問題点を解決するための手段
本発明の電子回路基板は、それぞれ所定の厚さを有する
無機材料層(好ましくは、セラミック層)とこの上の有
機材料層(好ましくは、ポリイミド層)とよりなる複合
誘電体層を金属レベル間の絶縁層として用いる。既知の
特性の無機材料層と有機材料層との複合誘電体層を金属
レベル間絶縁層として用いることにより、インピーダン
ス、キャパシタンス、電気ノイズ結合係数などの電気的
特性を所望の状態に設定するのが容易になり、また、無
機材料層のピン・ホールまたはひび割れなとの欠陥を有
機材料層で補うことができる。無機材料層は、積層する
枚数を選ぶことによって厚さ、従って特性を制御するこ
とができ、イ1機材料層はスピン・コーティング・プロ
セス条件によって厚さを制御することができる。一方の
層の厚さが固定されている場合または厚さに制限がある
場合は、他方の層の厚さを選択することにより、所望の
電気的特性を与えることができる。
無機材料層(好ましくは、セラミック層)とこの上の有
機材料層(好ましくは、ポリイミド層)とよりなる複合
誘電体層を金属レベル間の絶縁層として用いる。既知の
特性の無機材料層と有機材料層との複合誘電体層を金属
レベル間絶縁層として用いることにより、インピーダン
ス、キャパシタンス、電気ノイズ結合係数などの電気的
特性を所望の状態に設定するのが容易になり、また、無
機材料層のピン・ホールまたはひび割れなとの欠陥を有
機材料層で補うことができる。無機材料層は、積層する
枚数を選ぶことによって厚さ、従って特性を制御するこ
とができ、イ1機材料層はスピン・コーティング・プロ
セス条件によって厚さを制御することができる。一方の
層の厚さが固定されている場合または厚さに制限がある
場合は、他方の層の厚さを選択することにより、所望の
電気的特性を与えることができる。
E、実施例
第1図を参照すると、本発明による構造10は、電力面
または一般接地面として働くことのできる基準面12を
支持するセラミック基板11から構成される。セラミッ
ク基板11は、もちろん、誘電性絶縁体であり、したが
って非導電性である。
または一般接地面として働くことのできる基準面12を
支持するセラミック基板11から構成される。セラミッ
ク基板11は、もちろん、誘電性絶縁体であり、したが
って非導電性である。
一方、基準面12は、基板11のすぐ上の導電性材料か
ら形成される。
ら形成される。
第ルベルの誘電体層13は、基準平面12のすぐ上に形
成され、それによって支持されており、無機材料層、特
にセラミック材料製であることが好ましい。第2レベル
の誘電体層14は、第ルベルの誘電体層13のすぐ上に
形成され、それによって支持されており、有機材料層、
特にポリイミド層であることが好ましい。第1及び第2
の誘電体層の比誘電率は1よりも大きい。最後に、回路
導線15.16.17を第2レベルの誘電体層14のす
ぐ上に形成し、完成する。
成され、それによって支持されており、無機材料層、特
にセラミック材料製であることが好ましい。第2レベル
の誘電体層14は、第ルベルの誘電体層13のすぐ上に
形成され、それによって支持されており、有機材料層、
特にポリイミド層であることが好ましい。第1及び第2
の誘電体層の比誘電率は1よりも大きい。最後に、回路
導線15.16.17を第2レベルの誘電体層14のす
ぐ上に形成し、完成する。
第ルベルの誘電体層13中のセラミック誘電体材料は、
ピン・ホールやひび割れなとの欠陥を発生しやすいこと
に留意されたい。ピン・ホールを参照番号19で示し、
典型的なひび割れを参照番号18で示しである。ただし
、本発明の基本コンセプトに従って、この第ルベルの誘
電体層13のすぐ」二に第2レベルの誘電体層14を形
成することにより、これらの欠陥は有効に封じ込められ
る。
ピン・ホールやひび割れなとの欠陥を発生しやすいこと
に留意されたい。ピン・ホールを参照番号19で示し、
典型的なひび割れを参照番号18で示しである。ただし
、本発明の基本コンセプトに従って、この第ルベルの誘
電体層13のすぐ」二に第2レベルの誘電体層14を形
成することにより、これらの欠陥は有効に封じ込められ
る。
さらに、全体構造10を形成するに当って、非常に薄い
ポリイミド層が第2レベルの誘電体層14を形成するの
とは対照的に、セラミック誘電体層13は、セラミック
・テープ多重層によって形成されている。この第2レベ
ルの誘電体層14は、通常、スプレー・コーティングに
より形成され、その厚さは製造工程の制限条件によって
決まる。
ポリイミド層が第2レベルの誘電体層14を形成するの
とは対照的に、セラミック誘電体層13は、セラミック
・テープ多重層によって形成されている。この第2レベ
ルの誘電体層14は、通常、スプレー・コーティングに
より形成され、その厚さは製造工程の制限条件によって
決まる。
たとえば、多くの製造工程では、スプレー・コーティン
グによって、厚さ約12.7ミクロンに限定したポリイ
ミド層を付着させることが可能である。
グによって、厚さ約12.7ミクロンに限定したポリイ
ミド層を付着させることが可能である。
第2レベルの誘電体層14上に、第1図では素子15.
1f3.17によって表される、プリント回路を形成す
る。こうした構成により、プリント回路の要素は、第1
及び第2レベルの誘電体層13.14によって電力面1
2から分離される。
1f3.17によって表される、プリント回路を形成す
る。こうした構成により、プリント回路の要素は、第1
及び第2レベルの誘電体層13.14によって電力面1
2から分離される。
第1図に示すように、ポリイミドで形成された第2レベ
ルの誘電体層14の厚さは、0.01mmよりも小さい
(0,008mm)。第ルベルの誘電体層13は個別の
積層された材料層から構成されているので、その厚さは
可変であり、したがって制御可能である。
ルの誘電体層14の厚さは、0.01mmよりも小さい
(0,008mm)。第ルベルの誘電体層13は個別の
積層された材料層から構成されているので、その厚さは
可変であり、したがって制御可能である。
プリント回路15.16.17と電力面12の間の誘電
体の全厚を選定するため、第2図を参照する。第2図は
、インピーダンスと厚さ(単位ミル)の関係を示す曲線
を示す。
体の全厚を選定するため、第2図を参照する。第2図は
、インピーダンスと厚さ(単位ミル)の関係を示す曲線
を示す。
換言すると、プリント回路15.16.17と電圧面1
2の間の所望のインピーダンスがわかり、他の周上にあ
る厚さのポリイミドをスプレー・コーティングできるか
どうかについての製造から得た情報からポリイミド層1
4の厚さがわかると、本発明によるこの構造で、第2図
の曲線を利用して、両層間の全インピーダンスが容易に
求められる。
2の間の所望のインピーダンスがわかり、他の周上にあ
る厚さのポリイミドをスプレー・コーティングできるか
どうかについての製造から得た情報からポリイミド層1
4の厚さがわかると、本発明によるこの構造で、第2図
の曲線を利用して、両層間の全インピーダンスが容易に
求められる。
必要とするインピーダンスをたどって曲線との交点を見
つけ、そのXの値を求めると、第ルベルの誘電体層13
の必要な厚さが得られる。
つけ、そのXの値を求めると、第ルベルの誘電体層13
の必要な厚さが得られる。
同様に、第3図の曲線を参照してプリント回路15.1
6.17と電圧面12の間の所望のキャパシタンスがわ
かると、厚さの可変なセラミック誘電体13の必要な厚
さ(ミル単位)がすぐに得られる。別法として、または
上記の情報の補足として、第4図の曲線を利用すると、
所望の結合係数を得るのに必要な第ルベルの誘電体層1
3の厚さが得られる。
6.17と電圧面12の間の所望のキャパシタンスがわ
かると、厚さの可変なセラミック誘電体13の必要な厚
さ(ミル単位)がすぐに得られる。別法として、または
上記の情報の補足として、第4図の曲線を利用すると、
所望の結合係数を得るのに必要な第ルベルの誘電体層1
3の厚さが得られる。
たとえば、下記のような電気的要件が要求される場合、
第2図及び第4図のグラフを用いて、厚膜誘電体の必要
な厚さが得られる。
第2図及び第4図のグラフを用いて、厚膜誘電体の必要
な厚さが得られる。
電気雑音結合係数が0.15未満で、60ないし70オ
ームの範囲のインピーダンスが必要とされるものと仮定
する。第2図を用いると、このインピーダンスの範囲か
ら、誘電体の厚さが1.95ないし2.92ミル(約4
9.5ないし約74゜2ミクロン)の範囲に限定される
。
ームの範囲のインピーダンスが必要とされるものと仮定
する。第2図を用いると、このインピーダンスの範囲か
ら、誘電体の厚さが1.95ないし2.92ミル(約4
9.5ないし約74゜2ミクロン)の範囲に限定される
。
次に、第4図及び結合ノイズが0,15未満であるとの
要件を用いると、誘電体の厚さが2.15ミル(約54
.6ミクロン未nR)でなければならないことがわかる
。その結果、この設計要件を満足する、許容可能な誘電
体の厚さは1.95ないし2.15ミル(約49.5な
いし54.6ミクロン)となる。0.5ミル(約12.
7ミクロン)ごとの単位で誘電体の付着が実現できる場
合、最終的な誘電体の厚さは2ミル(約51ミクロン)
と選定される。
要件を用いると、誘電体の厚さが2.15ミル(約54
.6ミクロン未nR)でなければならないことがわかる
。その結果、この設計要件を満足する、許容可能な誘電
体の厚さは1.95ないし2.15ミル(約49.5な
いし54.6ミクロン)となる。0.5ミル(約12.
7ミクロン)ごとの単位で誘電体の付着が実現できる場
合、最終的な誘電体の厚さは2ミル(約51ミクロン)
と選定される。
本発明による構造を用いると、以下の利点が得られる。
1)可変のインピーダンス(20オームないし80オー
ム) 2)可変のキャパシタンス(線キャパシタンス)3)低
い結合ノイズ − 可変制御 4)欠陥がポリイミド層によって封じ込められる。
ム) 2)可変のキャパシタンス(線キャパシタンス)3)低
い結合ノイズ − 可変制御 4)欠陥がポリイミド層によって封じ込められる。
5)処理の許容差にあまり鋭敏でない。
通常、厚膜法では、厚さ約12.7ミクロンの層として
付着させることができるが、欠陥を最小限に抑えるには
最終厚さが約51ミクロン以上でなければいけない。こ
の厚さにすると、中程度の負荷キャパシタンスが得られ
るが、結合ノイズは相当の量になる。
付着させることができるが、欠陥を最小限に抑えるには
最終厚さが約51ミクロン以上でなければいけない。こ
の厚さにすると、中程度の負荷キャパシタンスが得られ
るが、結合ノイズは相当の量になる。
F0発明の効果
下側の無機材料層と上側の有機材料層とよりなる複合誘
電体層を金属レベル間絶縁層として用いることにより、
両層の厚さの選択によって電気的特性を調節でき且つ無
機材料層に生じやすいひび割れ、ピン・ホールなどの欠
陥を補償することができる。
電体層を金属レベル間絶縁層として用いることにより、
両層の厚さの選択によって電気的特性を調節でき且つ無
機材料層に生じやすいひび割れ、ピン・ホールなどの欠
陥を補償することができる。
第1図は、本発明の構造を形成するそれぞれの構成部分
を示す垂直断面図である。 第2図は、前記の実施例の説明の一環として使用する本
発明の構造に関連して使用されるインピーダンス曲線で
ある。 第3図は、前記の実施例の詳細な説明の一環として使用
する、本発明による構造のキャパシタンスと誘電体の厚
さの関係を示す曲線である。 第4図は、前記の実施例の詳細な説明の一環として使用
する、電気ノイズ結合係数及び誘電体の厚さの関係を示
す曲線である。 10・・・・複合誘電体構造、11・・・・セラミック
基板、12・・・・基準面(電力面)、13.14・・
・・誘電体層、15.16.17・・・・回路導体、1
9・・・・ピンホール。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗(外1名)
を示す垂直断面図である。 第2図は、前記の実施例の説明の一環として使用する本
発明の構造に関連して使用されるインピーダンス曲線で
ある。 第3図は、前記の実施例の詳細な説明の一環として使用
する、本発明による構造のキャパシタンスと誘電体の厚
さの関係を示す曲線である。 第4図は、前記の実施例の詳細な説明の一環として使用
する、電気ノイズ結合係数及び誘電体の厚さの関係を示
す曲線である。 10・・・・複合誘電体構造、11・・・・セラミック
基板、12・・・・基準面(電力面)、13.14・・
・・誘電体層、15.16.17・・・・回路導体、1
9・・・・ピンホール。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗(外1名)
Claims (1)
- それぞれ所定の厚さを有する無機材料層とこの上の有機
材料層とよりなる複合誘電体層を金属レベル間の絶縁層
として用いることを特徴とする電子回路基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22657988A | 1988-08-01 | 1988-08-01 | |
| US226579 | 1988-08-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0269996A true JPH0269996A (ja) | 1990-03-08 |
| JPH0719993B2 JPH0719993B2 (ja) | 1995-03-06 |
Family
ID=22849477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1182732A Expired - Lifetime JPH0719993B2 (ja) | 1988-08-01 | 1989-07-17 | 電子回路基板 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0354341B1 (ja) |
| JP (1) | JPH0719993B2 (ja) |
| CA (1) | CA1287694C (ja) |
| DE (1) | DE68914059T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2273969C1 (ru) * | 2004-10-26 | 2006-04-10 | Броня Цой | Диэлектрический материал для изделий, работающих в свч-диапазоне |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62123924U (ja) * | 1986-01-29 | 1987-08-06 | ||
| JPS6330798A (ja) * | 1986-07-24 | 1988-02-09 | 株式会社東芝 | 原子力発電所の暖房装置 |
| JPS63160829A (ja) * | 1986-12-25 | 1988-07-04 | 日立化成工業株式会社 | セラミツクコ−ト積層板の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4648179A (en) * | 1983-06-30 | 1987-03-10 | International Business Machines Corporation | Process of making interconnection structure for semiconductor device |
| GB8422578D0 (en) * | 1984-09-07 | 1984-10-10 | Dobson D | Sandwich structure laminate |
| GB2185437B (en) * | 1985-12-26 | 1989-12-06 | Hitachi Chemical Co Ltd | Ceramic coated laminate and process for producing the same |
-
1989
- 1989-06-27 CA CA000604112A patent/CA1287694C/en not_active Expired - Lifetime
- 1989-07-01 DE DE68914059T patent/DE68914059T2/de not_active Expired - Fee Related
- 1989-07-01 EP EP89112030A patent/EP0354341B1/en not_active Expired - Lifetime
- 1989-07-17 JP JP1182732A patent/JPH0719993B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62123924U (ja) * | 1986-01-29 | 1987-08-06 | ||
| JPS6330798A (ja) * | 1986-07-24 | 1988-02-09 | 株式会社東芝 | 原子力発電所の暖房装置 |
| JPS63160829A (ja) * | 1986-12-25 | 1988-07-04 | 日立化成工業株式会社 | セラミツクコ−ト積層板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0354341A1 (en) | 1990-02-14 |
| JPH0719993B2 (ja) | 1995-03-06 |
| EP0354341B1 (en) | 1994-03-23 |
| DE68914059D1 (de) | 1994-04-28 |
| DE68914059T2 (de) | 1994-10-20 |
| CA1287694C (en) | 1991-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6036798A (en) | Process for producing electronic part with laminated substrates | |
| KR100562812B1 (ko) | 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
| US4645552A (en) | Process for fabricating dimensionally stable interconnect boards | |
| US5541005A (en) | Large ceramic article and method of manufacturing | |
| US20040099999A1 (en) | Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards | |
| US5073840A (en) | Circuit board with coated metal support structure and method for making same | |
| KR100462289B1 (ko) | 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법 | |
| US4313262A (en) | Molybdenum substrate thick film circuit | |
| US6891109B2 (en) | Monolithic ceramic substrate and method for making the same | |
| JPH0269996A (ja) | 電子回路基板 | |
| US4916259A (en) | Composite dielectric structure for optimizing electrical performance in high performance chip support packages | |
| JPH03296205A (ja) | セラミックコンデンサ | |
| JP2001085839A (ja) | 多層セラミック基板の製造方法 | |
| JP2798566B2 (ja) | 回路基板の製造方法 | |
| JPH04154104A (ja) | 積層セラミックコンデンサ | |
| JPH08288643A (ja) | 配線基板 | |
| JPH0794839A (ja) | 回路基板 | |
| JP2842707B2 (ja) | 回路基板 | |
| JP2000183538A (ja) | セラミック多層基板 | |
| JPH1197851A (ja) | 多層配線基板 | |
| JPS62119951A (ja) | 多層配線基板 | |
| JPH0225276B2 (ja) | ||
| JPH01201996A (ja) | 多層セラミックプリント基板の製造方法 | |
| JP2005129887A (ja) | コンデンサを有する印刷配線板とその製造方法 | |
| JPH04206687A (ja) | 薄膜多層配線基板 |