JPH07200180A - データ転送制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 高価なディスク装置を用いることなく大容量
で高速なデータ転送を可能にする。 【構成】 複数のディスク装置と、転送すべきデータを
格納するメモリを有し、ディスクインターフェース制御
手段１２ａ〜１２ｃはディスク装置１１ａ〜１１ｃとの
インターフェースの制御を行い、データ転送要求信号を
出力し、ホストインターフェース制御手段１４は上位置
装置とのインターフェースの制御を行い、データ転送要
求信号を出力し、メモリアクセス要求手段１３ａ〜１３
ｃはこのデータ転送要求に応じてメモリ１７に対するア
ドレス信号とアクセス要求信号を出力し、同一時に複数
のアクセス要求が存在する場合はメモリアクセス制御手
段１６があらかじめ設定された優先順位に基づいて、メ
モリアクセスを許可するメモリアクセス要求手段を選択
し、メモリのアクセスを時分割として各ディスク装置を
並列に動作させることにより、高速なデータ転送が可能
となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータなどの外部
記憶装置に用いられる大容量のデータ転送を制御する装
置に関するものである。

【０００２】

【従来の技術】近年、コンピュータのデータ処理性能の
向上にともない、プログラムやデータの大容量化が進
み、周辺機器として大容量の外部記憶装置の開発が望ま
れている。このような要望に対し、入手可能なディスク
装置を複数台用いることにより記憶容量の大容量化を実
現する外部記憶装置の開発が行われている。

【０００３】このような複数のディスク装置を用いた外
部記憶装置において、記憶容量の大容量化だけでなくデ
ータ転送の高速化を図る方法も提案されている。たとえ
ば、複数のディスク装置の回転同期を制御するととも
に、回転同期の位相を均等に分散させ、それぞれのディ
スク装置のリード／ライトの開始および終了のタイミン
グをずらすことにより、データバス上のデータ転送の競
合を避けようとするものが提案されている。この従来の
技術に関して図面を用いて説明する。

【０００４】図１４は従来の装置の構成図であり、１４
１はホストコンピュータ、１４２は制御装置、１４３は
データバッファ、１４４は制御部、１４５はデータバ
ス、１４６は制御バス、１４７はディスク装置、１４８
は回転同期制御装置、１４９はデータ分割合成装置であ
る。

【０００５】図１５はこの装置において、ディスク装置
を３列に接続した場合のリード時のタイミングチャート
を示したものである。この例においては各ディスク装置
の回転同期の位相を１２０゜ずらしており、１列目のデ
ィスク装置がディスク媒体からデータをリードし、その
後、データバッファへのデータ転送を行う。並行して２
列目のディスク装置のリードを１列目のリードから１２
０゜遅れて行われており、１列目のデータ転送を行った
後、同じく１２０゜遅れて２列目のデータ転送を開始す
る。同様に３列目のディスク装置についてもデータのリ
ードとデータ転送を行うものであり、回転同期の位相を
均等に分散させることによりデータバスの使用区間の重
複を避けるものである（特開平４−２３８５２７）。

【０００６】さらに、近年ＣＤ（コンパクトディスク）
の安価で大容量の性能が着目され、従来の音楽用途だけ
でなくコンピュータなどのデータディスクとしての利用
が脚光を浴びている。すなわち、ＣＤにプログラムや圧
縮された動画データ、音声データを格納することによ
り、従来の磁気ディスクやフロッピーディスクでは成し
得なかったマルチメディアやゲーム等の新しいアプリケ
ーションの開発が盛んに行われている。

【０００７】

【発明が解決しようとする課題】しかしながら、この従
来の方法では各ディスク装置に対して、位相を均等にず
らした同期回転を制御する装置が必要であり、さらに各
ディスク装置として回転同期のための機能を備えた高価
なディスク装置が必要があることから、装置が高価なも
のとなるという問題があった。

【０００８】また、ＣＤは一般に磁気ディスクに比較し
てデータ転送速度が遅く、ＣＤを利用するアプリケーシ
ョンを開発する場合には、そのデータ転送速度を考慮す
る必要がある。たとえばＣＤを利用するアプリケーショ
ンの開発過程において、順次作成されるデータを磁気デ
ィスクに格納する場合には、データ確認の工程において
磁気ディスクの高速なデータ転送速度では問題なく再生
される動画や音声が、最終工程でＣＤにデータを格納し
た場合に、そのデータ転送速度の遅さから動画や音声が
途切れるという場合がある。また、一度だけ書き込み可
能なＣＤとその書き込み専用装置が近年市販されている
が、膨大な量のデータ作成を要するアプリケーションの
開発において、順次このような一度だけ書き込み可能な
ＣＤを用いたのではアプリケーション作成の費用が非常
に高価なものとなってしまうという問題があった。

【０００９】本発明は上記の問題を解決するもので、第
１に高価なディスク装置を用いることなく大容量で高速
なデータ転送が可能となるデータ転送制御装置を提供す
ること、第２に大容量でかつデータ転送速度の制限が要
求される用途に対して安価なデータ転送制御装置を提供
することを目的としている。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明のデータ転送制御装置は、複数のディスク装
置と、前記複数のディスク装置と上位装置との間で転送
すべきデータを格納するメモリと、前記複数のディスク
装置とのインターフェースの制御を行い、データ転送要
求信号を出力するディスクインターフェース制御手段
と、前記ディスクインターフェース制御手段から出力さ
れたデータ転送要求信号に応じて前記メモリに対するア
ドレス信号とアクセス要求信号を出力する第１のメモリ
アクセス要求手段と、上位装置とのインターフェースの
制御を行い、データ転送要求信号を出力するホストイン
ターフェース制御手段と、前記ホストインターフェース
制御手段から出力されたデータ転送要求信号に応じて前
記メモリに対するアドレス信号とアクセス要求信号を出
力する第２のメモリアクセス要求手段と、前記第１のメ
モリアクセス要求手段と前記第２のメモリアクセス要求
手段からのアクセス要求信号とアドレス信号を入力し、
前記メモリと前記第１のメモリアクセス要求手段もしく
は前記第２のメモリアクセス要求手段との間のデータの
入出力を制御するとともに、同一時に複数のアクセス要
求が存在する場合には設定された優先順位に基づいて前
記第１のメモリアクセス要求手段もしくは前記第２のメ
モリアクセス要求手段のいずれかを選択するメモリアク
セス制御手段を備えるものである。

【００１１】また、本発明のデータ転送制御装置は、メ
モリのアドレス空間をブロック単位で分割し、第１のメ
モリアクセス要求手段と第２のメモリアクセス要求手段
が、データの転送を開始するデータ転送開始信号を入力
し、前記ブロックを選択するブロックアドレス信号をも
とにブロック内のデータ転送を行い、ブロック内のデー
タ転送終了を示すデータ転送終了信号を出力するように
構成され、さらに前記ブロックを選択するブロックアド
レス信号を生成し、前記第１のメモリアクセス要求手段
と第２のメモリアクセス要求手段のそれぞれに前記デー
タ転送開始信号を出力し、前記第１のメモリアクセス要
求手段と第２のメモリアクセス要求手段から前記データ
転送終了信号を入力し、前記第１のメモリアクセス要求
手段と第２のメモリアクセス要求手段のそれぞれがデー
タ転送を行うように転送ブロックの管理を行う手段を設
けたことを特徴とするものである。

【００１２】さらに、本発明のデータ転送制御装置は、
転送ブロックを管理する手段がタイマー機能を備え、第
２のアクセス要求手段のブロック内のデータ転送があら
かじめ設定したタイマー値以内の時間に終了した場合に
は、前記タイマー値に達した時点で、次に転送すべきブ
ロックを示すブロックアドレスを出力するとともに、前
記第２のメモリアクセス要求手段にデータ転送開始信号
を出力するように構成されていることを特徴とするもの
である。

【００１３】

【作用】本発明のデータ転送制御装置は、各ディスク装
置と上位装置との間のデータ転送をメモリを介して行う
ものであり、各ディスク装置からのデータ転送要求に応
じて第１のメモリアクセス要求手段が、また上位装置か
らのデータ転送要求に応じて第２のメモリアクセス要求
手段がそれぞれメモリに対するアクセスの要求を行い、
同一時に複数のアクセス要求が存在する場合には、メモ
リアクセス制御手段があらかじめ設定された優先順位に
基づいてメモリをアクセスさせるメモリアクセス要求手
段を選択し、メモリのアクセスを時分割として各ディス
クを並列に動作させることにより高速なデータ転送が可
能となる。

【００１４】また、本発明のデータ転送制御装置は、メ
モリのアドレス空間をブロック単位に分割し、第１のメ
モリアクセス要求手段と第２のメモリアクセス要求手段
がブロック内のデータ転送を行い、転送ブロックを管理
する手段が第１のメモリアクセス要求手段と第２のメモ
リアクセス要求手段がそれぞれ転送を行うべきブロック
の選択と転送状況を管理することにより、高速でかつ信
頼性の高いデータ転送の制御が可能となる。

【００１５】さらに、本発明のデータ転送制御手段は、
転送ブロックを管理する手段がタイマー機能を備え、こ
のタイマー機能を用いてブロック単位で第２のメモリア
クセス要求手段のデータ転送時間を制御することにより
データ転送速度を制限することが可能となる。

【００１６】

【実施例】以下本発明の一実施例を図面に基づいて説明
する。まず、大容量でかつ高速なデータ転送速度の実現
を目的とした、本発明の第１の実施例に関して説明す
る。図１は第１の実施例のデータ転送制御装置のブロッ
ク構成図である。

【００１７】１１はディスク装置であり、本実施例では
ＳＣＳＩインターフェースを備えた３台の磁気ディスク
装置１１ａ、１１ｂ、１１ｃを用いた。１２ａ、１２
ｂ、１２ｃは各ディスク装置１１ａ、１１ｂ、１１ｃの
インターフェースを制御するディスクインターフェース
制御手段であり、汎用のＳＣＳＩプロトコル制御用ＩＣ
を用いた。

【００１８】１３ａ、１３ｂ、１３ｃはディスクインタ
ーフェース制御手段１２ａ、１２ｂ、１２ｃのデータ転
送要求に応じてアクセス要求信号を出力する第１のメモ
リアクセス要求手段であり、後述するメモリに対するア
ドレスを生成する機能も備えたものである。

【００１９】１４は本装置に対してデータ転送の要求を
行う上位装置（たとえばホストコンピュータ装置）との
インターフェースを制御するホストインターフェース制
御手段であり、本実施例では上位装置とのインターフェ
ースをＳＣＳＩインターフェースとし、ディスクインタ
ーフェース制御手段１２ａ、１２ｂ、１２ｃと同様にＳ
ＣＳＩプロトコル制御用ＩＣを用いた。

【００２０】１５はホストインターフェース制御手段１
４のデータ転送要求に応じてアクセス要求信号を出力す
る第２のメモリアクセス要求手段であり、第１のメモリ
アクセス要求手段１３ａ、１３ｂ、１３ｃと同様にメモ
リに対するアドレスを生成する機能を備えたものであ
る。

【００２１】１６は第１のメモリアクセス要求手段１３
ａ、１３ｂ、１３ｃと第２のメモリアクセス要求手段１
５のアクセス要求に対して、設定された優先順位に基づ
いて各メモリアクセス要求手段からのアドレスを選択す
るとともに、メモリをアクセスする制御信号を生成する
メモリアクセス制御手段である。

【００２２】１７はデータを一時的に格納するメモリで
あり、本実施例ではアクセスタイムが７０ｎｓｅｃのＳ
ＲＡＭを用いた。１８はホストインターフェース制御手
段14を介して本装置に入力される上位装置からのデータ
転送要求のコマンドに応じて、ディスクインターフェー
ス制御手段１２ａ、１２ｂ、１２ｃを介して各ディスク
装置１１ａ、１１ｂ、１１ｃにコマンドを設定するとと
もに、メモリアクセス制御手段１６に対してアクセスに
関する優先順位を設定することにより装置全体の制御を
行う装置制御手段であり、本実施例では汎用のＣＰＵを
用いた。

【００２３】本実施例でディスクインターフェース制御
手段１２ａ、１２ｂ、１２ｃとして用いたＩＣは、内部
に動作モードや転送データ数などを設定するレジスタを
備え、ＳＣＳＩデバイスとデータや制御信号の転送を行
うＳＣＳＩバスと、ＳＣＳＩバスで転送されるデータの
入出力を行うようデータ転送要求信号ＢＲＥＱ、データ
転送許可信号ＢＡＣＫ、さらにデータＢＤＡＴバスから
成るデータ転送バスと、内部レジスタの入出力に関する
バスを備えたものである。そして、ＳＣＳＩバスは各デ
ィスク装置１１ａ、１１ｂ、１１ｃと接続され、データ
転送バスは第１のメモリアクセス要求手段１３ａ、１３
ｂ、１３ｃと接続され、レジスタの入出力に関するバス
はＣＰＵ１８と接続される。そして、ディスクインター
フェース制御手段１２ａ、１２ｂ、１２ｃはＳＣＳＩバ
スを介してバイト単位でデータの入出力が行われると、
ＢＲＥＱ信号とＢＡＣＫ信号を用いたハンドシェイクを
行い、ＢＤＡＴバスで第１のメモリアクセス要求手段１
３ａ、１３ｂ、１３ｃとデータの転送を行う。

【００２４】同様に、ホストインターフェース制御手段
１４のＳＣＳＩバスは上位装置と接続され、データ転送
バス（ＢＲＥＱ、ＢＡＣＫ、ＢＤＡＴ）は第２のメモリ
アクセス要求手段１５と接続され、レジスタの入出力に
関するバスはＣＰＵ１８と接続され、ＳＣＳＩバスを介
してバイト単位でデータの入出力が行われると、ＢＲＥ
Ｑ信号とＢＡＣＫ信号を用いたハンドシェイクを行い、
ＢＤＡＴバスで第２のメモリアクセス要求手段１５とデ
ータの転送を行う。

【００２５】第１のメモリアクセス要求手段１３ａ、１
３ｂ、１３ｃ、および第２のメモリアクセス要求手段１
５は、それぞれメモリ１７に対するアドレスＸＡＤＤを
生成するカウンタと双方向のデータラッチを備えてお
り、それぞれディスクインターフェース制御手段１２
ａ、１２ｂ、１２ｃ、もしくはホストインターフェース
制御手段１５との間でＢＲＥＱ信号とＢＡＣＫ信号を用
いたハンドシェイクによりデータ転送を行うと、カウン
タの値をインクリメントするとともに、メモリアクセス
制御手段１６とＸＲＥＱ信号とＸＡＣＫ信号を用いたハ
ンドシェイクを行い、ＸＤＡＴバスでデータの転送を行
う。

【００２６】上記のように構成される本実施例のデータ
転送制御装置の動作を説明する。図２はメモリ１７から
データを読み出し、ディスクインターフェース制御手段
１２ａ、１２ｂ、１２ｃを介してディスク装置１１ａ、
１１ｂ、１１ｃにデータを転送する場合のタイミングチ
ャートであり、図３は逆にディスクインターフェース制
御手段１２ａ、１２ｂ、１２ｃを介して本装置に入力さ
れたデータをメモリ１７に格納する場合のタイミングチ
ャートである。

【００２７】まず、図２を用いてディスク装置１１ａ、
１１ｂ、１１ｃにデータを転送する場合に関して説明す
る。ＳＣＳＩバス上でディスク装置からデータ転送要求
がくるとディスクインターフェース制御手段１２ａ、１
２ｂ、１２ｃはＢＲＥＱ信号をアクティブ（"H" レベ
ル）にして第１のメモリアクセス要求手段１３ａ、１３
ｂ、１３ｃに対してデータを要求する。第１のメモリア
クセス要求手段１３ａ、１３ｂ、１３ｃはＢＲＥＱ信号
のアクティブを認識すると有効データをＢＤＡＴバスに
出力し、ＢＡＣＫ信号をアクティブにすることによりデ
ータを出力したことを示す。ディスクインターフェース
制御手段１２ａ、１２ｂ、１２ｃはＢＡＣＫ信号のアク
ティブを認識するとＢＲＥＱ信号をディスアクティ
ブ（"L" レベル）としてデータを受け取ったことを示
し、次のデータの転送に備える。

【００２８】一方、第１のメモリアクセス要求手段１３
ａ、１３ｂ、１３ｃはＢＲＥＱ信号のディスアクティブ
を認識すると、メモリ１７上で次に転送すべきデータが
格納されているアドレスＸＡＤＤを出力するとともにＸ
ＲＥＱ信号をアクティブとしデータを要求する。ＸＲＥ
Ｑ信号のアクティブを認識したメモリアクセス制御手段
１６は、設定された優先順位に応じてアドレスを選択
し、メモリ１７に対するアクセスを行い有効データをＸ
ＤＡＴバスに出力し、ＸＡＣＫ信号をアクティブにする
ことによりデータを出力したことを示す。

【００２９】さらに、第１のメモリアクセス要求手段１
３ａ、１３ｂ、１３ｃはＸＡＣＫ信号のアクティブを認
識するとＸＲＥＱ信号をディスアクティブにするととも
に、ＢＡＣＫ信号をディスアクティブにすることにより
ディスクインターフェース制御手段１２ａ、１２ｂ、１
２ｃに対して次のデータの準備ができたことを示す。

【００３０】上記のシーケンスでメモリ１７に格納され
ているデータをＳＣＳＩバスを介して各ディスク装置１
１ａ、１１ｂ、１１ｃに転送する。次に、図３を用いて
本装置に入力されたデータをメモリ１７に格納する場合
の動作について説明する。

【００３１】ＳＣＳＩバスを介してディスク装置１１
ａ、１１ｂ、１１ｃからデータが転送されるとディスク
インターフェース制御手段１２ａ、１２ｂ、１２ｃはＢ
ＤＡＴバスに受け取ったデータを出力し、ＢＲＥＱ信号
をアクティブ（"H" レベル）にして第１のメモリアクセ
ス要求手段１３ａ、１３ｂ、１３ｃに対してデータを出
力したことを示す。第１のメモリアクセス要求手段１３
ａ、１３ｂ、１３ｃはＢＲＥＱ信号のアクティブを認識
するとＢＤＡＴバス上の有効データをラッチし、ＢＡＣ
Ｋ信号をアクティブにすることによりデータを入力した
ことを示す。ディスクインターフェース制御手段１２
ａ、１２ｂ、１２ｃはＢＡＣＫ信号のアクティブを認識
するとＢＲＥＱ信号をディスアクティブ（"L" レベル）
として次のデータの転送に備える。

【００３２】一方、第１のメモリアクセス要求手段１３
ａ、１３ｂ、１３ｃは受け取ったデータをＸＤＡＴバス
上に出力し、メモリ１７上で次にデータを格納すべきア
ドレスをＸＡＤＤバスに出力するとともにＸＲＥＱ信号
をアクティブとしデータ転送を要求する。ＸＲＥＱ信号
のアクティブを認識したメモリアクセス制御手段１６
は、設定された優先順位に応じてアドレスを選択し、Ｘ
ＤＡＴバスから入力した有効データをメモリ１７に格納
し、ＸＡＣＫ信号をアクティブにすることによりデータ
をメモリ１７に格納したことを示す。

【００３３】さらに、第１のメモリアクセス要求手段１
３ａ、１３ｂ、１３ｃはＸＡＣＫ信号のアクティブを認
識するとＸＲＥＱ信号をディスアクティブにするととも
に、ＢＡＣＫ信号をディスアクティブにすることにより
ディスクインターフェース制御手段１２ａ、１２ｂ、１
２ｃに対して次のデータの入力が可能なことを示す。

【００３４】上記のシーケンスでＳＣＳＩバスを介して
各ディスク装置１１ａ 、１１ｂ、１１ｃから転送された
データをメモリ１７に格納する。以上、図２、図３を用
いてＳＣＳＩバスを介してディスク装置１１ａ 、１１
ｂ、１１ｃからメモリアクセス制御手段１６までのデー
タ転送の動作に関して説明したが、上位装置とのデータ
転送もホストインターフェース制御手段１４と第２のメ
モリアクセス制御手段１５により同様に行われる。

【００３５】次に、各ディスク装置１１ａ、１１ｂ、１
１ｃの並列動作を可能とするメモリアクセス制御に関し
て説明する。本実施例ではメモリ１７に対する複数のア
クセス要求を時分割処理により、動作上問題の無いレベ
ルで並列処理を行う。また、本実施例ではアクセスタイ
ムが７０ｎｓｅｃのＳＲＡＭをメモリ１７として用いて
おり、第１のメモリアクセス要求手段１３ａ、１３ｂ、
１３ｃ、第２のメモリアクセス要求手段１５からのアク
セス要求信号ＸＲＥＱとアクセス許可信号ＸＡＣＫのハ
ンドシェイクに要する時間を含めて１００ｎｓｅｃごと
のサイクルに分割し、サイクル単位の時分割によりメモ
リアクセスを制御する構成としている。また、同一サイ
クルで複数のアクセス要求があった場合には、メモリア
クセス制御手段１６が設定された優先順位に応じてメモ
リ１７に対するアクセスを選択する。上位装置からデー
タが転送されて各ディスク装置１１ａ 、１１ｂ、１１ｃ
に書き込む場合のメモリアクセスに関するタイミングチ
ャートを図４に、各ディスク装置１１ａ、１１ｂ、１１
ｃからデータを読み出して上位装置に転送する場合のメ
モリアクセスに関するタイミングチャートを図５にそれ
ぞれ示す。

【００３６】本実施例では、上位装置からデータが転送
されて各ディスク装置１１ａ、１１ｂ、１１ｃに書き込
む場合、ホストインターフェースに関するアクセス要求
の優先順位を各ディスク装置の転送に関するアクセス要
求の優先順位より上位に設定している。この設定により
図４に示すように、アクセスが競合しないサイクルでは
アクセスを要求したディスク装置、もしくはホストイン
ターフェースに関するメモリアクセスが行われ、アクセ
スが競合するサイクルではホストインターフェースに関
するアクセスを優先して行い、競合したディスク装置の
転送に関するアクセスは次のサイクルで実施される。

【００３７】逆に各ディスク装置１１ａ、１１ｂ、１１
ｃからデータを読み出して上位装置に転送する場合で
は、各ディスク装置の転送に関するアクセス要求の優先
順位をホストインターフェースに関するアクセス要求の
優先順位より上位に設定する。この設定により図５に示
すようにアクセスが競合したサイクルではディスク装置
の転送に関するアクセスを優先して行い、ホストインタ
ーフェースに関するアクセスは次のサイクルで実施され
る。

【００３８】また、本実施例では上位装置との間で転送
されるデータを２ＫＢ（２０４８バイト）ごとのブロッ
クに分割し、ブロック単位で各ディスク装置にデータを
分散させて格納する構成とした。上位装置とのデータ転
送と各ディスク装置に格納されるデータの関係を図６に
示す。図６の６１はホストインターフェース制御手段１
４を介して上位装置と本装置の間で転送されるデータを
示したもので、６２、６３、６４はディスクインターフ
ェース制御手段１２ａ、１２ｂ、１２ｃを介して各ディ
スク装置１１ａ、１１ｂ、１１ｃにそれぞれ格納される
データを示したものである。すなわち、本実施例では上
位装置との間で転送されるデータを各ディスク装置１１
ａ、１１ｂ、１１ｃにブロック単位に分散して格納す
る。また、上位装置にデータを転送する場合には、各デ
ィスク装置１１ａ、１１ｂ、１１ｃからブロック単位で
読み出したデータの転送順序を管理して、上位装置に転
送するものである。

【００３９】以上、本実施例の装置構成とその動作につ
いて説明した。次に、上位装置と各ディスク装置の転送
処理の関係について説明する。各ディスク装置１１ａ、
１１ｂ、１１ｃに関する転送処理と上位装置との転送処
理の関係を図７に示す。同図（ａ）は上位装置から転送
されたデータを各ディスク装置に格納する場合であり、
同図（ｂ）は各ディスク装置から読み出したデータを上
位装置に転送する場合で、それぞれ各２．０４８ｍｓｅ
ｃサイクルに転送処理されるブロックを示した。本実施
例で用いたディスク装置１１ａ、１１ｂ、１１ｃは、そ
れぞれ１ＭＢｙｔｅ／ｓｅｃの転送能力を有しており、
１ブロック（２０４８バイト）の転送処理にかかる時間
は２．０４８ｍｓｅｃであり、３台のディスク装置の並
列動作により、本装置と上位装置との間で、この２．０
４８ｍｓｅｃの間に３ブロック分のデータ転送が可能と
なる。

【００４０】図７に示したように、本実施例ではメモリ
のサイクルタイムに関する時分割処理により、各ディス
ク装置１１ａ、１１ｂ、１１ｃの並列動作を可能とし、
各ディスク装置１１ａ、１１ｂ、１１ｃが１ブロックの
転送処理を行う時間に、ホストインターフェースでは３
ブロックの転送処理が可能となり、各ディスク装置の３
倍の転送レートが可能となった。

【００４１】次に本発明の第２の実施例に関して説明す
る。本発明の第２の実施例はメモリをブロックに分割
し、各ブロックの選択および各ブロック単位のデータ転
送を行う転送ブロックの管理はＣＰＵが行うものであ
る。図８は第２の実施例のデータ転送制御装置のブロッ
ク構成図を示したものである。その構成は第１の実施例
とほぼ同様であるが、第１のメモリアクセス要求手段８
３ａ、８３ｂ、８３ｃ、および第２のメモリアクセス要
求手段８５にＣＰＵ８８のＩ／Ｏポートを含め、それぞ
れのメモリアクセス要求手段が転送するブロックのブロ
ックアドレスをＣＰＵ８８が設定するとともに、ブロッ
ク内の転送処理の終了をＣＰＵ８８が検知することによ
り、各ブロックの選択および各ブロック単位のデータ転
送をＣＰＵ８８が管理するものである。また、本実施例
ではメモリ８７として容量が３２ＫＢのＳＲＡＭを用
い、１ブロックの容量を２ＫＢとし、１６のブロックを
備えるものとした。

【００４２】第１のメモリアクセス要求手段８３ａ、８
３ｂ、８３ｃ、第２のメモリアクセス要求手段８５共通
の内部のブロック構成図を図９に示す。９１はシーケン
サであり、ディスクインターフェース制御手段８２ａ、
８２ｂ、８２ｃ、ホストインターフェース手段８４との
ＢＲＥＱ信号、ＢＡＣＫ信号を用いたハンドシェイク、
メモリアクセス制御手段８６とのＸＲＥＱ信号、ＸＡＣ
Ｋ信号を用いたハンドシェイク、カウンタに対するクロ
ック供給、さらにカウンタの出力ＸＡＤＤ[10..0] を入
力し、ページ内の転送処理の終了を判断し、終了の場合
にＩ／Ｏに対してＥＮＤ信号を出力する機能を備えてい
る。

【００４３】９２は双方向のデータラッチであり、ディ
スクインターフェース制御手段８２ａ、８２ｂ、８２
ｃ、もしくはホストインターフェース手段８４とメモリ
アクセス制御手段８６との間で転送されるデータをラッ
チする。

【００４４】９３はカウンタであり、シーケンサ９１か
ら与えられるクロックに応じてカウントアップし、ブロ
ック内のアドレスＸＡＤＤ[10..0] を出力する。９４は
ＣＰＵ８８のＩ／Ｏであり、ブロックを選択するブロッ
クアドレスＸＡＤＤ[ １４..11] の出力ポート、シーケ
ンサ９１に動作の開始を指示するＳＴＡＲＴ信号の出力
ポート、ブロック内の転送処理の終了を読みとるＥＮＤ
信号の入力ポートからなる。

【００４５】上記の構成で、第１のメモリアクセス要求
手段８３ａ、８３ｂ、８３ｃ、第２のメモリアクセス要
求手段８５は、それぞれブロック内の転送に関する処理
機能を備えるものである。また、第１のメモリアクセス
要求手段８３ａ、８３ｂ、８３ｃ、第２のメモリアクセ
ス要求手段８５内に備えられたＩ／Ｏ９４の入出力ポー
トを通じてブロック単位の転送の制御をＣＰＵ８８が行
う。

【００４６】次に本実施例のデータ転送に関するＣＰＵ
８８の処理を説明する。上位装置から本装置にデータを
転送し、各ディスク装置に格納する場合のフローチャー
トを図１０に、各ディスク装置からデータを読み出し、
上位装置にデータを転送する場合のフローチャートを図
１１にそれぞれ示す。

【００４７】上位装置からホストインターフェース制御
手段８４を介して本装置にデータライトのコマンドが設
定されると、ＣＰＵ８８は図１０に示したサブルーチン
に分岐し、まずＳ１０１でコマンドに応じて、ホストイ
ンターフェース制御手段８４とディスクインターフェー
ス制御手段８２ａ、８２ｂ、８２ｃにデータ転送のため
のパラメータを設定する。

【００４８】Ｓ１０２で第２のメモリアクセス要求手段
８５のＩ／Ｏポートを介してホストインターフェース側
のブロックアドレスを設定し、ＳＴＡＲＴ信号によりメ
モリ８７へのブロック内の転送を開始させる。

【００４９】Ｓ１０３では第２のメモリアクセス要求手
段８５のＩ／ＯポートのＥＮＤ信号をポーリングするこ
とにより、Ｓ１０２で設定したブロックの転送終了を待
機する。

【００５０】転送が終了した場合にはＳ１０４で第２の
メモリアクセス要求手段８５に対して、次に転送すべき
ブロックアドレスを設定し、同様にブロック内の転送を
開始させる。

【００５１】Ｓ１０５では第１のメモリアクセス要求手
段に、Ｓ１０３で上位装置からの転送を終えたブロック
のブロックアドレスを設定し、ディスク装置への転送を
開始させる。

【００５２】Ｓ１０６では第２のメモリアクセス要求手
段８５、Ｓ１０７では第１のメモリアクセス要求手段の
Ｉ／ＯポートのＥＮＤ信号をポーリングし、転送終了を
判断する。

【００５３】Ｓ１０７で第１のメモリアクセス要求手段
のブロックの転送終了を判断すると、Ｓ１０８で第１の
メモリアクセス要求手段に次のブロックを転送させても
良いかを判断する。すなわち、第２のメモリアクセス要
求手段が現在転送しているブロックアドレスから、第１
のメモリアクセス要求手段が次に転送すべきブロックア
ドレスのデータが既にメモリ８７に格納されているかを
判断する。既に格納されていれば、次のブロックの転送
が可能な場合であり、Ｓ１０９で次の転送を開始して、
Ｓ１０６に分岐する。しかし、格納されていなければ、
次のブロックの転送ができない場合であることから、Ｓ
１１０で第２のメモリアクセス要求手段の転送終了を待
機し、Ｓ１１１で第２のメモリアクセスに対して次のブ
ロックの転送を開始させて、同様にＳ１０６に分岐す
る。

【００５４】また、Ｓ１０６で第２のメモリアクセス要
求手段のブロックの転送を判断すると、Ｓ１１２に分岐
し、上位装置からのデータ転送が全て終了したかを判断
し、全ての転送を終了していない場合にはＳ１１３に分
岐する。

【００５５】Ｓ１１３では第２のメモリアクセス要求手
段に次のブロックを転送させても良いかを判断する。す
なわち、第１のメモリアクセス要求手段が現在転送して
いるブロックアドレスから、ディスク装置に転送を終了
していないブロックに対して上位装置からのデータをオ
ーバーライトしないかを判断する。オーバーライトされ
ない場合にはＳ１１４で次の転送を開始させ、Ｓ１０６
に分岐する。しかし、オーバーライトされる場合には、
Ｓ１１５で第１のメモリアクセス要求手段の転送終了を
待機し、Ｓ１１６で第１のメモリアクセス要求手段に対
して次のブロックの転送を開始させて、同様にＳ１０６
に分岐する。

【００５６】そして、Ｓ１１２で上位装置からの転送が
全て終了したことを判断すると、Ｓ１１７からＳ１１９
のステップでメモリ８７に格納されているデータを全て
ディスク装置に格納する処理を行い、サブルーチンを終
了する。

【００５７】上位装置からデータリードのコマンドが設
定された場合にはＣＰＵ８８は図１１に示したサブルー
チンに分岐する。図１１に示したサブルーチンはデータ
の転送元がディスク装置であり、転送先が上位装置であ
ることから第１のメモリアクセス要求手段と第２のメモ
リアクセス要求手段の立場が入れ替わるものの、図１０
に示したサブルーチンとほぼ同様の処理を行うものであ
る。

【００５８】以上説明したように、本実施例のデータ転
送制御装置は上記の構成とＣＰＵ８８の処理内容によ
り、ブロック単位の転送に関する管理をＣＰＵ８８が行
うことから、たとえば回転待ちやヘッドのシークに起因
して、ディスク装置が期待する時間内にデータ転送が終
了しない場合や、上位装置側のトラブルによりデータ転
送に時間がかかる場合にもデータ転送の順序を乱すこと
なく信頼性の高いデータ転送の制御が可能となるととも
に、上記のようなトラブルが無い場合には第１の実施例
と同様の高速なデータ転送が可能となった。

【００５９】次に、本発明の第３の実施例として大容量
とデータ転送速度の制限を可能とするデータ転送制御装
置に関して説明する。本実施例の装置の構成は第２の実
施例で用いたデータ転送制御装置と同様であるが、ＣＰ
Ｕ８８としてタイマー機能を備えたものを用いた。ま
た、ＣＰＵ８８が実行するプログラムに関してタイマー
機能を用いて１部変更を加えた。

【００６０】変更された部分のフローチャートを図１２
に示す。同図（ａ）は図１０のＳ１０２、図１１のＳ２
０５を変更した処理を示すフローチャートである。Ｓ３
０１ではＳ１０２、Ｓ２０５と同様に第２のメモリアク
セス要求手段に対してブロックアドレスを設定し、転送
動作の開始を行っているが、Ｓ３０２で転送速度を制限
するためのタイマーの動作を開始させている。また、同
図（ｂ）は図１０のＳ１１１、Ｓ１１４、図１１のＳ２
０９、Ｓ２１６、Ｓ２１９を変更した処理を示すフロー
チャートである。Ｓ４０１では次のブロックの転送を開
始する前に、設定されたタイマーの値に関してタイマー
終了を判断し、終了していない場合にはデータ転送速度
が要求される制限を越えていることから、タイマー終了
を待機する。そして、Ｓ４０２で第２のメモリアクセス
要求手段に対してブロックアドレスを設定し、転送動作
の開始を行い、Ｓ４０３でＳ３０２と同様に次にブロッ
クの転送速度を制限するためのタイマーの動作を開始さ
せるものである。また、本実施例では上位装置へのデー
タ転送速度を２ＭＢｙｔｅ／ｓｅｃとするよう各ブロッ
クの転送でのタイマーの値を１．０２４ｍｓｅｃ相当と
した。

【００６１】本実施例において、各ディスク装置８１
ａ、８１ｂ、８１ｃからデータを読み出して上位装置に
転送する場合の転送処理の関係を図１３に示す。図１３
に示すように各ディスク装置８１ａ、８１ｂ、８１ｃか
らのブロック単位でのデータの読み出し処理は２．０４
８ｍｓｅｃで終了しているのに対して、上位装置へは３
ブロック（６１４４バイト）の転送に３．０７２ｍｓｅ
ｃ要しており、２ＭＢｙｔｅ／ｓｅｃの転送速度が実現
可能となった。

【００６２】なお、本実施例ではディスク装置を３台用
いる構成としたが、要求されるデータ転送速度が１台の
ディスク装置より低速の場合にはディスクインターフェ
ース制御手段と第１のメモリアクセス要求手段を複数用
いなくとも、ＳＣＳＩバス上に複数のディスク装置をデ
ィジーチェーンで接続することにより要求される大容量
も含めて実現することが可能である。また、要求される
データ転送速度が１台のディスク装置より高速の場合に
は、並列動作により要求される速度以上の転送速度を実
現することが可能な最低限の台数分のディスクインター
フェース制御手段と第１のメモリアクセス要求手段を用
いて、タイマー機能により転送速度を制限することが可
能となる。

【００６３】さらに、本実施例ではブロックの容量を２
ＫＢｙｔｅとしたが、本発明はブロックの容量に限定さ
れるものではなく、ブロックの容量をより小さくするこ
とにより、さらに高精度にデータ転送速度の制限を実現
することが可能となる。

【００６４】

【発明の効果】以上のように、本発明のデータ転送制御
装置によれば、メモリのアクセスを時分割で行うことに
より各ディスク装置を並列に動作させ、各ディスク装置
が１ブロックの転送処理を行う時間に、ホストインター
フェースではディスク装置の台数分のブロックの転送処
理が可能となることから、ディスク装置の台数に比例し
た高速なデータ転送速度を実現することが可能となる。

【００６５】また、大容量で高速な転送速度を実現する
とともに、ブロック単位で転送に関する制御を行うこと
から、たとえば回転待ちやヘッドのシークに起因して、
各ディスク装置が期待する時間内にデータ転送が終了し
ない場合や、上位装置側のトラブルによりデータ転送に
時間がかかる場合にもデータ転送の順序を乱すことなく
信頼性の高いデータ転送の制御が可能となる。

【００６６】さらに、タイマー機能を用いて上位装置へ
のデータ転送時間をブロック単位で管理することによ
り、大容量と要求されるデータ転送速度の制限を満足す
ることが可能となった。

【図面の簡単な説明】

【図１】本発明の第１の実施例のデータ転送制御装置の
ブロック構成図

【図２】本発明の第１の実施例のデータ転送制御装置に
おけるメモリからディスク装置にデータを転送する場合
のタイミングチャート

【図３】本発明の第１の実施例のデータ転送制御装置に
おけるディスク装置からメモリにデータを格納する場合
のタイミングチャート

【図４】本発明の第１の実施例のデータ転送制御装置に
おける上位装置からディスク装置へデータを転送する際
のメモリアクセスに関するタイミングチャート

【図５】本発明の第１の実施例のデータ転送制御装置に
おけるディスク装置から上位装置へデータを転送する際
のメモリアクセスに関するタイミングチャート

【図６】本発明の第１の実施例のデータ転送制御装置に
おいて上位装置から転送されるデータとディスク装置に
格納されるデータの関係を示した図

【図７】本発明の第１の実施例のデータ転送制御装置に
おいてディスク装置に関する転送処理と上位装置との転
送処理の関係を示した図

【図８】本発明の第２の実施例のデータ転送制御装置の
ブロック構成図

【図９】本発明の第２の実施例のデータ転送制御装置に
おけるメモリアクセス要求手段の内部のブロック構成図

【図１０】本発明の第２の実施例のデータ転送制御装置
における上位装置からディスク装置にデータを格納する
場合のフローチャート

【図１１】本発明の第２の実施例のデータ転送制御装置
におけるディスク装置から上位装置にデータを転送する
場合のフローチャート

【図１２】本発明の第３の実施例のデータ転送制御装置
における処理の要部を示すフローチャート

【図１３】本発明の第３の実施例のデータ転送制御装置
におけるディスク装置と上位装置との転送処理の関係を
示した図

【図１４】従来技術のデータ転送制御装置の構成を示す
ブロック構成図

【図１５】従来技術のデータ転送制御装置における動作
を示すタイミングチャート

【符号の説明】 １１ａ、１１ｂ、１１ｃ、８１ａ、８１ｂ、８１ｃ
ディスク装置 １２ａ、１２ｂ、１２ｃ、８２ａ、８２ｂ、８２ｃ
ディスクインターフェース制御手段 １３ａ、１３ｂ、１３ｃ、８３ａ、８３ｂ、８３ｃ
第１のメモリアクセス要求手段 １４、８４ ホストインターフェース制御手段 １５、８５ 第２のメモリアクセス要求手段 １６、８６ メモリアクセス制御手段 １７、８７ メモリ １８、８８ ＣＰＵ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 上位装置とデータの転送を行うものであ
   り、 複数のディスク装置と、 前記複数のディスク装置と上位装置との間で転送すべき
   データを格納するメモリと、 前記複数のディスク装置とのインターフェースの制御を
   行い、データ転送要求信号を出力するディスクインター
   フェース制御手段と、 前記ディスクインターフェース制御手段から出力された
   データ転送要求信号に応じて前記メモリに対するアドレ
   ス信号とアクセス要求信号を出力する第１のメモリアク
   セス要求手段と、 上位装置とのインターフェースの制御を行い、データ転
   送要求信号を出力するホストインターフェース制御手段
   と、 前記ホストインターフェース制御手段から出力されたデ
   ータ転送要求信号に応じて前記メモリに対するアドレス
   信号とアクセス要求信号を出力する第２のメモリアクセ
   ス要求手段と、 前記第１のメモリアクセス要求手段と前記第２のメモリ
   アクセス要求手段からのアクセス要求信号とアドレス信
   号を入力し、前記メモリと前記第１のメモリアクセス要
   求手段もしくは前記第２のメモリアクセス要求手段との
   間のデータの入出力を制御するとともに、同一時に複数
   のアクセス要求が存在する場合には設定された優先順位
   に基づいて前記第１のメモリアクセス要求手段もしくは
   前記第２のメモリアクセス要求手段のいずれかを選択す
   るメモリアクセス制御手段を備えたことを特徴とするデ
   ータ転送制御装置。
2. 【請求項２】 メモリのアドレス空間をブロック単位で
   分割し、 第１のメモリアクセス要求手段と第２のメモリアクセス
   要求手段が、データの転送を開始するデータ転送開始信
   号を入力し、前記ブロックを選択するブロックアドレス
   信号をもとにブロック内のデータ転送を行い、ブロック
   内のデータ転送終了を示すデータ転送終了信号を出力す
   るように構成され、 前記ブロックを選択するブロックアドレス信号を生成
   し、前記第１のメモリアクセス要求手段と第２のメモリ
   アクセス要求手段のそれぞれに前記データ転送開始信号
   を出力し、前記第１のメモリアクセス要求手段と第２の
   メモリアクセス要求手段から前記データ転送終了信号を
   入力し、前記第１のメモリアクセス要求手段と第２のメ
   モリアクセス要求手段のそれぞれがデータ転送を行うよ
   うに転送ブロックの管理を行う手段を設けたことを特徴
   とする請求項１記載のデータ転送制御装置。
3. 【請求項３】 転送ブロックを管理する手段がタイマー
   機能を備え、第２のアクセス要求手段のブロック内のデ
   ータ転送があらかじめ設定したタイマー値以内の時間に
   終了した場合には、前記タイマー値に達した時点で、次
   に転送すべきブロックを示すブロックアドレスを出力す
   るとともに、前記第２のメモリアクセス要求手段にデー
   タ転送開始信号を出力するように構成されていることを
   特徴とする請求項２記載のデータ転送制御装置。