JPH0246967B2 - - Google Patents
Info
- Publication number
- JPH0246967B2 JPH0246967B2 JP58039905A JP3990583A JPH0246967B2 JP H0246967 B2 JPH0246967 B2 JP H0246967B2 JP 58039905 A JP58039905 A JP 58039905A JP 3990583 A JP3990583 A JP 3990583A JP H0246967 B2 JPH0246967 B2 JP H0246967B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- dasd
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は高速入出力処理方式に係り、特に巨大
データを入出力する場合に、入出力用のバツフア
を使用せず、しかも複数の入出力装置に対して並
列に入出力するようにしてその入出力を高速化す
るようにしたものに関する。
データを入出力する場合に、入出力用のバツフア
を使用せず、しかも複数の入出力装置に対して並
列に入出力するようにしてその入出力を高速化す
るようにしたものに関する。
例えばFORTRANにおける入出力処理では、
第１図に示す如く、主記憶装置１に格納されたデ
ータをDASD３に格納する場合、入出力バツフア
２を設け、この入出力バツフア２に主記憶装置１
から転送されたデータを一時保持し、それから
DASD３に格納していた。このようなやり方では
処理すべきデータ量が巨大な場合には、主記憶装
置１から入出力バツフア２にデータ転送を行う回
数が非常に多くなり、その度ごとにリード／ライ
トコマンドを発行して入出力を行わなければなら
ないために、そのデータの格納処理に非常に長時
間かかるという問題がある。
第１図に示す如く、主記憶装置１に格納されたデ
ータをDASD３に格納する場合、入出力バツフア
２を設け、この入出力バツフア２に主記憶装置１
から転送されたデータを一時保持し、それから
DASD３に格納していた。このようなやり方では
処理すべきデータ量が巨大な場合には、主記憶装
置１から入出力バツフア２にデータ転送を行う回
数が非常に多くなり、その度ごとにリード／ライ
トコマンドを発行して入出力を行わなければなら
ないために、そのデータの格納処理に非常に長時
間かかるという問題がある。
このために、従来ではバツフアを２−１及び２
−２の如く複数個設けるとともにデータをブロツ
キングして、複数のDASD装置３−１，３−２に
並列的にデータ転送を行うという並列処理により
転送の高速化をはかつていた。この場合、データ
は第１図に示す如くブロツク分けされており、
DASD装置３−１，３−２に対してブロツク毎に
順次格納されず、DASD装置３−１にはブロツク
１，３……が格納され、DASD装置３−２にはブ
ロツク２，４……が格納されるという形になる。
−２の如く複数個設けるとともにデータをブロツ
キングして、複数のDASD装置３−１，３−２に
並列的にデータ転送を行うという並列処理により
転送の高速化をはかつていた。この場合、データ
は第１図に示す如くブロツク分けされており、
DASD装置３−１，３−２に対してブロツク毎に
順次格納されず、DASD装置３−１にはブロツク
１，３……が格納され、DASD装置３−２にはブ
ロツク２，４……が格納されるという形になる。
いずれの場合も転送データを一度バツフアに保
持することが必要なため、その高速化を図るため
には非常に大きな入出力バツフアが必要となり、
この入出力バツフアとして主記憶領域を使用する
場合には、大きな主記憶領域が入出力バツフア用
として必要となるのみならず、主記憶領域におけ
るデータ域と入出力バツフア相互間の転送時間も
非常に大きなものとなる。
持することが必要なため、その高速化を図るため
には非常に大きな入出力バツフアが必要となり、
この入出力バツフアとして主記憶領域を使用する
場合には、大きな主記憶領域が入出力バツフア用
として必要となるのみならず、主記憶領域におけ
るデータ域と入出力バツフア相互間の転送時間も
非常に大きなものとなる。
しかもその入出力バツフアよりも一度に入出力
するデータ量の方が大きい場合には、その入出力
バツフアを設けることが無意味となつてしまう。
するデータ量の方が大きい場合には、その入出力
バツフアを設けることが無意味となつてしまう。
本発明の目的は、このような問題点を改善する
ために、入出力バツフアを使用せずに、入出力装
置と指定された配列データ域との間で直接的にデ
ータ転送できるようにした高速入出力処理方式を
提供することである。
ために、入出力バツフアを使用せずに、入出力装
置と指定された配列データ域との間で直接的にデ
ータ転送できるようにした高速入出力処理方式を
提供することである。
この目的を達成するために、本発明の高速入出
力処理方式では、中央処理装置と主記憶装置と複
数の直接アクセス記憶装置を有するデータ処理装
置において、コマンド作成部と、並列処理制御部
を設けるとともに、主記憶装置にはデータを前記
直接アクセス記憶装置の最大のブロツク長のブロ
ツクにて格納し、コマンド作成部により入出力す
るデータの格納先とそのデータの収納先を付与し
たコマンドを各直接アクセス記憶装置対応に作成
し、該コマンドにもとづき上記並列処理制御部に
より複数の直接アクセス記憶装置に対しデータを
上記ブロツクにもとづき並列的に入出力制御を行
うようにしたことを特徴とする。
力処理方式では、中央処理装置と主記憶装置と複
数の直接アクセス記憶装置を有するデータ処理装
置において、コマンド作成部と、並列処理制御部
を設けるとともに、主記憶装置にはデータを前記
直接アクセス記憶装置の最大のブロツク長のブロ
ツクにて格納し、コマンド作成部により入出力す
るデータの格納先とそのデータの収納先を付与し
たコマンドを各直接アクセス記憶装置対応に作成
し、該コマンドにもとづき上記並列処理制御部に
より複数の直接アクセス記憶装置に対しデータを
上記ブロツクにもとづき並列的に入出力制御を行
うようにしたことを特徴とする。
本発明の一実施例を第２図〜第６図にもとづき説
明する。
明する。
第２図、第３図は本発明の機能構成説明図、第
４図は本発明の一実施例構成図、第５図はフロー
チヤート、第６図は本発明の動作説明図である。
４図は本発明の一実施例構成図、第５図はフロー
チヤート、第６図は本発明の動作説明図である。
図中、４−１〜４−ｍはCCW作成部、５はパ
ラレル・フアイル・アクセス制御部、１０は主記
憶装置、１１はCPU、１２はコマンド作成部、
１３はパラレル・フアイル・アクセス制御部、１
４はチヤネル・プロセツサ、１５−１，１５−２
はチヤネル、１６−１〜１６−ｍはダスド制御
部、１７−１〜１７−ｍは直接アクセス記憶装置
（以下DASDという）である。
ラレル・フアイル・アクセス制御部、１０は主記
憶装置、１１はCPU、１２はコマンド作成部、
１３はパラレル・フアイル・アクセス制御部、１
４はチヤネル・プロセツサ、１５−１，１５−２
はチヤネル、１６−１〜１６−ｍはダスド制御
部、１７−１〜１７−ｍは直接アクセス記憶装置
（以下DASDという）である。
本発明を一実施例にもとづき詳述するに先立
ち、第２図、第３図によりその概略を説明する。
ち、第２図、第３図によりその概略を説明する。
第２図に示す如く、DASD３−１，３−ｍへ格
納するために主記憶領域に配列される入出力デー
タをブロツク１，２……Ｎにわける。このブロツ
ク１，２……Ｎのブロツク長は、DASD３−１〜
３−ｍの最大のブロツク長に定められる。ここで
DASD３−１〜３−ｍの最大ブロツク長とは、通
常１シリンダに連続的に格納できるバイト長であ
り、DASD３−１〜３−ｍにもとづき決定される
ものである。そしてブロツク１をDASD３−１に
記入するように割当て、ブロツク２をDASD３−
２に記入するように割当て、以下同様にして
DASD３−ｍまでに順次１ブロツクずつ格納する
ように割当てる。次にブロツクｍ＋１をDASD３
−１に割当て、ブロツクｍ＋２をDASD３−２に
割当て、このようにしてブロツクＮまでのすべて
のブロツクをDASD３−１〜３−ｍに割当てる。
そしてDASD３−１〜３−ｍ毎に、その割当に応
じてCCW１〜CCWmを作成する。したがつて
DASD３−１に対して作成されたCCW１には
DASD３−１に対して記入すべきブロツク１、ブ
ロツクｍ＋１……の主記憶領域における先頭アド
レス、１ブロツクの転送バイト長、ライトコマン
ド等が記入される。このようにしてCCW１〜
CCWmが組立てられる。
納するために主記憶領域に配列される入出力デー
タをブロツク１，２……Ｎにわける。このブロツ
ク１，２……Ｎのブロツク長は、DASD３−１〜
３−ｍの最大のブロツク長に定められる。ここで
DASD３−１〜３−ｍの最大ブロツク長とは、通
常１シリンダに連続的に格納できるバイト長であ
り、DASD３−１〜３−ｍにもとづき決定される
ものである。そしてブロツク１をDASD３−１に
記入するように割当て、ブロツク２をDASD３−
２に記入するように割当て、以下同様にして
DASD３−ｍまでに順次１ブロツクずつ格納する
ように割当てる。次にブロツクｍ＋１をDASD３
−１に割当て、ブロツクｍ＋２をDASD３−２に
割当て、このようにしてブロツクＮまでのすべて
のブロツクをDASD３−１〜３−ｍに割当てる。
そしてDASD３−１〜３−ｍ毎に、その割当に応
じてCCW１〜CCWmを作成する。したがつて
DASD３−１に対して作成されたCCW１には
DASD３−１に対して記入すべきブロツク１、ブ
ロツクｍ＋１……の主記憶領域における先頭アド
レス、１ブロツクの転送バイト長、ライトコマン
ド等が記入される。このようにしてCCW１〜
CCWmが組立てられる。
なおこのCCWの組立てに先立ち、各DASD３
−１〜３−ｍに対し使用権を確立するためにホス
トに対してDASDのオープン処理を行い、各
DASD３−１〜３−ｍの使用権を確立する。この
とき各DASD３−１〜３−ｍに対するデータコン
トロールブロツクを参照し、それぞれのDASDの
どこからデータをセツトしてよいかというアクセ
ス情報が得られる。
−１〜３−ｍに対し使用権を確立するためにホス
トに対してDASDのオープン処理を行い、各
DASD３−１〜３−ｍの使用権を確立する。この
とき各DASD３−１〜３−ｍに対するデータコン
トロールブロツクを参照し、それぞれのDASDの
どこからデータをセツトしてよいかというアクセ
ス情報が得られる。
したがつてこの各DASD３−１〜３−ｍに関す
るこのアクセス情報と前記CCW１〜CCWmにも
とづき、それぞれ各DASD３−１〜３−ｍ対応に
EXCPが作成される。このEXCPにはリード、ラ
イト等の命令コード、ブロツク１〜ｎの先頭アド
レス、DASD３−１〜３−ｍへのアクセス先アド
レス、転送バイト長等が含まれており、これが送
出されることによりDASD３−１〜３−ｍに１ブ
ロツクずつデータの転送が行われる。そして１ブ
ロツクの転送が終ると次のEXCPが送出され、
DASD３−１〜３−ｍには２番目のブロツクが転
送されることになる。
るこのアクセス情報と前記CCW１〜CCWmにも
とづき、それぞれ各DASD３−１〜３−ｍ対応に
EXCPが作成される。このEXCPにはリード、ラ
イト等の命令コード、ブロツク１〜ｎの先頭アド
レス、DASD３−１〜３−ｍへのアクセス先アド
レス、転送バイト長等が含まれており、これが送
出されることによりDASD３−１〜３−ｍに１ブ
ロツクずつデータの転送が行われる。そして１ブ
ロツクの転送が終ると次のEXCPが送出され、
DASD３−１〜３−ｍには２番目のブロツクが転
送されることになる。
この場合、DASD３−１〜３−２……に対する
データ転送は、第３図に示す如く、パラレル・フ
アイル・アクセス制御部５がこれらのDASD３−
１〜３−３（第３図ではDASDが３個の例を示
す）に対して並列的に行われることになる。
データ転送は、第３図に示す如く、パラレル・フ
アイル・アクセス制御部５がこれらのDASD３−
１〜３−３（第３図ではDASDが３個の例を示
す）に対して並列的に行われることになる。
次に本発明の一実施例を第４図〜第６図により
必要に応じて他図を参照しつつ説明する。
必要に応じて他図を参照しつつ説明する。
第４図においてコマンド作成部１２は上記
CCW１〜CCWmによりEXCPを作成するもので
ある。
CCW１〜CCWmによりEXCPを作成するもので
ある。
主記憶装置１０には、DASD１７−１〜１７−
ｍに転送すべきデータが格納されている。
ｍに転送すべきデータが格納されている。
(1) 第５図に示す如く、いま主記憶装置１０のこ
の転送データをDASD１７−１〜１７−ｍに転
送すべき入出力文（リード・ライト命令及び転
送データのアドレス、大きさが指示）がCPU
１１に伝達されると、CPU１１はこれを解析
処理してそのDASD１７−１〜１７−ｍのブロ
ツク長の大きさにこの転送データ（データ項
目）を分割してブロツク１〜ｎを構成する。そ
してその転送データの先頭アドレスをもとにし
て (2) 上記(1)で転送データがブロツク１〜ｎに分割
構成されるとき、DASD１７−１〜１７−ｍに
対するマルチオープン処理が行われ、各DASD
１７−１〜１７−ｍに対するアクセス先アドレ
スが得られ、これらがまたコマンド作成部１２
に伝達される。
の転送データをDASD１７−１〜１７−ｍに転
送すべき入出力文（リード・ライト命令及び転
送データのアドレス、大きさが指示）がCPU
１１に伝達されると、CPU１１はこれを解析
処理してそのDASD１７−１〜１７−ｍのブロ
ツク長の大きさにこの転送データ（データ項
目）を分割してブロツク１〜ｎを構成する。そ
してその転送データの先頭アドレスをもとにし
て (2) 上記(1)で転送データがブロツク１〜ｎに分割
構成されるとき、DASD１７−１〜１７−ｍに
対するマルチオープン処理が行われ、各DASD
１７−１〜１７−ｍに対するアクセス先アドレ
スが得られ、これらがまたコマンド作成部１２
に伝達される。
(3) コマンド作成部１２は、この各DASD１７−
１〜１７−ｍに対するアクセス先アドレスと、
前記CCW１〜CCWmに示されたブロツク１〜
ｎの先頭アドレス及び実行命令コードにより、
各DASD１７−１〜１７−ｍ毎にそれぞれ
EXCP１〜EXCPmを作成し、このチヤネル・
プロセツサ１４に送出する。そして各DASD１
７−１〜１７−ｍの処理が同期をもつて終了す
るようにマルチWAITを発行する。第６図
の如く、前記EXCP１には命令コマンド、１回
の転送データ長の外に、DASD１に対して転送
されるブロツク１……Ｐ……が記入されている
ので、このEXCP１にダスド制御装置１６−１
はDASD１７−１に対し主記憶装置１０よりブ
ロツク１……Ｐ……を順次転送制御することが
でき、同様に他のダスド制御装置１６−２……
１６−ｍもそれぞれEXCP２……EXCPmによ
り主記憶装置１０よりそれぞれのDASD１７−
２……１７−ｍに転送すべきブロツクを順次転
送制御することができる。この場合、EXCP１
〜EXCPmを受けとつた後は、各ダスド制御装
置１６−１〜１６−ｍは並列的に動作すること
になるので、主記憶装置１０に用意された巨大
な転送データは短時間でDASD１７−１〜１７
−ｍに転送処理されることになる。
１〜１７−ｍに対するアクセス先アドレスと、
前記CCW１〜CCWmに示されたブロツク１〜
ｎの先頭アドレス及び実行命令コードにより、
各DASD１７−１〜１７−ｍ毎にそれぞれ
EXCP１〜EXCPmを作成し、このチヤネル・
プロセツサ１４に送出する。そして各DASD１
７−１〜１７−ｍの処理が同期をもつて終了す
るようにマルチWAITを発行する。第６図
の如く、前記EXCP１には命令コマンド、１回
の転送データ長の外に、DASD１に対して転送
されるブロツク１……Ｐ……が記入されている
ので、このEXCP１にダスド制御装置１６−１
はDASD１７−１に対し主記憶装置１０よりブ
ロツク１……Ｐ……を順次転送制御することが
でき、同様に他のダスド制御装置１６−２……
１６−ｍもそれぞれEXCP２……EXCPmによ
り主記憶装置１０よりそれぞれのDASD１７−
２……１７−ｍに転送すべきブロツクを順次転
送制御することができる。この場合、EXCP１
〜EXCPmを受けとつた後は、各ダスド制御装
置１６−１〜１６−ｍは並列的に動作すること
になるので、主記憶装置１０に用意された巨大
な転送データは短時間でDASD１７−１〜１７
−ｍに転送処理されることになる。
もしも主記憶装置１０に用意された転送データ
が例えば数10Gバイトというような巨大なもので
はなく、通常の大きさであり、従来と同様の方法
で転送処理する方が望ましい場合には、この装置
を通常転送処理モードで動作させればよい。その
場合には、CPU１１より出力されるCCWはチヤ
ネルプロセツサ１４に送出されるので、これによ
り例えば主記憶装置１０の一部領域を入出力バツ
フアとして使用するような、通常の転送制御を行
うことができる。
が例えば数10Gバイトというような巨大なもので
はなく、通常の大きさであり、従来と同様の方法
で転送処理する方が望ましい場合には、この装置
を通常転送処理モードで動作させればよい。その
場合には、CPU１１より出力されるCCWはチヤ
ネルプロセツサ１４に送出されるので、これによ
り例えば主記憶装置１０の一部領域を入出力バツ
フアとして使用するような、通常の転送制御を行
うことができる。
しかも本発明では主記憶上に分散している複数
の配列データをあたかも１つの配列データのよう
に扱うことつまりデータのスケジユーリングがで
き分散しているデータを１つにまとめる必要がな
く効率的に処理できるし、また装置を意識した形
で、つまり回転待ちをしないようにデータ長、発
行タイミング信号を出力することもできる。
の配列データをあたかも１つの配列データのよう
に扱うことつまりデータのスケジユーリングがで
き分散しているデータを１つにまとめる必要がな
く効率的に処理できるし、また装置を意識した形
で、つまり回転待ちをしないようにデータ長、発
行タイミング信号を出力することもできる。
本発明によれば、巨大なデータを転送する場合
に、入出力装置のための入出力バツフアを使用す
ることなく、配列データと入出力装置との間で直
接に入出力を行うこと、及び大量のデータを複数
台の入出力装置に対し並列に処理することにより
入出力処理の高速化を図ることができる。
に、入出力装置のための入出力バツフアを使用す
ることなく、配列データと入出力装置との間で直
接に入出力を行うこと、及び大量のデータを複数
台の入出力装置に対し並列に処理することにより
入出力処理の高速化を図ることができる。
しかもブロツクのブロツク長を直接アクセス記
憶装置の最大のブロツク長、つまり転送可能な最
大ブロツク長にするので効率よくデータ転送を行
うことができる。そしてスケジユーリングもでき
るので、分散しているデータを効率的に処理する
こともできる。
憶装置の最大のブロツク長、つまり転送可能な最
大ブロツク長にするので効率よくデータ転送を行
うことができる。そしてスケジユーリングもでき
るので、分散しているデータを効率的に処理する
こともできる。
第１図は従来の配列データの入出力制御状態説
明図、第２図、第３図は本発明の機能構成説明
図、第４図は本発明の一実施例構成図、第５図は
フローチヤート、第６図は本発明の動作説明図で
ある。 図中、４−１〜４−ｍはCCW作成部、５はパ
ラレル・フアイル・アクセス制御部、１０は主記
憶装置、１１はCPU、１２はコマンド作成部、
１３はパラレル・フアイル・アクセス制御部、１
４はチヤネル・プロセツサ、１５−１，１５−２
はチヤネル、１６−１〜１６−ｍはダスド制御
部、１７−１〜１７−ｍは直接アクセス記憶装置
である。
明図、第２図、第３図は本発明の機能構成説明
図、第４図は本発明の一実施例構成図、第５図は
フローチヤート、第６図は本発明の動作説明図で
ある。 図中、４−１〜４−ｍはCCW作成部、５はパ
ラレル・フアイル・アクセス制御部、１０は主記
憶装置、１１はCPU、１２はコマンド作成部、
１３はパラレル・フアイル・アクセス制御部、１
４はチヤネル・プロセツサ、１５−１，１５−２
はチヤネル、１６−１〜１６−ｍはダスド制御
部、１７−１〜１７−ｍは直接アクセス記憶装置
である。
Claims (1)
- １ 中央処理装置と主記憶装置と複数の直接アク
セス記憶装置を有するデータ処理装置において、
コマンド作成部と、並列処理制御部を設けるとと
もに、主記憶装置にはデータを前記直接アクセス
記憶装置の最大のブロツク長の複数のブロツクに
て格納し、コマンド作成部により入出力するデー
タの格納先とそのデータの収納先を付与したコマ
ンドを各直接アクセス記憶装置対応に作成し、該
コマンドにもとづき上記並列処理制御部により複
数の直接アクセス記憶装置に対しデータを上記ブ
ロツクにもとづき並列的に入出力制御を行うよう
にしたことを特徴とする高速入出力処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3990583A JPS59165165A (ja) | 1983-03-10 | 1983-03-10 | 高速入出力処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3990583A JPS59165165A (ja) | 1983-03-10 | 1983-03-10 | 高速入出力処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59165165A JPS59165165A (ja) | 1984-09-18 |
| JPH0246967B2 true JPH0246967B2 (ja) | 1990-10-18 |
Family
ID=12565969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3990583A Granted JPS59165165A (ja) | 1983-03-10 | 1983-03-10 | 高速入出力処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165165A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61109132A (ja) * | 1984-11-01 | 1986-05-27 | Oki Electric Ind Co Ltd | 集合体磁気デイスク装置におけるアクセス方式 |
| US5357607A (en) * | 1991-04-01 | 1994-10-18 | Xerox Corporation | File storage process for electronic printing systems having multiple disks |
| JPH06119279A (ja) * | 1992-10-02 | 1994-04-28 | Waaku Bitsuto:Kk | データ転送方法及び並列ストレージシステム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594054U (ja) * | 1982-06-25 | 1984-01-11 | 株式会社日立製作所 | ディジタルデータ処理装置 |
| JPS5936848A (ja) * | 1982-08-26 | 1984-02-29 | Panafacom Ltd | デ−タ収集処理方式 |
-
1983
- 1983-03-10 JP JP3990583A patent/JPS59165165A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59165165A (ja) | 1984-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301351A (en) | Data transfer control system between high speed main memory and input/output processor with a data mover | |
| JPH06266649A (ja) | 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ | |
| US4620279A (en) | Data transfer system | |
| JPH0246967B2 (ja) | ||
| CN118761900A (zh) | 一种自重构自演化ai芯片中的缓存结构及其芯片 | |
| JPH1185413A (ja) | 記録装置 | |
| JPS6261132A (ja) | デ−タ転送命令制御方式 | |
| JP2684793B2 (ja) | 情報処理装置 | |
| JP2002123420A (ja) | メモリアクセス装置 | |
| JPH0225958A (ja) | 高速データ転送システム | |
| JPH069036B2 (ja) | 入出力制御装置 | |
| JPS6218074B2 (ja) | ||
| JP2540844B2 (ja) | デ−タ転送制御方法 | |
| JP3678537B2 (ja) | データ転送方法及び装置 | |
| JPH0310354A (ja) | データ転送制御システム | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPS63308782A (ja) | 高速転送バブルファイルメモリ装置 | |
| JPS61272853A (ja) | デ−タ転送方式 | |
| JPH10307789A (ja) | データ転送方法及び装置 | |
| JPH0524541B2 (ja) | ||
| JPH04247540A (ja) | メモリ間ブロック転送方式 | |
| JPS5810228A (ja) | 入出力処理装置 | |
| JPS63196961A (ja) | デ−タ転送制御方法 |