JPH0720019B2

JPH0720019B2 - 周波数変換回路

Info

Publication number: JPH0720019B2
Application number: JP7532889A
Authority: JP
Inventors: 森　　義一; 敏治反保; 明稔手束; 修太郎南部
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-03-27
Filing date: 1989-03-27
Publication date: 1995-03-06
Anticipated expiration: 2010-03-06
Also published as: JPH02253705A

Description

【発明の詳細な説明】産業上の利用分野本発明は周波数変換回路、特に通信用無線機に適した周
波数変換回路に関するものである。

従来の技術近年、携帯形無線電話機など、無線機の小形，軽量，低
消費電力化が進められるに伴い、その利用者の数は急増
を続けている。更に、多くの利用者に対応すべく狭帯域
化が図られる中で、周波数変換回路の低歪化，低消費電
力化が重要な課題となっている。

このような小形化・低消費電力化を要求される受信器に
は回路構成が簡易で変換利得を有する電界効果トランジ
スタ（以下、FETと呼ぶ）を用いた周波数変換回路がよ
く用いられる（例えば、昭和63年電子情報通信学会秋季
全国大会Ｃ−349）。

以下、第６図を参照して従来の受信回路について説明す
る。

第６図において、１は第1,第２の２つのゲートを有する
デュアルゲートFET、５はソース端子で接地している。
２は第２ゲート端子で、63のゲートバイアス端子から64
のゲートバイアス抵抗を介して直流バイアスを設定した
状態において60の局発入力端子からの局発（ローカル）
信号を67の局発アンプ、10の整合回路を介して増幅した
後印加する。３は第１ゲート端子で、65のゲートバイア
ス端子から66のゲートバイアス抵抗を介して直流バイア
スを設定した状態において61のRF信号入力端子からのRF
信号を68のRFアンプ、62の整合回路を介して増幅した後
印加する。４はドレイン端子で11の整合回路を経て８の
IF出力端子よりIF信号を出力する。直流バイアスはドレ
インバイアス端子６よりドレインバイアス抵抗24を介し
て印加する。25はバイパスコンデンサである。

以上のような構成において以下その動作を説明する。例
えば無線機の場合、RF信号は、図には示していないが空
中線（アンテナ）および帯域通過形フィルタを経て図の
61RF信号入力端子に達する。その後、雑音特性の改善の
ための68のRFアンプで所望のレベルまでRF信号の増幅を
行ない、インピーダンス整合のために設けた高周波整合
回路62を経て、デュアルゲートFET1の第１のゲート３に
印加される。一方、図には書いていないが、局発信号源
で発生する局発信号は60局発入力端子から必要に応じ23
の局発アンプで所望のレベルまで増幅を行ない、インピ
ーダンス整合のために設けた高周波整合回路10を経てデ
ュアルゲートFET1の第２のゲート２に印加される。デュ
アルゲートFET1は、6,24,25より構成するドレインバイ
アス回路、63,64および65,66より構成するゲートバイア
ス回路により直流バイアスを印加する。第１のゲート端
子３に印加されたRF信号は、デュアルゲートFET1の非線
形特性により、第２のゲート端子２に印加された局発信
号の周波数成分で変調され、４のドレイン端子には、中
間周波数（以下IFと呼ぶ）成分が現われる。その後、イ
ンピーダンス整合のために設けた整合回路11を経てIF成
分が８のIF出力端子に得られる。

以上のように、第１のゲート端子３と第２のゲート端子
２の分離特性が良好なため、方向性結合器などを用いず
に直接RF信号および局発信号を印加でき、ダイオードを
用いた周波数変換回路に比し、簡易な回路構成で済む。
また、ゲートを入力としているために、高い変換利得が
得られるという特徴がある。

発明が解決しようとする課題しかしながら、以下のようにゲートをRF入力端子とする
FETミキサと高周波増幅器による構成で小形のために集
積回路（IC）化を図る場合、デュアルゲートFETの入出
力インピーダンスが高いために、RF信号に対して良好な
歪特性を得にくい点、RFアンプ24との整合が定数に対し
て敏感である点が課題となる。

本発明は以上のような問題を解決するもので、簡易な回
路構成で、良好な歪特性と低消費電力特性を得ることを
目的とするものである。

課題を解決するための手段本発明は、周波数変換素子としてFETを用い、RF信号を
ソース，局発信号をゲートに入力し、ドレインより出力
する回路構成により、上記目的を達成するものである。

作用本発明は上記構成により、局発信号は従来通りFETのゲ
ートに入力し、RF信号を入力インピーダンスの低いソー
スに入力することにより、歪特性の改善と整合の安定
化，整合回路の簡素化を得るようにしたものである。

実施例以下、図面を参照しながら本発明の一実施例について説
明する。

第１図は第１の実施例における受信回路の周波数変換部
の等価回路を示す構成図である。

第１図において第６図と同一の働きをもつものは同一の
番号を付してある。

１はデュアルゲートFET、２は局発入力端子７からイン
ピーダンス整合回路10を介して局発信号を入力する第２
ゲート端子、３は第１ゲート端子で高周波的に接地す
る。４はドレイン端子でインピーダンス整合回路11を介
してIF出力端子８に接続する。整合回路10は例えばコン
デンサ12,13,14、インダクタ15より構成される。整合回
路11は例えば伝送線路16,17、コンデンサ18,19,20,21,2
3およびインダクタ22より構成される。６はドレインバ
イアス端子、24はドレインバイアス抵抗、28は伝送線
路、26,29,30はゲートバイアス抵抗、32はソースバイア
ス抵抗、33は高周波阻止用インダクタ、27,31はバイパ
スコンデンサである。

以上のような構成において、以下その動作を説明する。

図には示していないが、局発信号発生器により発生する
局発信号を７の局発入力端子から10のインピーダンス整
合回路を介してデュアルゲートFET1の第２ゲート２に入
力する。また、RF信号は、同様に図には示していない
が、空中線（アンテナ）および帯域通過形フィルタを経
て、図における９のRF入力端子から５のソース端子に入
力する。３の第１ゲートは高周波的にはバイパスコンデ
ンサ31により直流的にはゲートバイアス抵抗30により接
地している。ソース端子５の入力インピーダンスはゲー
トの入力インピーダンスに比しかなり低く、通常50Ωで
接続される９のRF入力端子から特に整合回路を設けずに
ソース５直接入力することが可能である。RF信号は、FE
Tの非線形特性により、２の第２ゲートに入力した局発
信号の周波数成分で変調され、双方の周波数の差成分と
してIF信号を４のドレイン端子から得る。IF信号は整合
素子16,17,18,19,20,21,22,23より成るインピーダンス
整合回路11を介して、８のIF出力端子より得ることがで
きる。ソース端子５は直流的にはソースバイアス抵抗32
により、正電位にバイアスされるが、その値はドレイン
バイアスとともに所望の変換利得，歪，消費電力特性を
得るように選ぶ。

以上の説明から明らかなように、本実施例によれば、RF
信号を入力インピーダンスが低い、FETのソース端子に
入力するために電圧振幅が過大に振れることがなくな
り、従来のように、入力インピーダンスの高いゲート端
子に入力する場合に比し、近傍に妨害波が入力した時に
問題となる歪特性が改善され、且つ、９のRF入力端子と
の整合も安定となり、整合回路の簡素化若しくは省略が
可能である。また、３の第１ゲートを高周波的に接地す
ることにより、端子2,5の間にシールド効果をもたら
し、局発信号とRF信号の分離をすることができる。

第２図は、他の実施例における受信回路の周波変換部を
示す構成図である。

なお、第２図に示す本実施例の回路において、第１図に
示した実施例と同じ機能を持つ部分には同一番号を付し
て詳細な説明を省略する。

第２図において、10はインピーダンス整合回路で整合用
コンデンサ12,13,14、整合用インダクタ15より構成し、
局発入力端子７と第２のゲート２の間に接続する。206
はRF信号を増幅するRFアンプで、例えばデュアルゲート
FET201、整合用コンデンサ207,208,209,214、整合用イ
ンダクタ210,バイアス抵抗211,213,215、およびバイパ
スコンデンサ212より構成する。200はRF信号入力端子で
ある。

以上のような構成において、以下その動作を説明する。

局発信号は、第１図に示す実施例と同様に局発入力端子
７よりインピーダンス整合回路10を経て、第２のゲート
２に入力される。一方、RF信号は、RF信号入力端子200
から入力したのち、RFアンプ206で増幅されて、デュア
ルゲートFET1のソース端子５に入力する。これにより、
周波数変換部の雑音指数（NF）を改善するものである。
RFアンプ206に使用するデュアルゲートFET201の第２の
ゲート202は、ソース205と接続され、ドレイン204を第
１のゲート203の間の分離（アイソレーション）特性を
改善することにより、局発信号とRF信号間の分離を得て
いる。またDCバイアスは、バイアス抵抗211,213,215に
より、所望の値に設定する。

以上の説明から明らかなように、本実施例によればRF信
号を入力インピーダンスが低い、FETのソース端子に入
力するために、第１図の説明と同様の理由により、良好
な歪特性と、RF入力回路の簡素化が図れると同時に、RF
アンプによる雑音特性（即ち、入力ダイナミックレン
ジ）の改善を達成することができる。また、デュアルゲ
ートFET1の第１のゲート端子３を高周波的に接地するこ
とにより、第２のゲート端子２とソース端子５の間にシ
ールと効果をもたらし、局発信号とRF信号の分離をする
ことができる。

第３図は、さらに他の実施例における受信回路の周波数
変換部の回路を示す構成図である。

なお、第３図に示す本実施例の回路において、第１図に
示した実施例と同じ機能をもつ部分には同一番号を付し
て詳細な説明を省略する。

第３図において、306はデュアルゲートFET1のソース端
子と高周波及び直流的に結合するRFアンプで、デュアル
ゲートFET301、整合用コンデンサ307,308,309、整合用
インダクタ310、バイアス抵抗311,313およびバイパスコ
ンデンサ312より構成する。300はRF信号入力端子であ
る。

以上のような構成において、本実施例ではRFアンプ306
により、第２図の例と同様の作用と効果が得られる。

加えて、本特許においては、周波数変換用素子として用
いる第１のデュアルゲートFET1のソース端子５と、RF信
号増幅用素子として用いる第２のデュアルゲートFETの
ドレイン端子304が、高周波のみでなく直流的に接続
し、２つのデュアルゲートFETは縦積みの構成となるた
めに、バイアス電流の共用ができ、独立に直流バイアス
電流を流す場合に比し、消費電流の削減をすることがで
きる。

第４図はさらに他の実施例における受信回路の周波数変
換部の回路を示す構成図である。

なお第４図に示す本実施例の回路図において、第１図と
同じ機能を有する部分には同一番号を付して詳細な説明
を省略する。

第４図において、401,421はシングルゲートFET、405は
シングルゲートFET421、整合用コンデンサ406,407,408,
418、整合用インダクタ409、バイアス抵抗410,412,41
7、バイアスコンデンサ411より構成する。413,414は各
々FET401のゲート端子402、ソース端子404に接続する伝
送線路である。400はRF信号入力端子である。

以上のような構成において、シングルゲートFETを用い
ているために伝達コンダクタンスが大きく負バイアスで
単調勾配の特性のために、デュアルゲートFETを用いる
場合より更に雑音特性と歪特性を改善できる。ただし、
ゲート402とソース404間の分離特性が劣るため、局発信
号周波数でλg/4となる先端開放の伝送線路414、RF信号
帯域ただし、ゲート402とソース404の間の分離特性が劣
るが、図の様に、局発信号帯域、およびRF信号帯域でλ
g/4となる先端開放の伝送線路414,419を各々ソース404
側、ゲート402側に設ける事により、改善することが可
能である。

第５図はさらに他の実施例における受信回路の周波数変
換部の回路を示す構成図である。

なお、第５図に示す本実施例の回路図において、第１図
と同じ機能をもつ部分には同一番号を付して詳細な説明
を省略する。

第５図において、501は第1,第2,第3,第４の４つのゲー
ト端子を有するFETであり、第３図における２つのデュ
アルゲートFET1および301を集積回路上で１つのFETにし
たものである。第1,第２のゲート505,504が各々第３図
のゲート303,302に相当し、第3,第４のゲート503,502が
各々第３図のゲート3,2に相当する。508はRF信号入力端
子500からのRF信号のためのインピーダンス整合回路
で、整合用キャパシタ509,510,511、整合用インダクタ5
13より構成する。513はゲートバイアス抵抗、515はソー
スバイアス抵抗、514はソース端子507を高周波的に接地
するバイパスコンデンサである。

以上のような構成においてFET501は、RF信号増幅用のデ
ュアルゲートFETと周波数変換用のデュアルゲートFETを
集積回路上で一体化したもので、第３図の例と同一の作
用と効果を持つことに加えて、回路の小形化，配線の引
きまわしによる不要輻射と特性劣化の低減を実現でき
る。

発明の効果以上のように本発明によれば次の効果を得ることができ
る。

第１の発生では、デュアルゲートFETの第１ゲートを高
周波的に接地し、局発信号を第２ゲートに、RF信号をイ
ンピーダンスの低いソースに入力することにより、RF信
号の歪特性を改善し、かつ、RF信号入力部の回路構成の
簡素化を達成することができる。

第２の発明では、第１の発明の効果に加えて、RFアンプ
を付加した構成とすることにより、雑音特性の改善を図
ることができる。

第３の発明では、周波数変換用素子とRF信号増幅用素子
を縦積みの構成で直流的に接続することにより、第２の
発明の効果に加えて、消費電流の削減を図ることができ
る。

第４の発明では、シングルゲートFETを用いており、局
発信号、RF信号の分離用のスタブ等を付加することによ
り、第２の発明に比し、更に雑音および歪特性を改善す
ることができる。

第５の発明では、第３の発明における周波数変換用およ
びRF信号増幅用の２つのデュアルゲートFETを集積回路
上で、４つのゲートを持つ１つのFETとして構成するこ
とにより、第３の発明の効果に加えて、回路の小形化，
配線の引き廻しによる不要輻射と特性劣化の低減を図る
ことができる。

以上のように、本発明によれば、低歪化，回路の簡素
化，消費電流の低減を図ることができ、その効果は極め
て大きい。

【図面の簡単な説明】

第１図，第２図，第３図，第４図，第５図は各々本発明
の第1,第2,第3,第4,第５の実施例における受信回路の周
波数変換部の回路を示す構成図、第６図は従来の受信回
路の周波数変換部の回路例の構成図である。１……デュアルゲートFET、２……デュアルゲートFETの
第２ゲート端子、３……デュアルゲートFETの第１ゲー
ト端子、４……デュアルゲートFETのドレイン端子、５
……デュアルゲートFETのソース端子、６……ドレイン
バイアス端子、７……局発入力端子、８……IF出力端
子、９……RF信号入力端子、10,11……インピーダンス
整合回路、12,13,14,18,19,20,21,23……整合用コンデ
ンサ、15,22……整合用インダクタ、16,17,28……伝送
線路、24,26,29,30,32……バイアス抵抗、25,27,31……
バイパスコンデンサ、33……高周波阻止用インダクタ、
63,65……ゲートバイアス端子、67……局発アンプ、68
……RFアンプ。

Claims

【特許請求の範囲】

【請求項１】ソース電極とドレイン電極の間に、ソース
電極側から順に第１および第２の２つのゲート端子を有
する電界効果トランジスタの第１のゲート端子を高周波
的に接地し、第２のゲート端子に局発信号を入力し、ソ
ース端子にRF受信信号を入力し、ドレイン端子から中間
周波数信号を取り出すことを特徴とする周波数変換回
路。
【請求項２】ソース電極とドレイン電極の間に、ソース
電極側から順に第１および第２の２つのゲート端子を有
する電界効果トランジスタの第１のゲート端子を高周波
的に接地し、第２のゲート端子に局発信号を入力し、RF
信号入力端子に接続した高周波増幅回路の出力をソース
に入力し、ドレイン端子から中間周波数信号を取り出す
ことを特徴とする周波数変換回路。
【請求項３】ソース電極とドレイン電極の間に、ソース
電極側から順に第１および第２の２つのゲート端子を有
する電界効果トランジスタの第１のゲートを高周波的に
接地し、第２のゲート端子に局発信号を入力し、RF信号
入力端子に接続し出力がソースと直流的に接続する高周
波増幅回路の出力をソースに入力し、ドレイン端子から
中間周波数信号を取り出すことを特徴とする周波数変換
回路。
【請求項４】単一のゲート端子を有する電界効果トラン
ジスタのゲート端子に局発信号を入力し、RF信号入力端
子に接続した高周波増幅回路の出力をソースに入力し、
ドレイン端子から中間周波数信号を取り出すことを特徴
とする周波数変換回路。
【請求項５】ソース電極とドレイン電極の間に、ソース
電極側から順に第1,第2,第3,第４の４つのゲートを有す
る電界効果トランジスタのソース端子を高周波的に接地
し、第１のゲート端子にRF受信信号を入力し、第２のゲ
ート端子とソース端子を接続し、第３のゲート端子を高
周波的に接地し、第４のゲート端子に局発信号を入力
し、ドレイン端子から中間周波数信号を取り出すことを
特徴とする周波数変換回路。