JPH01289201A - チップ抵抗器とその製造方法 - Google Patents
チップ抵抗器とその製造方法Info
- Publication number
- JPH01289201A JPH01289201A JP63119501A JP11950188A JPH01289201A JP H01289201 A JPH01289201 A JP H01289201A JP 63119501 A JP63119501 A JP 63119501A JP 11950188 A JP11950188 A JP 11950188A JP H01289201 A JPH01289201 A JP H01289201A
- Authority
- JP
- Japan
- Prior art keywords
- chip resistor
- external electrode
- layer
- insulating substrate
- resistive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は広範な電子機器に用いられるチップ抵抗器とそ
の製造方法に関するものである。
の製造方法に関するものである。
従来の技術
近年、電子機器の小型化や高性能化に対する要求が高ま
るにつれ、チップ抵抗器の需要は著しく増加している。
るにつれ、チップ抵抗器の需要は著しく増加している。
従来のチップ抵抗器は第３図に示す構造のものであり、
第３図において１は絶縁性基板、２は一次電極端子層、
３は抵抗膜、４は絶縁保護膜、５は外部電極層である。
第３図において１は絶縁性基板、２は一次電極端子層、
３は抵抗膜、４は絶縁保護膜、５は外部電極層である。
このような従来例によるチップ抵抗器は通常アルミナな
どのセラミックから成る絶縁性基板１の一方の主面上に
酸化ルテニウムとガラスの溶結体から成る抵抗膜３と、
その表面にガラスから成る絶縁保護膜４を設け、抵抗膜
３の相対する一対の両端部には銀パラジウムとガラスの
焼結体から成る一次電極端子層２、さらには絶縁性基板
１の両側壁面と絶縁性基板１の裏面の一部にまたがって
コの字型に銀や銀パラジウムの焼結体から成る外部電極
層５を設けたものである。
どのセラミックから成る絶縁性基板１の一方の主面上に
酸化ルテニウムとガラスの溶結体から成る抵抗膜３と、
その表面にガラスから成る絶縁保護膜４を設け、抵抗膜
３の相対する一対の両端部には銀パラジウムとガラスの
焼結体から成る一次電極端子層２、さらには絶縁性基板
１の両側壁面と絶縁性基板１の裏面の一部にまたがって
コの字型に銀や銀パラジウムの焼結体から成る外部電極
層５を設けたものである。
そして、この外部電極層５にはバレルめっき法によりニ
ッケルおよび最外層にはんだ金属層を被覆し、はんだづ
け性にすぐれた電極構造としている。
ッケルおよび最外層にはんだ金属層を被覆し、はんだづ
け性にすぐれた電極構造としている。
このようなチップ抵抗器をプリント配線板に実装すると
第４図に示すような取付は構造となる。
第４図に示すような取付は構造となる。
第４図において、６はプリント配線板、了は回路導体層
、８ははんだ金属層である。
、８ははんだ金属層である。
発明が解決しようとする課題
しかしながらこのようなチップ抵抗器では、プリント配
線板６に接続するための外部電極層５が抵抗膜３を形成
した矩形状絶縁性基板１の相対する一対の両端部と側壁
面に沿ってコの字型に構成されたものであるので、この
ような外部電極層６を形成するには極めて煩雑な工程を
経なければならず、生産性に欠けるため低価格化がはか
りにくいことや、このようなチップ抵抗器をブリ゛ント
配線板６に実装してはんだ接続する場合にはプリント配
線板６の回路導体層７のはんだづけ面積を広くとる必要
があるため、電子回路の高密度化がはかりにくいという
不都合があった。
線板６に接続するための外部電極層５が抵抗膜３を形成
した矩形状絶縁性基板１の相対する一対の両端部と側壁
面に沿ってコの字型に構成されたものであるので、この
ような外部電極層６を形成するには極めて煩雑な工程を
経なければならず、生産性に欠けるため低価格化がはか
りにくいことや、このようなチップ抵抗器をブリ゛ント
配線板６に実装してはんだ接続する場合にはプリント配
線板６の回路導体層７のはんだづけ面積を広くとる必要
があるため、電子回路の高密度化がはかりにくいという
不都合があった。
本発明ではこのような従来例の欠点を解決し、経済性と
高密度化に適したチップ抵抗器を提供するものである。
高密度化に適したチップ抵抗器を提供するものである。
課題を解決するための手段
この課題を解決するために本発明は絶縁性基板の少くと
も一方の主面上に抵抗膜を有し、この抵抗膜と同一面上
の相対する一対の両端部に抵抗膜よりも突出した構造の
外部電極層を設けた構成としたものである。
も一方の主面上に抵抗膜を有し、この抵抗膜と同一面上
の相対する一対の両端部に抵抗膜よりも突出した構造の
外部電極層を設けた構成としたものである。
作用
このようにチップ抵抗器の外部電極層全抵抗膜と同一面
上の相対する一対の両端部にのみ突起状に構成すること
により安価でかつ高密度化に適したチップ抵抗器が実現
できることとなる。
上の相対する一対の両端部にのみ突起状に構成すること
により安価でかつ高密度化に適したチップ抵抗器が実現
できることとなる。
実施例
以下、本発明の一実施例を図面を参照しながら説明する
。
。
第１図は本発明の第一の実施例におけるチップ抵抗器の
断面図である。
断面図である。
第１図において、９は絶縁基板、１０は一次電極端子層
、１１は抵抗膜、１２は絶縁保護膜、１３は突起状外部
電極層である。
、１１は抵抗膜、１２は絶縁保護膜、１３は突起状外部
電極層である。
以上の構成から成るチップ抵抗器について以下その実施
例の詳細を説明する。
例の詳細を説明する。
本発明の第一の実施例では矩形状に容易に分割できるよ
うにスナップ加工を施こしたアルミナなどのセラミック
から成る絶縁基板９の一方の主面上に銀や鋏パラジウム
とガラスフリット、樹脂バインダーを混合した導体ペー
ストを用いてスクリーン印刷法などにより所定のパター
ン状に塗布し、８００〜９００℃の高温中で焼成するこ
とにより一次電極端子層１０を形成した。
うにスナップ加工を施こしたアルミナなどのセラミック
から成る絶縁基板９の一方の主面上に銀や鋏パラジウム
とガラスフリット、樹脂バインダーを混合した導体ペー
ストを用いてスクリーン印刷法などにより所定のパター
ン状に塗布し、８００〜９００℃の高温中で焼成するこ
とにより一次電極端子層１０を形成した。
次いで、この−次電極端子層１０に両端が接するように
酸化ルテニウムとガラスフリット、樹脂バインダーから
成る抵抗体ペーストを同じくスクリーン印刷法により所
定の抵抗値が得られるパターン状に塗布し、ＳＯＯ〜９
００℃の高温中で焼成することによって抵抗膜１１を形
成した。この場合、抵抗膜１１とその両端部に形成する
一次電極端子層１０はアルミナよりなる絶縁基板９の主
面上に多数個取りができるようにした。
酸化ルテニウムとガラスフリット、樹脂バインダーから
成る抵抗体ペーストを同じくスクリーン印刷法により所
定の抵抗値が得られるパターン状に塗布し、ＳＯＯ〜９
００℃の高温中で焼成することによって抵抗膜１１を形
成した。この場合、抵抗膜１１とその両端部に形成する
一次電極端子層１０はアルミナよりなる絶縁基板９の主
面上に多数個取りができるようにした。
そして、アルミナよりなる絶縁基板９の主面上に多数個
形成した抵抗膜１１１ｃそれぞれ所定の抵抗値になるよ
うにレーザートリミングを行った後にその表面にガラス
ペーストを塗布して６００〜ｅｏｏ℃の温度で焼成する
ことにより絶縁保護膜１２を形成した。
形成した抵抗膜１１１ｃそれぞれ所定の抵抗値になるよ
うにレーザートリミングを行った後にその表面にガラス
ペーストを塗布して６００〜ｅｏｏ℃の温度で焼成する
ことにより絶縁保護膜１２を形成した。
それから−次宣標端子層１００表面に突起状の外部電極
端子層１３を形成するが、その形成方法として本実施例
では銀−パラジウムとガラスの焼結体から成る一次電極
端子層１ｏの表面にさらに銀又は銀−パラジウムとガラ
スフリット、樹脂バインダーから成るメタルグレーズ系
の導体ペーストを厚く塗布し、これを抵抗膜１１の焼成
温度よりも低い温度（５００〜６００℃）で焼成するこ
とによって突起状の外部電極端子層１３を形成した。
端子層１３を形成するが、その形成方法として本実施例
では銀−パラジウムとガラスの焼結体から成る一次電極
端子層１ｏの表面にさらに銀又は銀−パラジウムとガラ
スフリット、樹脂バインダーから成るメタルグレーズ系
の導体ペーストを厚く塗布し、これを抵抗膜１１の焼成
温度よりも低い温度（５００〜６００℃）で焼成するこ
とによって突起状の外部電極端子層１３を形成した。
この場合、突起状外部電極端子層１３の厚さは抵抗膜１
０〜２０μの厚さに対し、３０〜６０μの厚さとし、そ
の表面にははんだづけ性をよくするためにニッケルや銅
などの金属を無電解めっき法や電気めっき法により被覆
し、さらに最外層にはばんだ金属を被覆した。
０〜２０μの厚さに対し、３０〜６０μの厚さとし、そ
の表面にははんだづけ性をよくするためにニッケルや銅
などの金属を無電解めっき法や電気めっき法により被覆
し、さらに最外層にはばんだ金属を被覆した。
また一方、突起状の外部電極端子層１３の形成方法とし
て他の実施例では、耐蝕性を有するボール状の突起物を
一次電極端子層１ｏに導電性接着剤を用いて接着する方
法も試みた。
て他の実施例では、耐蝕性を有するボール状の突起物を
一次電極端子層１ｏに導電性接着剤を用いて接着する方
法も試みた。
そして、アルミナよりなる絶縁基板９の主面上に多数個
の抵抗膜１１と、突起状の外部電極端子層１３を設けた
ものは最終的に個片状に分割することによりチップ抵抗
器を作った。
の抵抗膜１１と、突起状の外部電極端子層１３を設けた
ものは最終的に個片状に分割することによりチップ抵抗
器を作った。
このうにして作ったチップ抵抗器は第２図に示すように
抵抗膜１１側を下向きにしたいわゆるフェースダウン方
式でプリント配線基板１４に実装し、高密度な電子回路
を実現することができた。
抵抗膜１１側を下向きにしたいわゆるフェースダウン方
式でプリント配線基板１４に実装し、高密度な電子回路
を実現することができた。
第２図において、１４はプリント配線基板、１６は回路
導体層、１６ははんだ金属層である。
導体層、１６ははんだ金属層である。
発明の効果
以上の説明から明らかなように本発明によるチップ抵抗
器はその外部電極端子層が抵抗膜と同一面上に突起状に
形成された構造であるので、従来例のように抵抗膜の相
対する一対の両端部と側壁面にわたってコの字型に形成
されたものと異なり、絶縁基板上に多数個取りした抵抗
膜の相対する一対の両端部に一括して同時に突起状の外
部電極端子層を設けることができるので電極形成工程が
大幅に簡単化でき、生産性の向上による低価格化がはか
れることはもとより、このチップ抵抗器をフェースダウ
ン方式によりプリント配線板に実装した場合、プリント
配線板の回路導体層のはんだづけ面積を広くとる必要な
しにチップ抵抗器の突起状の外部電極端子が確実に回路
導体層にはんだ接続ができるので高密度電子回路を作る
ことができるなどの効果が得られ工業的価値の大なるも
のである。
器はその外部電極端子層が抵抗膜と同一面上に突起状に
形成された構造であるので、従来例のように抵抗膜の相
対する一対の両端部と側壁面にわたってコの字型に形成
されたものと異なり、絶縁基板上に多数個取りした抵抗
膜の相対する一対の両端部に一括して同時に突起状の外
部電極端子層を設けることができるので電極形成工程が
大幅に簡単化でき、生産性の向上による低価格化がはか
れることはもとより、このチップ抵抗器をフェースダウ
ン方式によりプリント配線板に実装した場合、プリント
配線板の回路導体層のはんだづけ面積を広くとる必要な
しにチップ抵抗器の突起状の外部電極端子が確実に回路
導体層にはんだ接続ができるので高密度電子回路を作る
ことができるなどの効果が得られ工業的価値の大なるも
のである。
第１図は本発明の一実施例によるチップ抵抗器の断面図
、第２図は同チップ抵抗器をプリント配線板に実装した
ものの要部断面図、第３図は従来例によるチップ抵抗器
の断面図、第４図は同チップ抵抗器をプリント配線板に
実装したものの要部断面図である。 ８・・・・・・絶縁基板、９・・・・・・−次電極端子
層、１゜・・・・・・抵抗膜、１１・・・・・・絶縁保
護膜、１２・・・・・・突起状外部電極端子層、１３・
・・・・・プリント配線基板、１４・・・・・・回路導
体層、１６・・・・・・はんだ金属層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １６−・−１；んた金属１
、第２図は同チップ抵抗器をプリント配線板に実装した
ものの要部断面図、第３図は従来例によるチップ抵抗器
の断面図、第４図は同チップ抵抗器をプリント配線板に
実装したものの要部断面図である。 ８・・・・・・絶縁基板、９・・・・・・−次電極端子
層、１゜・・・・・・抵抗膜、１１・・・・・・絶縁保
護膜、１２・・・・・・突起状外部電極端子層、１３・
・・・・・プリント配線基板、１４・・・・・・回路導
体層、１６・・・・・・はんだ金属層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １６−・−１；んた金属１
Claims (2)
- （１）絶縁性基板の少くとも一方の主面上に所定の抵抗
値を有する抵抗膜を有し、この抵抗膜と同一面上の相対
する一対の両端部に前記抵抗膜よりも突起状の外部電極
端子層を設けたチップ抵抗器。 - （２）絶縁性基板の少くとも一方の主面上に所定の抵抗
値を有する多数個の抵抗膜と、この抵抗膜の相対する一
対の両端部に前記抵抗膜よりも突起状の外部電極端子層
を設けた後に前記絶縁性基板を個片状に分割するチップ
抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119501A JP2839262B2 (ja) | 1988-05-17 | 1988-05-17 | チップ抵抗器とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119501A JP2839262B2 (ja) | 1988-05-17 | 1988-05-17 | チップ抵抗器とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01289201A true JPH01289201A (ja) | 1989-11-21 |
| JP2839262B2 JP2839262B2 (ja) | 1998-12-16 |
Family
ID=14762827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63119501A Expired - Fee Related JP2839262B2 (ja) | 1988-05-17 | 1988-05-17 | チップ抵抗器とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2839262B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150920A (en) * | 1996-05-29 | 2000-11-21 | Matsushita Electric Industrial Co., Ltd. | Resistor and its manufacturing method |
| US6184772B1 (en) * | 1997-08-07 | 2001-02-06 | Murata Manufacturing Co., Ltd. | Chip thermistors |
| WO2014171087A1 (ja) * | 2013-04-18 | 2014-10-23 | パナソニック株式会社 | 抵抗器とその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680152A (en) * | 1979-12-06 | 1981-07-01 | Nec Corp | Thin-film type integrated circuit device |
| JPS5863703U (ja) * | 1981-10-23 | 1983-04-28 | 三菱電機株式会社 | チツプ抵抗器 |
| JPS6465801A (en) * | 1987-09-04 | 1989-03-13 | Murata Manufacturing Co | Resistance element |
-
1988
- 1988-05-17 JP JP63119501A patent/JP2839262B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680152A (en) * | 1979-12-06 | 1981-07-01 | Nec Corp | Thin-film type integrated circuit device |
| JPS5863703U (ja) * | 1981-10-23 | 1983-04-28 | 三菱電機株式会社 | チツプ抵抗器 |
| JPS6465801A (en) * | 1987-09-04 | 1989-03-13 | Murata Manufacturing Co | Resistance element |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150920A (en) * | 1996-05-29 | 2000-11-21 | Matsushita Electric Industrial Co., Ltd. | Resistor and its manufacturing method |
| US6184772B1 (en) * | 1997-08-07 | 2001-02-06 | Murata Manufacturing Co., Ltd. | Chip thermistors |
| WO2014171087A1 (ja) * | 2013-04-18 | 2014-10-23 | パナソニック株式会社 | 抵抗器とその製造方法 |
| JPWO2014171087A1 (ja) * | 2013-04-18 | 2017-02-16 | パナソニックＩｐマネジメント株式会社 | 抵抗器とその製造方法 |
| US9620267B2 (en) | 2013-04-18 | 2017-04-11 | Panasonic Intellectual Property Management Co., Ltd. | Resistor and manufacturing method for same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2839262B2 (ja) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170146A (en) | Leadless resistor | |
| US4953273A (en) | Process for applying conductive terminations to ceramic components | |
| JPH07201634A (ja) | セラミックチップ部品 | |
| US3547604A (en) | Functional components | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JPH08316002A (ja) | 電子部品及び複合電子部品 | |
| US3697817A (en) | Mounting attachment for a modular substrate | |
| JPH1092601A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JPS5950596A (ja) | チツプ状電子部品およびその製造方法 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JP2939425B2 (ja) | 表面実装型抵抗器とその製造方法 | |
| JP2537893B2 (ja) | 電子回路基板の製造方法 | |
| JPH09246006A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JP2545602Y2 (ja) | ジャンパチップ | |
| JPH02260592A (ja) | 回路基板 | |
| JPH09199301A (ja) | 多連チップ抵抗器およびそれを実装する実装基板 | |
| JPS62132396A (ja) | チツプ部品の実装方法 | |
| JPS6231190A (ja) | 電子回路基板及びその製造方法 | |
| JPS609146A (ja) | リ−ドレスチツプキヤリア基板の形成方法 | |
| JPH0496301A (ja) | 角形チップ抵抗器 | |
| JPH04148503A (ja) | 角形チップ抵抗器 | |
| JPH04223301A (ja) | 角形チップ抵抗器 | |
| JPS5843593A (ja) | 角形チツプジヤンパ−およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |