JPH0720195B2

JPH0720195B2 - 画像読取装置

Info

Publication number: JPH0720195B2
Application number: JP61016509A
Authority: JP
Inventors: 武弘吉田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1986-01-28
Filing date: 1986-01-28
Publication date: 1995-03-06
Anticipated expiration: 2010-03-06
Also published as: JPS62175067A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、画像読取装置に関する。

［従来の技術］従来の画像読取装置は、光源としてたとえば、蛍光灯を
使用している。その蛍光灯を使用すると、蛍光灯中央と
両端とでは、光量に差が出る場合がある。また、光学系
の中にレンズを使用すると、cos⁴θ則等によって、周辺
光量が低下する。これらの光量分布を補正するために、
機械的シェーディング（周辺の光量を多く通過させる操
作）および電気的シェーディング（ビデオ信号を二値化
するときに、上記蛍光灯の出力に従って基準電圧を変え
る操作）が採用されている。

上記機械的シェーディングは、蛍光灯と被写体との間、
または、被写体とレンズとの間に、第５図に示すような
シェーディング板を設け、周辺光量を中央の光量よりも
多く通すようにしている。これによって、蛍光灯または
レンズによる光量の分布を補正している。

次に、電気的シェーディングについての説明を行なう。

第６図（ａ）は、１ライン分のビデオ信号の波形（直流
再生した後の波形）と、電気的シェーディングを行なわ
ない場合のスライスレベルとを示す図である。

スライスレベルとしては、たとえば、ビデオ信号波形の
ピーク電圧の６割程度を考え、有効読取幅は図示した長
さであるとする。この場合、区間（ア）において、実際
は白信号であるが、黒信号であると判断される。

第６図（ｂ）は、１ライン分のビデオ信号の波形（直流
再生した後の波形）と、電気的シェーディングを行なっ
たスライスレベルとを示す図である。

電気的シェーディングを行なう場合、画像が読取位置に
くる前に、基準白板を読取り、この読取ったビデオ信号
をメモリに記憶する。そして、現在のビデオ信号波形の
ピーク電圧の６割程度のレベルで、上記メモリに記憶し
た信号波形（基準白板に応じた信号波形）を再現し、こ
れをスライスレベルとする。これによって、ビデオ信号
波形の特性を考慮して、ビデオ信号波形を二値化するこ
とができる。

そして、読取位置の手前に原稿がセットされている場
合、原稿が読取位置にかかる手前において、基準となる
全白信号（基準白板に応じたビデオ信号）を読取り（こ
の読取りを以下、「プリスキャン」という）、現在の光
量分布に応じたビデオ信号波形をRAM等に記憶する。そ
して、この記憶したビデオ信号波形を基準にして、スラ
イスレベルを決定する。

原稿が読取位置の手前にセットされている状態を、第７
図（ａ）に図示してある。この図において、プリスキャ
ンを行なうときに使用する基準白板１の斜線部側の面が
白くなっている。なお、符号２は蛍光灯であり、符号３
は原稿である。また、複数ページの原稿がセットされて
いる場合、各ページを読み終る毎に、上記プリスキャン
を繰り返す。

ところで、第７図（ｂ）に示すように、原稿３が読取位
置を越えて挿入されている場合、プリスキャンを行なう
ことはできない。このため、全白のビデオ信号を得るこ
とができない。したがって、予め記憶したビデオ波形を
基準にして、スライスレベルを決定する。予め記憶した
ビデオ信号波形は、たとえばROMあるいはバッテリバッ
クアップされたRAMに記憶してある。

したがって、従来の読取装置において、原稿が読取位置
の手前にセットされている場合にプリスキャンを行な
い、原稿が読取位置を越えて挿入されている場合に、プ
リスキャンをせずに、既に記憶されているビデオ信号波
形を基準にして、スライスレベルを決定する。

しかし、原稿が読取位置を越えて挿入されるケースは非
常に稀である。この稀なケースのために、ROMまたはバ
ッテリバックアップされたRAMを装着し、ビデオ信号波
形を記憶しておくことは、コスト的、基板スペースの点
から経済的ではないという問題がある。

［発明の目的］本発明は、上述の問題点に着目してなされたものであ
り、原稿を途中から読み取ることができる読取装置にお
いて、原稿を途中から読み取るために、原稿が通常の読
取位置を越えて深く挿入された状態で読取開始したとき
に、原稿画像の読み取り直前に基準白板を読み取れない
ことによってシェーディング補正ができなくなる不都合
を解消するとともに、原稿を途中から読み取るいう稀な
ケースのみのためにシェーディング補正用のデータを記
憶するメモリを設けることによるコストアップを招く不
都合を解消し、さらに、そのメモリを実装するためのス
ペースを回路基板上に確保することによって経済効率が
悪くなる不都合を解消することができる画像読取装置を
提供することを目的とするものである。

［発明の実施例］第１図は、本発明の一実施例の説明図である。

この図において、蛍光灯20と、プリスキャンを行なうと
きに使用する基準白板22と、原稿24と、原稿24がセット
されているか否かを検出するドキュメントセンサ26と、
原稿24の先端を検出するドキュメントエッジセンサ28
と、反射ミラー30と、シェーディング板32と、レンズ34
と、CCD36とが設けられている。

ドキュメントセンサ26は、原稿24がセットされていない
ときには、レベル「０」の信号を出力し、原稿24がセッ
トされているときには、レベル「１」の信号を出力す
る。ドキュメントエッジセンサ28は、その上に原稿24が
セットされている（いない）ときには、レベル「１」
（レベル「０」）の信号を出力するものである。

通常、ドキュメントセンサ26によって原稿24が原稿台に
セットされているか否かを検出し、その原稿24がドキュ
メントエッジセンサ28にかかるまでフィードする。そし
て、プリスキャンを行なう。その後、ドキュメントエッ
ジセンサ28から読取位置までの距離は既知であるので、
その長さに相当する分だけ原稿24をフィードし、読取動
作を開始する。

なお、最初から、センサ26,28に原稿24がセットされて
いるときには、原稿24がどこまで挿入されているか分か
らないので、読取位置に原稿24がセットされていてプリ
スキャンを行なえないと判断する。また、CCD36の代り
に、他のイメージセンサを使用してもよい。

第２図は、本発明の一実施例を示すブロック図である。

タイミング回路42は、転送パルス、シフトパルス、リセ
ットパルス、サンプリングパルス、暗時出力が出ている
間アクティブとなる直流再生用信号、RAMのアドレスを
指定するアドレス信号を出力する回路である。

駆動回路44は、C²MOSあるいはTTLのレベルで作ったパル
スを、CCD36が駆動できるレベルに変換し、CCD36にパル
スを供給する回路である。

サンプル＆ホールド回路48は、増幅回路46が画像信号
（光信号）以外の信号、たとえば、リセット信号、暗示
出力信号を出力するので、画像信号が出力されているタ
イミングで、データをサンプルし、ホールドし、アナロ
グの光信号成分のみを出力するものである。

直流再生回路50は、直流成分を補正し、暗時出力レベル
がグラウンドにくるようにする回路である。また、増幅
回路46と、ピークホールド回路52と、シェーディング補
正回路54とが設けられている。

次に、プリスキャン動作と、ビデオ信号波形をRAM62に
記憶する動作について説明する。

上記RAM62は、スタンバイ電源で記憶可能なものであ
り、全白信号のビデオ信号波形を再現するデータが蓄え
られている。

原稿がたとえばA3サイズであり、８ライン/mmで読取る
場合、2592画素のCCDが必要である。その各画素に対
し、８ビットのデータを格納できれば、各画素に対し
て、256通りのレベルを設定することができる。上記実
施例においては、ピーク電圧に基づいて、所定の時定数
の充電、放電を繰り返すことによって、全白信号のビデ
オ信号波形を再現する。この場合、RAM62は、2592×１
ビットの容量を有するものであればよい。

上記全白信号のビデオ信号波形を記憶する場合、まず、
制御回路72からシェーディング補正回路54に向かう信号
をレベル「１」にセットする。すなわち、NONSHD＝０に
して、シェーディング補正を行なうモードにセットす
る。そして、制御回路72からディレー回路60に向けてプ
リスキャン開始パルスを発生する。これによって、ディ
レー回路60は、まず、レベル「１」の信号を出力する。

そして、タイミング回路42がシフトパルスを２個発生し
たときに、ディレー回路60が「０」を出力する。ここ
で、ディレー回路60が「０」を出力すると、全白のビデ
オ信号波形を再現するデータがRAM62から出力される。
また、ディレー回路60が「１」を出力すると、全白のビ
デオ信号波形を再現するデータを、RAM62が入力する。
また、制御回路72からシェーディング補正回路54に向か
う信号が「０」を出力すると（NONSHD＝１になると）、
プリスキャンを行なうことはできない。

制御回路72からプリスキャンパルスが発生し、タイミン
グ回路42からシフトパルスが発生した後、次のシフトパ
ルスが発生するまでの間のデータ（つまり、電圧比較回
路58の出力信号）をRAM62が入力する。

シェーディング補正回路54は、ラインの先頭において、
グランドレベルの信号を出力している。つまり、ライン
の先頭においては、タイミング回路42から出力される基
準電圧によって、グランドレベルの信号が出力される。
電圧比較回路58は、直流再生回路50の出力信号のレベル
が、シェーディング補正回路54の出力信号のレベルより
も大きい場合に、レベル「０」の信号を出力する。この
ときに、シェーディング補正回路54は、充電動作を行な
うとともに、RAM62がそのデータ「０」を記憶する。

ここで、マルチプレクサ64は、ディレー回路60の出力信
号のレベルが「０」であるときに、RAM62の出力信号を
出力し、ディレー回路60の出力信号のレベルが「１」で
あるときに、電圧比較回路58の出力信号を出力するもの
である。なお、現在は、マルチプレクサ回路64は、電圧
比較回路58の出力信号が出力されている。以後、同様の
動作を行ない、RAM62は、全白のビデオ信号波形を再現
するデータを格納する。

第３図は、プリスキャン時の直流再生波形と、RAM62に
記憶される波形とを示す図である。

第３図において、たとえば（ア）のポイントにおいて
は、直流再生回路50の出力信号（破線で示す信号）が、
シェーディング補正回路54の出力信号よりも大きいの
で、RAM62には、「０」のデータが記憶されるととも
に、マルチプレクサ64がレベル「０」の信号を出力する
ので、シェーディング補正回路54が充電動作を行なう。

一方、たとえば（イ）のポイントにおいては、直流再生
回路50の出力信号が、シェーディング補正回路54の出力
信号よりも小さいので、RAM62はレベル「１」のデータ
を記憶されるとともに、マルチプレクサ回路64がレベル
「１」の信号を出力するので、シェーディング補正回路
54が放電動作を行なう。

ここで、たとえば、A3原稿のビット数は、2592ビットで
あるので、そのうちのどの位置に対して「０」（すなわ
ち、充電動作を行なう）か、「１」（すなわち、放電動
作を行なう）かを、RAM62は記憶する必要がある。ビッ
ト数をカウントするアドレスデータは、タイミング回路
42が出力する。

次に、RAM62に蓄えられたデータを出力し、プリンスキ
ャンするときに記憶した全白信号波形の相似波形をシェ
ーディング補正回路54が出力する方法について述べる。
なお、ここでは、今読取っている画像のピーク値を考え
ているために、ピーク値は変動する。

まず、制御回路72がディレー回路60に対してレベル
「１」の信号を出力し、電気的シェーディングを行なう
モードにセットする。そして、ディレー回路60がレベル
「０」の信号を出力するために、マルチプレクサ回路64
は、RAM62の出力信号を出力する。そして、１ラインの
各ビットに対応し、データ「０」、データ「１」が出力
される。このときに、シェーディング補正回路54は、マ
ルチプレクサ回路64の出力信号に従って、充放電を行な
うので、シェーディング補正回路54は、プリスキャン時
に記憶した全白信号波形の相似波形を出力することが可
能になる。すなわち、電気的シェーディングが可能にな
る。

ここで、制御回路72からディレー回路60に向かう信号の
レベルが「０」の場合、電気的シェーディングは行なわ
れない。すなわち、この場合、充電動作のみを常に行な
う。

なお、分圧回路56は、シェーディング補正回路54の出力
信号の６割程度の信号を出力し、この出力信号を、スラ
イスレベルとするものである。

電圧比較回路66は、直流再生回路50が出力する直流再生
後のビデオ信号波形と、分圧回路56が出力するスライス
レベルとを入力し、二値化を行なう回路である。直流再
生回路50の出力信号のレベルが、分圧回路56の信号レベ
ルよりも大きいとき、すなわち、白信号であるときに
は、電圧比較回路66はレベル「０」の信号を出力する。
逆に、直流再生回路50の出力信号のレベルが分圧回路56
の信号レベルよりも小さいとき、すなわち黒信号である
ときには、電圧比較回路66は、レベル「１」の信号を出
力する。

信号処理回路68は、電圧比較回路66が出力する二値化さ
れた信号に対して、各種の信号処理を行なう回路であ
る。

つまり、上記実施例は、ラインセンサによって原稿を読
み取り、シェーディング板によって機械的シェーディン
グを行い、基準濃度を有する基準白板を読み取って得ら
れたシェーディング補正データによって電気的シェーデ
ィングを行う画像読取装置において、上記基準白板を読
み取って得られたシェーディング補正データを記憶する
第１のメモリと、装置のAC電源がオフ状態からオン状態
へ移行したことを検出する手段と、装置のAC電源のオフ
状態からオン状態への移行を検出するとクリアされ、シ
ェーディング補正データを第１のメモリが記憶するとセ
ットされる第２のメモリと、ラインセンサで読み取った
画像データをシェーディング補正する補正手段とを有す
る画像読取装置である。

また、上記補正手段は、原稿の読取スタート時に原稿が
読取位置に存在せずしかも基準白板を読み取ることが可
能な場合は、機械的シェーディングと、基準白板を読み
取りこの読取ったシェーディング補正データによる電気
的シェーディングとを行い、基準白板を読み取ったシェ
ーディング補正データを第１のメモリに記憶し、一方、
原稿の読取スタート時に原稿が読取位置に存在ししかも
基準白板を読み取ることができず、また、第２のメモリ
の記憶内容によって、シェーディング補正データが第１
のメモリに記憶されていることが判定された場合は、機
械的シェーディングと、第１のメモリに記憶されている
シェーディング補正データによる電気的シェーディング
とを行い、さらに、原稿の読取スタート時に原稿が読取
位置に存在ししかも基準白板を読み取ることができず、
また、第２のメモリの記憶内容によって、シェーディン
グ補正データが第１のメモリに記憶されていないことが
判定された場合は、機械的シェーディングを行い、電気
的シェーディングを阻止する手段である。

なお、制御回路72、シェーディング補正回路54は、上記
補正手段の例である。

第４図は、制御回路72の制御動作を示すフローチャート
である。

まず、制御回路72は、スタンバイ電源で動作する。この
ために、上記フローチャートを開始するのは、メイン電
源およびスタンバイ電源がオフ状態になったときであ
る。

メイン電源、スタンバイ電源がオフ状態からオン状態に
なると、RAM62にはシェーディング補正を行なうデータ
が格納されていないので、SHDEND（シェーディングエン
ド）というフラグに「０」をセットする（S82）。そし
て、たとえばオペレーション部から、読取動作が選択さ
れると（S84）、原稿が存在するか否かが判断される（S
86）。

原稿が存在しない場合、エラー処理（S88）を行なった
後に、S84に戻る。原稿がある場合は、ドキュメントエ
ッジセンサ28の上に原稿がセットされているか否かを判
断する（S90）。ドキュメントエッジセンサ28に原稿が
セットされていないときは、ドキュメントエッジセンサ
28まで原稿の頭出しを行ない（S92）、ドキュメントエ
ッジセンサ28まで頭出しが終了したときに、制御回路72
からシェーディング補正回路54に向かう信号のレベルを
「１」にセットし（NONSHD＝０にセットし）、電気的シ
ェーディングを行なうモードにセットする。このときは
機械的シェーディングも行なう。

そして、リレー回路60にプリスキャンパルスを送りプリ
スキャンを行なう。なお、蛍光灯の予熱は、所定時間行
ない、その後、蛍光灯を点灯してから、所定時間経過し
た後に、プリスキャンを行なうのは勿論である。

また、プリスキャン動作を行なった後に、SHDENDフラグ
を「１」にセットし、読取動作の完了を待つ（S100）。
その読取動作が完了すると、S84に戻る。

ドキュメントエッジセンサ28に原稿がセットされている
ときは（S90）、プリスキャンを行なわず、SHDENDフラ
グが「０」であるとき（すなわち、RAM62にシェーディ
ング補正を行なうデータが格納されていないとき）は
（S102）、SHDENDフラグを「１」にセットする。逆に、
シェーディング補正を行なうデータが、RAM62に格納さ
れているときは、SHDENDフラグを「０」にセットする。

S104において、制御回路72からリレー回路60に向かう信
号としてレベル「０」のみを出力し（NONSHD＝１にセッ
トし）、電気的シェーディングは行なわず、機械的シェ
ーディングのみを行なう。

また、S106においては、制御回路72からリレー回路60に
向かう信号として、レベル「１」のみを出力し（NONSHD
＝０にセットし）、電気的シェーディングおよび機械的
シェーディングを行なう。

上記実施例において、原稿が読取位置を越えて挿入され
る非常に稀なケース（上記実施例においては、それに加
えて、メイン電源がオフ状態からオン状態となる動作が
行なわれるという条件も加わる）のために、ROMまたは
バッテリバックアップ回路を有するという必要性を排除
したので、画像読取装置が経済的なものとなる。

なお、機械的シェーディングのみで画像の読取を行なっ
たとしても、常温であれば満足できる画像を得ることが
できる。

上記実施例においては、シェーディング波形を記憶する
RAM62を、スタンバイ電源で記憶可能としたが、そのRAM
62をメイン電源でのみ記憶可能とするようにしてもよ
い。

［発明の効果］本発明によれば、原稿の読取スタート時に原稿が読取位
置に有りしかも基準白板を読み取ることができず、ま
た、基準白板を読み取ったデータがメモリに記憶されて
いる場合は、機械的シェーディングと、メモリに記憶さ
れているデータによる電気的シェーディングとを行うの
で、原稿が通常の読取位置を越えて深く挿入された状態
で読取開始したときに、原稿の読み取り直前に基準白板
を読み取ることができないことによってシェーディング
補正ができなくなる不都合を解消することができるとい
う効果を奏する。

また、本発明によれば、原稿の読取スタート時に原稿が
読取位置に有りしかも基準白板を読み取ることができ
ず、また、基準白板を読み取ったデータがメモリに記憶
されていない場合は、機械的シェーディングを行い、電
気的シェーディングを行わないので、原稿を途中から読
み取るという稀なケースのみのためにシェーディング補
正用のデータを記憶する専用のメモリを設けることによ
るコストアップを招く不都合を解消することができ、さ
らには、その専用のメモリを実装するためのスペースを
回路基板上に確保することによって経済効率が悪くなる
不都合を解消することができるという効果を奏する。

さらに、本発明によれば、装置のAC電源がオフ状態から
オン状態へ移行したことを検出する手段と、装置のAC電
源のオフ状態からオン状態への移行を検出するとクリア
され、シェーディング補正データを第１のメモリが記憶
するとセットされる第２のメモリとを設けたので、AC電
源がオフ状態からオン状態へ移行したことを確実に検出
でき、また、シェーディング補正データを第１のメモリ
が記憶していることを確実に検出することができ、シェ
ーディング補正動作が確実になるという効果を奏する。

【図面の簡単な説明】

第１図は、本発明の一実施例の説明図である。第２図は、上記実施例を示すブロック図である。第３図は、上記実施例において、プリスキャン時の直流
再生波形とRAMに記憶される波形とを示す図である。第４図は、上記実施例の動作を示すフローチャートであ
る。第５図は、機械的にシェーディングを行なうときに使用
するシェーディング板の一般的なものを示す図である。第６図は、従来例において、ビデオ信号波形とスライス
レベルとの関係を示す図である。第７図は、上記従来例における原稿と読取位置との位置
関係を示す図である。 22……基準白板、24……原稿、36……CCD、32……シェ
ーディング板、54……シェーディング補正回路、56……
分圧回路、72……制御回路。

Claims

【特許請求の範囲】

【請求項１】ラインセンサによって原稿を読み取り、シ
ェーディング板によって機械的シェーディングを行い、
基準濃度を有する基準白板を読み取って得られたシェー
ディング補正データによって電気的シェーディングを行
う画像読取装置において、上記基準白板を読み取って得られたシェーディング補正
データを記憶する第１のメモリと；装置のAC電源がオフ状態からオン状態へ移行したことを
検出する手段と；装置のAC電源のオフ状態からオン状態への移行を検出す
るとクリアされ、上記シェーディング補正データを上記
第１のメモリが記憶するとセットされる第２のメモリ
と；上記ラインセンサで読み取った画像データをシェーディ
ング補正する補正手段と；を有し、上記補正手段は、上記原稿の読取スタート時に上記原稿が読取位置に存在
せずしかも上記基準白板を読み取ることが可能な場合
は、上記機械的シェーディングと、上記基準白板を読み
取りこの読取った上記シェーディング補正データによる
上記電気的シェーディングとを行い、上記基準白板を読
み取った上記シェーディング補正データを上記第１のメ
モリに記憶し、一方、上記原稿の読取スタート時に上記原稿が読取位置
に存在ししかも上記基準白板を読み取ることができず、
また、上記第２のメモリの記憶内容によって、上記シェ
ーディング補正データが上記第１のメモリに記憶されて
いることが判定された場合は、上記機械的シェーディン
グと、上記第１のメモリに記憶されている上記シェーデ
ィング補正データによる上記電気的シェーディングとを
行い、さらに、上記原稿の読取スタート時に上記原稿が読取位
置に存在ししかも上記基準白板を読み取ることができ
ず、また、上記第２のメモリの記憶内容によって、上記
シェーディング補正データが上記第１のメモリに記憶さ
れていないことが判定された場合は、上記機械的シェー
ディングを行い、上記電気的シェーディングを阻止する
ものであることを特徴とする画像読取装置。