JPH07201977A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07201977A JPH07201977A JP35191993A JP35191993A JPH07201977A JP H07201977 A JPH07201977 A JP H07201977A JP 35191993 A JP35191993 A JP 35191993A JP 35191993 A JP35191993 A JP 35191993A JP H07201977 A JPH07201977 A JP H07201977A
- Authority
- JP
- Japan
- Prior art keywords
- field shield
- element isolation
- impurity diffusion
- shield electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 フィールドシールド法を用いた素子分離の半
導体装置に於て、シリコン基板中に含まれる重金属不純
物を除去し、素子の特性劣化を防止することが可能な半
導体装置及びその製造方法を提供する。 【構成】 素子分離領域に形成された不純物拡散領域を
囲むように半導体基板の表面に絶縁膜を介して多結晶シ
リコンのフィールドシールド電極膜を形成し、更に該電
極膜が不純物拡散領域に直接接触するようにし、７００
℃以上の熱処理を行うことにより、シリコン基板中の重
金属元素が多結晶シリコン薄膜（フィールドシールド電
極膜）にゲッタリングされることから、素子完成後に重
金属元素がシリコン基板中に残る心配がなく、半導体装
置の特性が向上する。
導体装置に於て、シリコン基板中に含まれる重金属不純
物を除去し、素子の特性劣化を防止することが可能な半
導体装置及びその製造方法を提供する。 【構成】 素子分離領域に形成された不純物拡散領域を
囲むように半導体基板の表面に絶縁膜を介して多結晶シ
リコンのフィールドシールド電極膜を形成し、更に該電
極膜が不純物拡散領域に直接接触するようにし、７００
℃以上の熱処理を行うことにより、シリコン基板中の重
金属元素が多結晶シリコン薄膜（フィールドシールド電
極膜）にゲッタリングされることから、素子完成後に重
金属元素がシリコン基板中に残る心配がなく、半導体装
置の特性が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、フィールドシールド法
による素子分離を行う半導体装置及びその製造方法に関
するものである。
による素子分離を行う半導体装置及びその製造方法に関
するものである。
【０００２】
【従来の技術】近年、フィールドシールド法と呼ばれる
素子分離方法が注目されている。これは、フィールドシ
ールド（ゲート）電極をＧＮＤまたはＶｃｃに固定する
ことにより、寄生トランジスタの電位をカットオフする
のに有効な方法であり、かつアクティブ領域の間隔を狭
めることができ、半導体装置の微細化に適するものとし
て注目されている（例えば、ＩＥＤＭ−８８ Ｐ２４６
〜参照）。
素子分離方法が注目されている。これは、フィールドシ
ールド（ゲート）電極をＧＮＤまたはＶｃｃに固定する
ことにより、寄生トランジスタの電位をカットオフする
のに有効な方法であり、かつアクティブ領域の間隔を狭
めることができ、半導体装置の微細化に適するものとし
て注目されている（例えば、ＩＥＤＭ−８８ Ｐ２４６
〜参照）。
【０００３】図５に、従来方法によるフィールドシール
ド素子分離を適用したＭＯＳトランジスタ構造を示す。
この構造では、まずシリコン基板２１上にフィールドシ
ールド酸化膜２２を５０ｎｍ成膜後、アクティブ領域の
トランジスタ２３と素子分離領域の寄生ＭＯＳトランジ
スタとの閾値調整のため、イオン注入法で１Ｅ１２ｉｏ
ｎｓ／ｃｍ2の条件で、ボロンイオンを上記酸化膜２２
に導入する。しかる後、リンドープされた多結晶シリコ
ンでフィールドシールド電極２４を膜厚２００ｎｍとな
るように形成し、その後、トランジスタ２３のゲート酸
化膜２５及びゲート電極２６の形成を行う。
ド素子分離を適用したＭＯＳトランジスタ構造を示す。
この構造では、まずシリコン基板２１上にフィールドシ
ールド酸化膜２２を５０ｎｍ成膜後、アクティブ領域の
トランジスタ２３と素子分離領域の寄生ＭＯＳトランジ
スタとの閾値調整のため、イオン注入法で１Ｅ１２ｉｏ
ｎｓ／ｃｍ2の条件で、ボロンイオンを上記酸化膜２２
に導入する。しかる後、リンドープされた多結晶シリコ
ンでフィールドシールド電極２４を膜厚２００ｎｍとな
るように形成し、その後、トランジスタ２３のゲート酸
化膜２５及びゲート電極２６の形成を行う。
【０００４】このフィールドシールド電極２４をＧＮＤ
に固定することにより、互いに隣接するアクティブトラ
ンジスタ２３同士のソース／ドレイン間に形成されるト
ランジスタがオンせず、好適に素子分離することができ
る。
に固定することにより、互いに隣接するアクティブトラ
ンジスタ２３同士のソース／ドレイン間に形成されるト
ランジスタがオンせず、好適に素子分離することができ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、例えば
公知のＬＯＣＯＳ法を用いた場合と異なり、従来のフィ
ールドシールド法を用いた場合には、シリコン基板中に
含まれるＦｅ等の重金属不純物元素を吸着、即ちゲッタ
リングする層及びゲッタリングし得る工程がないことか
ら、この不純物元素が半導体装置の作成完了時にもシリ
コン基板中に残ることとなり、接合リーク電流の増加
等、トランジスタ特性の劣化を生じ、製造歩留低下の重
要な要因の１つとなっていた。
公知のＬＯＣＯＳ法を用いた場合と異なり、従来のフィ
ールドシールド法を用いた場合には、シリコン基板中に
含まれるＦｅ等の重金属不純物元素を吸着、即ちゲッタ
リングする層及びゲッタリングし得る工程がないことか
ら、この不純物元素が半導体装置の作成完了時にもシリ
コン基板中に残ることとなり、接合リーク電流の増加
等、トランジスタ特性の劣化を生じ、製造歩留低下の重
要な要因の１つとなっていた。
【０００６】そこで本発明は、フィールドシールド法を
用いた素子分離の半導体装置に於て、シリコン基板中に
含まれる重金属不純物を除去し、素子の特性劣化を防止
することが可能な半導体装置及びその製造方法を提供す
ることを目的とする。
用いた素子分離の半導体装置に於て、シリコン基板中に
含まれる重金属不純物を除去し、素子の特性劣化を防止
することが可能な半導体装置及びその製造方法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】上述した課題を解決する
ために、本発明では、半導体基板の素子分離領域の表面
に絶縁膜を介して設けられた多結晶シリコンの薄膜から
なるフィールドシールド電極膜と、前記素子分離領域の
適所に形成された不純物拡散領域と、前記素子分離領域
の前記不純物拡散領域上の前記絶縁膜に形成された窓と
を有し、前記フィールドシールド電極膜が前記窓を介し
て前記不純物拡散領域に直接接触し、前記フィールドシ
ールド電極膜の電位を所定値に固定することによって前
記素子分離領域に於ける前記半導体基板の表面の電位を
制御するようにしたことを特徴とする半導体装置、及び
半導体基板の素子分離領域の表面に絶縁膜を介して設け
られた多結晶シリコンの薄膜からなるフィールドシール
ド電極膜と、前記素子分離領域の適所に形成された不純
物拡散領域と、前記素子分離領域の前記不純物拡散領域
上の前記絶縁膜に形成された窓とを有し、前記フィール
ドシールド電極膜が前記窓を介して前記不純物拡散領域
に直接接触し、前記フィールドシールド電極膜の電位を
所定値に固定することによって前記素子分離領域に於け
る前記半導体基板の表面の電位を制御する半導体装置の
製造方法に於て、前記フィールドシールド電極膜を形成
した後に、基板全体に７００℃以上の熱処理を施す過程
を有することを特徴とする半導体装置の製造方法を提供
する。
ために、本発明では、半導体基板の素子分離領域の表面
に絶縁膜を介して設けられた多結晶シリコンの薄膜から
なるフィールドシールド電極膜と、前記素子分離領域の
適所に形成された不純物拡散領域と、前記素子分離領域
の前記不純物拡散領域上の前記絶縁膜に形成された窓と
を有し、前記フィールドシールド電極膜が前記窓を介し
て前記不純物拡散領域に直接接触し、前記フィールドシ
ールド電極膜の電位を所定値に固定することによって前
記素子分離領域に於ける前記半導体基板の表面の電位を
制御するようにしたことを特徴とする半導体装置、及び
半導体基板の素子分離領域の表面に絶縁膜を介して設け
られた多結晶シリコンの薄膜からなるフィールドシール
ド電極膜と、前記素子分離領域の適所に形成された不純
物拡散領域と、前記素子分離領域の前記不純物拡散領域
上の前記絶縁膜に形成された窓とを有し、前記フィール
ドシールド電極膜が前記窓を介して前記不純物拡散領域
に直接接触し、前記フィールドシールド電極膜の電位を
所定値に固定することによって前記素子分離領域に於け
る前記半導体基板の表面の電位を制御する半導体装置の
製造方法に於て、前記フィールドシールド電極膜を形成
した後に、基板全体に７００℃以上の熱処理を施す過程
を有することを特徴とする半導体装置の製造方法を提供
する。
【０００８】
【作用】多結晶シリコンはシリコン基板中の重金属元素
のゲッタリングに適していることが知られている。この
多結晶シリコンをもって不純物拡散領域を囲むようにフ
ィールドシールド電極膜を形成し、更に上記不純物拡散
領域にこのフィールドシールド電極膜を直接接触させる
ことにより、フィールドシールド電極膜を形成した後に
基板全体に７００℃以上の熱処理を施せば、シリコン基
板中の重金属元素は、上記基板とフィールドシールド電
極膜との接触部分からこのフィールドシールド電極膜
（多結晶シリコン薄膜）にゲッタリングされるので、ア
クティブ領域にトランジスタが形成された後にシリコン
基板中の重金属元素は消滅し、素子の特性を劣化させる
ことがない。
のゲッタリングに適していることが知られている。この
多結晶シリコンをもって不純物拡散領域を囲むようにフ
ィールドシールド電極膜を形成し、更に上記不純物拡散
領域にこのフィールドシールド電極膜を直接接触させる
ことにより、フィールドシールド電極膜を形成した後に
基板全体に７００℃以上の熱処理を施せば、シリコン基
板中の重金属元素は、上記基板とフィールドシールド電
極膜との接触部分からこのフィールドシールド電極膜
（多結晶シリコン薄膜）にゲッタリングされるので、ア
クティブ領域にトランジスタが形成された後にシリコン
基板中の重金属元素は消滅し、素子の特性を劣化させる
ことがない。
【０００９】
【実施例】以下に、添付した図面を参照して本発明の好
適実施例について詳細に説明する。
適実施例について詳細に説明する。
【００１０】図１は、本発明が適用されたＤＲＡＭメモ
リセルのＭＯＳトランジスタ及び素子分離領域の要部を
示す平面図である。図１のＩＩ−ＩＩ線について見た図
２及び図１のＩＩＩ−ＩＩＩ線について見た図３に併せ
て示すように、Ｐ型シリコン基板１の表面に於けるアク
ティブ領域２にはゲート酸化膜３を介してゲート電極４
が形成されている。また、このゲート酸化膜３、ゲート
電極４を挟んで図に於ける左右両側には不純物拡散層と
して、ｎ型不純物拡散領域５が設けられている。これら
ゲート酸化膜３、ゲート電極４、ｎ型不純物拡散領域５
によりＭＯＳトランジスタが構成されている。
リセルのＭＯＳトランジスタ及び素子分離領域の要部を
示す平面図である。図１のＩＩ−ＩＩ線について見た図
２及び図１のＩＩＩ−ＩＩＩ線について見た図３に併せ
て示すように、Ｐ型シリコン基板１の表面に於けるアク
ティブ領域２にはゲート酸化膜３を介してゲート電極４
が形成されている。また、このゲート酸化膜３、ゲート
電極４を挟んで図に於ける左右両側には不純物拡散層と
して、ｎ型不純物拡散領域５が設けられている。これら
ゲート酸化膜３、ゲート電極４、ｎ型不純物拡散領域５
によりＭＯＳトランジスタが構成されている。
【００１１】一方、両ｎ型不純物拡散領域５には素子分
離領域７を介して他のＭＯＳトランジスタの不純物拡散
領域８が隣接している。また、Ｐ型シリコン基板１の表
面に於ける素子分離領域７には、酸化絶縁膜９を介して
多結晶シリコンの薄膜からなるフィールドシールド電極
膜１０が形成されている。更に、素子分離領域７の適所
には不純物拡散領域１１が形成され、その上部の酸化絶
縁膜９には窓９ａが形成されている。即ち、不純物拡散
領域１１を囲むようにフィールドシールド電極膜１０が
形成されている。そして、不純物拡散領域１１にも上記
フィールドシールド電極膜１０は直接接触して接続され
ている。これにより、不純物拡散領域１１をソース／ド
レイン、その周囲をゲートとする変形なトランジスタが
形成されることとなる。
離領域７を介して他のＭＯＳトランジスタの不純物拡散
領域８が隣接している。また、Ｐ型シリコン基板１の表
面に於ける素子分離領域７には、酸化絶縁膜９を介して
多結晶シリコンの薄膜からなるフィールドシールド電極
膜１０が形成されている。更に、素子分離領域７の適所
には不純物拡散領域１１が形成され、その上部の酸化絶
縁膜９には窓９ａが形成されている。即ち、不純物拡散
領域１１を囲むようにフィールドシールド電極膜１０が
形成されている。そして、不純物拡散領域１１にも上記
フィールドシールド電極膜１０は直接接触して接続され
ている。これにより、不純物拡散領域１１をソース／ド
レイン、その周囲をゲートとする変形なトランジスタが
形成されることとなる。
【００１２】ここで、Ｐ型シリコン基板１は１／２Ｖｃ
ｃ（−２．５Ｖ）電位に接続され、かつフィールドシー
ルド電極１０は図示されないコンタクト部によりＧＮＤ
電位に接続されている。従って、上記素子分離領域７の
変形トランジスタはオンせず、フィールドシールド電極
膜１０直接Ｐ型シリコン基板１の表面に直接接触しても
該電極から基板に電流が流れる心配はない。
ｃ（−２．５Ｖ）電位に接続され、かつフィールドシー
ルド電極１０は図示されないコンタクト部によりＧＮＤ
電位に接続されている。従って、上記素子分離領域７の
変形トランジスタはオンせず、フィールドシールド電極
膜１０直接Ｐ型シリコン基板１の表面に直接接触しても
該電極から基板に電流が流れる心配はない。
【００１３】図４に本実施例に於ける半導体装置の製造
手順を示す。まず、Ｐ型シリコン基板１上に酸化絶縁膜
９を熱酸化により５０ｎｍ形成し、フォトリソグラフィ
ー及びドライエッチング法により窓９ａを形成する。そ
の後、低圧ＣＶＤ法により多結晶シリコン薄膜を２００
ｎｍ形成し、フォトリソグラフィー及びドライエッチン
グ法により、フィールドシールド電極１０をパターニン
グする。ここで、フィールドシールド電極１０はリン、
ボロンまたはＡｓ等の不純物を含んでいる。次に、アク
ティブ領域２の絶縁膜をＨＦによるウェットエッチング
により除去し、熱酸化により１５ｎｍの厚みとなるよう
にゲート酸化膜３を形成する。続いて、低圧ＣＶＤ法に
より、多結晶シリコン薄膜を３００ｎｍ形成した後に、
フォトリソグラフィ及びドライエッチング法により、ゲ
ート電極５をパターニングする。前記多結晶シリコン薄
膜はリン、ボロンまたはＡｓ等の不純物を含んでいる。
その後、イオン注入法により、Ａｓを１Ｅ１５ｉｏｎｓ
／ｃｍ2をＰ型シリコン基板１に導入し、熱処理を８５
０℃で９０ｍｉｎ行い、ｎ型不純物層８を形成する。そ
の後、キャパシタ、各種配線等が形成され、半導体装置
が完成する（図示せず）。
手順を示す。まず、Ｐ型シリコン基板１上に酸化絶縁膜
９を熱酸化により５０ｎｍ形成し、フォトリソグラフィ
ー及びドライエッチング法により窓９ａを形成する。そ
の後、低圧ＣＶＤ法により多結晶シリコン薄膜を２００
ｎｍ形成し、フォトリソグラフィー及びドライエッチン
グ法により、フィールドシールド電極１０をパターニン
グする。ここで、フィールドシールド電極１０はリン、
ボロンまたはＡｓ等の不純物を含んでいる。次に、アク
ティブ領域２の絶縁膜をＨＦによるウェットエッチング
により除去し、熱酸化により１５ｎｍの厚みとなるよう
にゲート酸化膜３を形成する。続いて、低圧ＣＶＤ法に
より、多結晶シリコン薄膜を３００ｎｍ形成した後に、
フォトリソグラフィ及びドライエッチング法により、ゲ
ート電極５をパターニングする。前記多結晶シリコン薄
膜はリン、ボロンまたはＡｓ等の不純物を含んでいる。
その後、イオン注入法により、Ａｓを１Ｅ１５ｉｏｎｓ
／ｃｍ2をＰ型シリコン基板１に導入し、熱処理を８５
０℃で９０ｍｉｎ行い、ｎ型不純物層８を形成する。そ
の後、キャパシタ、各種配線等が形成され、半導体装置
が完成する（図示せず）。
【００１４】ここで、この８５０℃、９０ｍｉｎの熱処
理及びゲート酸化膜３を形成する際の熱酸化工程にてＰ
型シリコン基板１中の重金属元素が多結晶シリコン薄膜
からなるフィールドシールド電極１０にゲッタリングさ
れ、基板１から除去されるため、素子（ＭＯＳトランジ
スタ）の特性が劣化することがない。また、フィールド
シールド電極１０には導電性改善のための不純物が導入
されるが、この不純物が熱処理時等に自然に不純物拡散
領域１１に拡散することから、特に不純物を導入する処
理を行わなくても良い。
理及びゲート酸化膜３を形成する際の熱酸化工程にてＰ
型シリコン基板１中の重金属元素が多結晶シリコン薄膜
からなるフィールドシールド電極１０にゲッタリングさ
れ、基板１から除去されるため、素子（ＭＯＳトランジ
スタ）の特性が劣化することがない。また、フィールド
シールド電極１０には導電性改善のための不純物が導入
されるが、この不純物が熱処理時等に自然に不純物拡散
領域１１に拡散することから、特に不純物を導入する処
理を行わなくても良い。
【００１５】尚、フィールドシールド電極１０である多
結晶シリコン薄膜の代わりにアモルファスシリコンを使
用してもよい。
結晶シリコン薄膜の代わりにアモルファスシリコンを使
用してもよい。
【００１６】
【発明の効果】以上の説明により明らかなように、本発
明による半導体装置及びその製造方法によれば、素子分
離領域に形成された不純物拡散領域を囲むように半導体
基板の表面に絶縁膜を介して多結晶シリコンのフィール
ドシールド電極膜を形成し、更に該電極膜が不純物拡散
領域に直接接触するようにし、７００℃以上の熱処理を
行うことにより、シリコン基板中の重金属元素が多結晶
シリコン薄膜（フィールドシールド電極膜）にゲッタリ
ングされることから、素子完成後に重金属元素がシリコ
ン基板中に残る心配がなく、半導体装置の特性が向上す
る。尚、ゲッタリングのための熱処理は、７００℃以上
の熱処理であれば良いことから、例えばｎ型不純物層形
成のための熱処理や絶縁層形成のための熱処理等、多結
晶シリコン薄膜からなるフィールドシールド電極形成後
の処理全てが有効であり、それらと兼用することで工数
が増加することもない。
明による半導体装置及びその製造方法によれば、素子分
離領域に形成された不純物拡散領域を囲むように半導体
基板の表面に絶縁膜を介して多結晶シリコンのフィール
ドシールド電極膜を形成し、更に該電極膜が不純物拡散
領域に直接接触するようにし、７００℃以上の熱処理を
行うことにより、シリコン基板中の重金属元素が多結晶
シリコン薄膜（フィールドシールド電極膜）にゲッタリ
ングされることから、素子完成後に重金属元素がシリコ
ン基板中に残る心配がなく、半導体装置の特性が向上す
る。尚、ゲッタリングのための熱処理は、７００℃以上
の熱処理であれば良いことから、例えばｎ型不純物層形
成のための熱処理や絶縁層形成のための熱処理等、多結
晶シリコン薄膜からなるフィールドシールド電極形成後
の処理全てが有効であり、それらと兼用することで工数
が増加することもない。
【図１】本発明が適用されたＤＲＡＭメモリセルのＭＯ
Ｓトランジスタ及び素子分離領域の要部を示す平面図で
ある。
Ｓトランジスタ及び素子分離領域の要部を示す平面図で
ある。
【図２】図１のＩＩ−ＩＩ線について見た断面図であ
る。
る。
【図３】図１のＩＩＩ−ＩＩＩ線について見た断面図で
ある。
ある。
【図４】図１の半導体装置の製造手順を示す工程図であ
る。
る。
【図５】従来の半導体装置の構造を示す図２と同様な断
面図である。
面図である。
１ Ｐ型シリコン基板 ２ アクティブ領域 ３ ゲート酸化膜 ４ ゲート電極 ５ ｎ型不純物拡散領域 ７ 素子分離領域 ８ 他のＭＯＳトランジスタの不純物拡散領域 ９ 酸化絶縁膜 ９ａ 窓 １０ フィールドシールド電極 １１ 不純物拡散領域 ２１ シリコン基板 ２２ フィールドシールド酸化膜 ２３ トランジスタ ２４ フィールドシールド電極 ２５ ゲート酸化膜 ２６ ゲート電極
Claims (3)
- 【請求項１】 半導体基板の素子分離領域の表面に絶
縁膜を介して設けられた多結晶シリコンの薄膜からなる
フィールドシールド電極膜と、 前記素子分離領域の適所に形成された不純物拡散領域
と、 前記素子分離領域の前記不純物拡散領域上の前記絶縁膜
に形成された窓とを有し、 前記フィールドシールド電極膜が前記窓を介して前記不
純物拡散領域に直接接触し、 前記フィールドシールド電極膜の電位を所定値に固定す
ることによって前記素子分離領域に於ける前記半導体基
板の表面の電位を制御するようにしたことを特徴とする
半導体装置。 - 【請求項２】 前記フィールドシールド電極膜を接地
電位に固定したことを特徴とする請求項１に記載の半導
体装置。 - 【請求項３】 半導体基板の素子分離領域の表面に絶
縁膜を介して設けられた多結晶シリコンの薄膜からなる
フィールドシールド電極膜と、前記素子分離領域の適所
に形成された不純物拡散領域と、前記素子分離領域の前
記不純物拡散領域上の前記絶縁膜に形成された窓とを有
し、前記フィールドシールド電極膜が前記窓を介して前
記不純物拡散領域に直接接触し、前記フィールドシール
ド電極膜の電位を所定値に固定することによって前記素
子分離領域に於ける前記半導体基板の表面の電位を制御
する半導体装置の製造方法に於て、 前記フィールドシールド電極膜を形成した後に、基板全
体に７００℃以上の熱処理を施す過程を有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35191993A JPH07201977A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35191993A JPH07201977A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201977A true JPH07201977A (ja) | 1995-08-04 |
Family
ID=18420516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35191993A Withdrawn JPH07201977A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201977A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129559A (ja) * | 2003-10-21 | 2005-05-19 | Oki Electric Ind Co Ltd | 半導体ウェーハの不純物除去方法及び半導体装置 |
-
1993
- 1993-12-28 JP JP35191993A patent/JPH07201977A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129559A (ja) * | 2003-10-21 | 2005-05-19 | Oki Electric Ind Co Ltd | 半導体ウェーハの不純物除去方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100326694B1 (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
| JPH0645532A (ja) | 自己整合型ウエルタップを有するｂｉｃｍｏｓ装置及びその製造方法 | |
| JPH11340465A (ja) | Ｓｏｉ半導体装置及びその製造方法 | |
| JP3193845B2 (ja) | 半導体装置及びその製造方法 | |
| JP2984990B2 (ja) | 半導体素子の製造方法 | |
| JPS62174968A (ja) | 半導体装置 | |
| JP2895845B2 (ja) | 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法 | |
| JPH0712058B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07201977A (ja) | 半導体装置及びその製造方法 | |
| JPH11121757A (ja) | 半導体装置およびその製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3376208B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07135313A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3316023B2 (ja) | 半導体装置 | |
| JP2513634B2 (ja) | 半導体装置の製造方法 | |
| JPH07161947A (ja) | Ｓｏｉ基板を用いた半導体装置及びその製造方法 | |
| JPWO1997005652A1 (ja) | Ｓｒａｍ装置およびその製造方法 | |
| JP3274653B2 (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPH06140590A (ja) | 半導体装置の製造方法 | |
| JP3955123B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3186713B2 (ja) | 半導体装置の製造方法 | |
| JP3309529B2 (ja) | 半導体装置の製造方法 | |
| JPH04165629A (ja) | Ｍｏｓ型半導体装置 | |
| JP3175873B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |