JPH07201987A - 半導体集積回路装置及び製造方法 - Google Patents
半導体集積回路装置及び製造方法Info
- Publication number
- JPH07201987A JPH07201987A JP33692993A JP33692993A JPH07201987A JP H07201987 A JPH07201987 A JP H07201987A JP 33692993 A JP33692993 A JP 33692993A JP 33692993 A JP33692993 A JP 33692993A JP H07201987 A JPH07201987 A JP H07201987A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- integrated circuit
- semiconductor integrated
- circuit device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 42
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 239000003870 refractory metal Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 14
- 239000000377 silicon dioxide Substances 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路において、平坦化された配線
層を少ない工程で形成する。 【構成】 シリコン基板上に二酸化シリコン膜、ノンド
ープ多結晶シリコン膜及び二酸化シリコン膜を形成し、
二酸化シリコン膜のパターニングを行い、配線形成部分
の二酸化シリコン膜を除去した後、Ｔｉ膜を被着する。
その後熱処理により、ノンドープ多結晶シリコンとＴｉ
膜が接触する部分のみ反応させてＴｉシリサイドの下部
配線を形成する。下部配線と上部配線との接続部以外の
未反応Ｔｉ膜を選択的に除去し、更に、全面にノンドー
プ多結晶シリコン膜、二酸化シリコン膜を形成し、下部
配線と同様にパターニングを行い、上部配線形成部分の
二酸化シリコン膜を除去し、再度全面にＴｉ膜を被着し
た後、熱処理を行い、ノンドープ多結晶シリコン膜と下
部配線上の未反応のＴｉ膜、及び上部配線形成部のＴｉ
膜との反応により、Ｔｉシリサイドの上部配線、及びＴ
ｉシリサイドの接続部を形成する。
層を少ない工程で形成する。 【構成】 シリコン基板上に二酸化シリコン膜、ノンド
ープ多結晶シリコン膜及び二酸化シリコン膜を形成し、
二酸化シリコン膜のパターニングを行い、配線形成部分
の二酸化シリコン膜を除去した後、Ｔｉ膜を被着する。
その後熱処理により、ノンドープ多結晶シリコンとＴｉ
膜が接触する部分のみ反応させてＴｉシリサイドの下部
配線を形成する。下部配線と上部配線との接続部以外の
未反応Ｔｉ膜を選択的に除去し、更に、全面にノンドー
プ多結晶シリコン膜、二酸化シリコン膜を形成し、下部
配線と同様にパターニングを行い、上部配線形成部分の
二酸化シリコン膜を除去し、再度全面にＴｉ膜を被着し
た後、熱処理を行い、ノンドープ多結晶シリコン膜と下
部配線上の未反応のＴｉ膜、及び上部配線形成部のＴｉ
膜との反応により、Ｔｉシリサイドの上部配線、及びＴ
ｉシリサイドの接続部を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に配線の形成方法、及び配線層間膜の平坦化に
関する。
関し、特に配線の形成方法、及び配線層間膜の平坦化に
関する。
【０００２】
【従来の技術】従来の半導体集積回路装置の配線及び層
間構造は、図５，６に示す様に、シリコン基板１２上に
絶縁膜１３を形成後、高濃度に不純物（リン）をドープ
した多結晶シリコン膜を成長し、フォトリソグラフィー
技術、多結晶シリコンエッチングの技術を用い、下部配
線（Ｎ+ ドープ多結晶シリコン）１４を形成し、層間膜
として絶縁または高抵抗の多結晶シリコン１５を成長す
る。さらに多結晶シリコンの層間膜上に下部配線（Ｎ+
ドープ多結晶シリコン）１４と同様な方法で上部配線層
（Ｎ+ ドープ多結晶シリコン）１６を形成後、フォトリ
ソグラフィー技術、不純物注入技術を用い下部配線１４
と上部配線１６の接続を行う領域に上部配線１６を通し
てリンを注入する事により接続部（Ｎ+ 不純物注入領
域）１７を形成していた。図６は図５のＢ−Ｂ′の断面
図である。（特開平２−１３５７５７）第２の従来例を
図７，８に示す。シリコン基板１２上に絶縁膜１３を形
成後アルミを成長し、フォトリソグラフィー技術、アル
ミエッチング技術を用いてアルミをパターニングし、下
部配線（アルミ）１８を形成する。下部配線（アルミ）
１８と上部配線（アルミ）の間の層間膜は、平坦化の為
二酸化シリコン膜２２を厚く成長し、ＣＭＰ（Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）技術による加工を行い、更に二酸化シリコン膜２１
を成長した後、フォトリソグラフィー技術、酸化膜エッ
チング技術を用いてビアホールを形成し、タングステン
埋め込みによりビアホールを埋め込み接続部２０を形成
後、下部配線（アルミ）１８と同様に、上部配線（アル
ミ）１９を形成していた。図８は図７のＣ−Ｃ′の断面
図である。
間構造は、図５，６に示す様に、シリコン基板１２上に
絶縁膜１３を形成後、高濃度に不純物（リン）をドープ
した多結晶シリコン膜を成長し、フォトリソグラフィー
技術、多結晶シリコンエッチングの技術を用い、下部配
線（Ｎ+ ドープ多結晶シリコン）１４を形成し、層間膜
として絶縁または高抵抗の多結晶シリコン１５を成長す
る。さらに多結晶シリコンの層間膜上に下部配線（Ｎ+
ドープ多結晶シリコン）１４と同様な方法で上部配線層
（Ｎ+ ドープ多結晶シリコン）１６を形成後、フォトリ
ソグラフィー技術、不純物注入技術を用い下部配線１４
と上部配線１６の接続を行う領域に上部配線１６を通し
てリンを注入する事により接続部（Ｎ+ 不純物注入領
域）１７を形成していた。図６は図５のＢ−Ｂ′の断面
図である。（特開平２−１３５７５７）第２の従来例を
図７，８に示す。シリコン基板１２上に絶縁膜１３を形
成後アルミを成長し、フォトリソグラフィー技術、アル
ミエッチング技術を用いてアルミをパターニングし、下
部配線（アルミ）１８を形成する。下部配線（アルミ）
１８と上部配線（アルミ）の間の層間膜は、平坦化の為
二酸化シリコン膜２２を厚く成長し、ＣＭＰ（Ｃｈｅｍ
ｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ）技術による加工を行い、更に二酸化シリコン膜２１
を成長した後、フォトリソグラフィー技術、酸化膜エッ
チング技術を用いてビアホールを形成し、タングステン
埋め込みによりビアホールを埋め込み接続部２０を形成
後、下部配線（アルミ）１８と同様に、上部配線（アル
ミ）１９を形成していた。図８は図７のＣ−Ｃ′の断面
図である。
【０００３】
【発明が解決しようとする課題】従来例１は層間膜に多
結晶シリコン膜のみを使用している方法である。この方
法は、下層配線と上層配線の形成が、埋込等の特殊な工
程を必要とせずに行えるが、配線領域は平坦化されず、
多層配線時のフォトリソグラフィー工程でのフォーカス
マージンの減少、塗布膜の不均一な形成等の問題が発生
し、更に接続部の抵抗が高いという問題点があった。
結晶シリコン膜のみを使用している方法である。この方
法は、下層配線と上層配線の形成が、埋込等の特殊な工
程を必要とせずに行えるが、配線領域は平坦化されず、
多層配線時のフォトリソグラフィー工程でのフォーカス
マージンの減少、塗布膜の不均一な形成等の問題が発生
し、更に接続部の抵抗が高いという問題点があった。
【０００４】また従来例２では、配線領域を含め平坦化
が可能であるが、層間膜の平坦化、接続部のビアホール
形成・埋め込みに非常に多くの工程を要し、コスト、工
程、製造時間の増加という問題があった。
が可能であるが、層間膜の平坦化、接続部のビアホール
形成・埋め込みに非常に多くの工程を要し、コスト、工
程、製造時間の増加という問題があった。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
装置は、配線の層間膜として多結晶シリコン膜と絶縁
膜、もしくはアモルファスシリコン膜と絶縁膜という構
造を有している。
装置は、配線の層間膜として多結晶シリコン膜と絶縁
膜、もしくはアモルファスシリコン膜と絶縁膜という構
造を有している。
【０００６】また、配線を形成する領域の層間膜におけ
る絶縁膜を除去し、高融点金属の成長及び熱処理によ
り、高融点金属のケイ化物を形成し配線としている。
る絶縁膜を除去し、高融点金属の成長及び熱処理によ
り、高融点金属のケイ化物を形成し配線としている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の半導体集積回路装置の一実施例の斜
視図である。半導体素子を形成するシリコン基板１上
に、二酸化シリコン膜２、不純物濃度が１Ｅ１５ｃｍ-3
以下である多結晶シリコン膜（以下ノンドープ多結晶シ
リコン膜３と記す）が形成され、ノンドープ多結晶シリ
コン膜３上部にＴｉの拡散により形成されたＴｉシリサ
イド配線５を持ち、このＴｉシリサイド配線５は、ノン
ドープ多結晶シリコン膜３上に形成された二酸化シリコ
ン膜４で分離された構造になっている。
る。図１は本発明の半導体集積回路装置の一実施例の斜
視図である。半導体素子を形成するシリコン基板１上
に、二酸化シリコン膜２、不純物濃度が１Ｅ１５ｃｍ-3
以下である多結晶シリコン膜（以下ノンドープ多結晶シ
リコン膜３と記す）が形成され、ノンドープ多結晶シリ
コン膜３上部にＴｉの拡散により形成されたＴｉシリサ
イド配線５を持ち、このＴｉシリサイド配線５は、ノン
ドープ多結晶シリコン膜３上に形成された二酸化シリコ
ン膜４で分離された構造になっている。
【０００８】この半導体装置においては、多結晶シリコ
ン膜３を層間絶縁膜として用い、その上部にシリサイド
による配線を形成しているので、配線の形成に伴う半導
体装置表面の非平坦化を防ぎ、またはきわめて小さく抑
えることができ、さらに、シリサイド配線５を二酸化シ
リコン膜４で分離する構造としているので、この二酸化
シリコン膜４が、シリサイド配線５による表面の非平坦
化を効果的に相殺し、高い精度で平坦な表面を維持する
効果を有している。この構造によれば、従って、非平坦
な表面に起因する上層配線の断線を防ぐことができ、ま
た、シリサイド配線を用いることで、さらに確実に上層
配線の信頼度を向上させることができる。また、この構
造を用いれば、半導体装置の信頼度を向上させるという
効果に加え容易に半導体装置を製造することができると
いう効果が得られる。
ン膜３を層間絶縁膜として用い、その上部にシリサイド
による配線を形成しているので、配線の形成に伴う半導
体装置表面の非平坦化を防ぎ、またはきわめて小さく抑
えることができ、さらに、シリサイド配線５を二酸化シ
リコン膜４で分離する構造としているので、この二酸化
シリコン膜４が、シリサイド配線５による表面の非平坦
化を効果的に相殺し、高い精度で平坦な表面を維持する
効果を有している。この構造によれば、従って、非平坦
な表面に起因する上層配線の断線を防ぐことができ、ま
た、シリサイド配線を用いることで、さらに確実に上層
配線の信頼度を向上させることができる。また、この構
造を用いれば、半導体装置の信頼度を向上させるという
効果に加え容易に半導体装置を製造することができると
いう効果が得られる。
【０００９】図２は、図１に示す基板構造を用いた２層
配線の半導体集積回路装置の製造方法を示す断面図であ
り、図３は、図２のフローによって形成された２層配線
の半導体集積回路装置の断面図である。製造に当たって
は、まず、シリコン基板１上に二酸化シリコン膜２、ノ
ンドープ多結晶シリコン３、Ｔｉシリサイド生成時のマ
スク用の二酸化シリコン膜４約５００オングストローム
を順に形成する（ａ）。次に、フォトリソグラフィー技
術、酸化膜エッチング技術を用い、下層配線を形成する
領域の二酸化シリコン膜４を選択的に除去する（ｂ）。
全面にＴｉ膜を４００オングストローム程度形成し
（ｃ）、７００°３０秒の熱処理する事により、ノンド
ープ多結晶シリコン３とＴｉ膜６が接触している領域の
み反応させて、Ｔｉシリサイドを５００オングストロー
ム程生成し、低抵抗の下層Ｔｉシリサイド配線５を形成
する（ｄ）。次に、フォトリソグラフィー技術、エッチ
ング技術を用い、下層配線と上層配線を接続する領域の
み、未反応のＴｉ膜を選択的に残す（ｅ）。更に、ノン
ドープ多結晶シリコン膜７、二酸化シリコン膜８を成長
し（ｆ）、下層Ｔｉシリサイド配線の形成（ｂ）〜
（ｄ）と同様の方法で二酸化シリコン膜８のパターニン
グ、Ｔｉ膜９を成長し（ｇ）、熱処理によるＴｉシリサ
イドの形成、未反応のＴｉ膜をエッチングし、図３に示
す様に、低抵抗のＴｉシリサイドによる下層Ｔｉシリサ
イド配線５、上層Ｔｉシリサイド配線１０、及びＴｉシ
リサイドの接続部１１を形成する。下層Ｔｉシリサイド
配線５と上層Ｔｉシリサイド配線１０を接続するＴｉシ
リサイドの接続部１１は、図２（ｇ）における未反応の
Ｔｉ膜６とノンドープ多結晶シリコン膜７の反応、及び
その直上Ｔｉ膜９とノンドープ多結晶シリコン膜７との
反応により、両方からＴｉシリサイドが生成されて接続
されたものである。
配線の半導体集積回路装置の製造方法を示す断面図であ
り、図３は、図２のフローによって形成された２層配線
の半導体集積回路装置の断面図である。製造に当たって
は、まず、シリコン基板１上に二酸化シリコン膜２、ノ
ンドープ多結晶シリコン３、Ｔｉシリサイド生成時のマ
スク用の二酸化シリコン膜４約５００オングストローム
を順に形成する（ａ）。次に、フォトリソグラフィー技
術、酸化膜エッチング技術を用い、下層配線を形成する
領域の二酸化シリコン膜４を選択的に除去する（ｂ）。
全面にＴｉ膜を４００オングストローム程度形成し
（ｃ）、７００°３０秒の熱処理する事により、ノンド
ープ多結晶シリコン３とＴｉ膜６が接触している領域の
み反応させて、Ｔｉシリサイドを５００オングストロー
ム程生成し、低抵抗の下層Ｔｉシリサイド配線５を形成
する（ｄ）。次に、フォトリソグラフィー技術、エッチ
ング技術を用い、下層配線と上層配線を接続する領域の
み、未反応のＴｉ膜を選択的に残す（ｅ）。更に、ノン
ドープ多結晶シリコン膜７、二酸化シリコン膜８を成長
し（ｆ）、下層Ｔｉシリサイド配線の形成（ｂ）〜
（ｄ）と同様の方法で二酸化シリコン膜８のパターニン
グ、Ｔｉ膜９を成長し（ｇ）、熱処理によるＴｉシリサ
イドの形成、未反応のＴｉ膜をエッチングし、図３に示
す様に、低抵抗のＴｉシリサイドによる下層Ｔｉシリサ
イド配線５、上層Ｔｉシリサイド配線１０、及びＴｉシ
リサイドの接続部１１を形成する。下層Ｔｉシリサイド
配線５と上層Ｔｉシリサイド配線１０を接続するＴｉシ
リサイドの接続部１１は、図２（ｇ）における未反応の
Ｔｉ膜６とノンドープ多結晶シリコン膜７の反応、及び
その直上Ｔｉ膜９とノンドープ多結晶シリコン膜７との
反応により、両方からＴｉシリサイドが生成されて接続
されたものである。
【００１０】図４に図３のＡ−Ａ′における断面図を示
す。下層Ｔｉシリサイド配線で未反応のＴｉ膜が残され
た領域のみＴｉシリサイドの接続部が形成され、電気的
に接続されている。
す。下層Ｔｉシリサイド配線で未反応のＴｉ膜が残され
た領域のみＴｉシリサイドの接続部が形成され、電気的
に接続されている。
【００１１】本実施例においてノンドープ多結晶シリコ
ン膜としたが、アモルファスシリコン膜、低濃度にドー
プした多結晶シリコン膜でも同様であり、膜形成時、ま
たは、形成後に酸素を２〜４Ｅ２２個／ｃｍ3 導入する
と、さらに絶縁性が高まる。また、シリサイドの配線を
形成する際の高融点金属は、Ｔｉに代わって、Ｍｏ，
Ｗ，Ｐｔでも良い。
ン膜としたが、アモルファスシリコン膜、低濃度にドー
プした多結晶シリコン膜でも同様であり、膜形成時、ま
たは、形成後に酸素を２〜４Ｅ２２個／ｃｍ3 導入する
と、さらに絶縁性が高まる。また、シリサイドの配線を
形成する際の高融点金属は、Ｔｉに代わって、Ｍｏ，
Ｗ，Ｐｔでも良い。
【００１２】
【発明の効果】以上説明したように、本発明は層間を多
結晶シリコン膜またはアモルファスシリコン膜と、絶縁
膜の構造とし、配線層をその絶縁膜によって分離される
シリサイド層として形成しているので、配線層に起因す
る半導体装置表面の非平坦化を防止し、またはごくわず
かに抑えることができ、従って、多層配線時にもフォト
リソグラフィー工程でのフォーカスマージンを大きくと
ることができ、また塗布膜の不均一な形成を生じること
もなく、非平坦な表面による配線の断線等が生じる恐れ
がない。
結晶シリコン膜またはアモルファスシリコン膜と、絶縁
膜の構造とし、配線層をその絶縁膜によって分離される
シリサイド層として形成しているので、配線層に起因す
る半導体装置表面の非平坦化を防止し、またはごくわず
かに抑えることができ、従って、多層配線時にもフォト
リソグラフィー工程でのフォーカスマージンを大きくと
ることができ、また塗布膜の不均一な形成を生じること
もなく、非平坦な表面による配線の断線等が生じる恐れ
がない。
【００１３】また、シリサイドによる配線の形成を行う
ので工程の複雑化をまねくことがなく、効率的に、信頼
度の高い装置を製造することができる。
ので工程の複雑化をまねくことがなく、効率的に、信頼
度の高い装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の斜視図
【図２】本発明の第２の実施例である半導体集積回路の
製造フローを示す断面図
製造フローを示す断面図
【図３】本発明の第２の実施例である半導体集積回路装
置の断面図
置の断面図
【図４】図３のＡ−Ａ′断面図
【図５】従来例１の断面図
【図６】図５のＢ−Ｂ′断面図
【図７】従来例２の断面図
【図８】図７のＣ−Ｃ′断面図
１，１２ シリコン基板 ２，４，８，２１，２２ 二酸化シリコン膜 ３，７ ノンドープ多結晶シリコン膜 ５ 下層Ｔｉシリサイド配線（Ｔｉシリサイド配線） ６，９ Ｔｉ膜 １０ 上層Ｔｉシリサイド配線 １１ Ｔｉシリサイド接続部 １３ 絶縁膜 １４ 下部配線（Ｎ＋ドープ多結晶シリコン） １５ 多結晶シリコン １６ 上部配線（Ｎ＋ドープ多結晶シリコン） １７ 接続部（Ｎ＋不純物注入領域） １８ 下部配線（アルミ） １９ 上部配線（アルミ） ２０ タングステン埋込スルーホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/40 Ａ 8826−4Ｍ
Claims (14)
- 【請求項１】 半導体集積回路装置の導電材料からなる
下部配線層と上部配線層の層間、及び、前記下部配線層
の下の層、及び前記上部配線層の上の層のいずれかまた
は全てにおいて、絶縁膜と多結晶シリコン膜からなる層
を有する事を特徴とする半導体集積回路装置。 - 【請求項２】 半導体集積回路装置の導電材料からなる
下部配線層と上部配線層の層間、及び、前記下部配線層
の下の層、及び、前記上部配線層の上の層のいずれかま
たは全てにおいて、アモルファスシリコン膜からなる層
を有する事を特徴とする半導体集積回路装置。 - 【請求項３】 半導体集積回路装置の導電材料からなる
下部配線層と上部配線層の層間、及び、前記下部配線層
の下の層、及び、前記上部配線層の上の層のいずれかま
たは全てにおいて、絶縁膜とアモルファスシリコン膜か
らなる層を有する事を特徴とする半導体集積回路装置。 - 【請求項４】 請求項１，３における絶縁膜が、シリコ
ン酸化膜またはシリコン窒化膜を含む事を特徴とする半
導体集積回路装置。 - 【請求項５】 請求項１，２，３，４において、多結晶
シリコン膜もしくはアモルファスシリコン膜の表面の一
部に、高融点金属のケイ化物が形成され、前記高融点金
属のケイ化物が、絶縁膜により島状に分離された構造を
含む事を特徴とする半導体集積回路装置。 - 【請求項６】 半導体集積回路装置の製造方法におい
て、半導体基板上に多結晶シリコン膜を形成する工程も
しくは前記半導体基板上に下層絶縁膜を形成後前記多結
晶シリコン膜を形成する工程と、前記多結晶シリコン膜
上に上層絶縁膜を形成する工程と、前記上層絶縁膜を下
部配線層を形成する領域のみ選択的に除去する工程と、
前記上層絶縁膜上及び前記多結晶シリコン膜が露出した
前記下部配線層を形成する領域上全体に高融点金属を形
成する工程と、熱処理により前記下部配線層を形成する
領域のみ前記高融点金属のケイ化物を形成する工程と、
未反応の前記高融点金属を選択的に除去し、前記下部配
線層を形成する工程を含む事を特徴とする半導体集積回
路装置。 - 【請求項７】 請求項６における下部配線層を形成する
領域のみ前記高融点金属のケイ化物を形成する工程にお
いて、前記高融点金属のケイ化物上に未反応の前記高融
点金属を残存させ、前記未反応の前記高融点金属を選択
的に除去し、前記下部配線層と上部配線層を電気的に接
続する領域のみ前記未反応の前記高融点金属を残存させ
る工程と、全面に上層の多結晶シリコンを成長させた後
全面に上層の絶縁膜を形成する工程と、前記上層の絶縁
膜の前記上部配線層を形成する領域を選択的に除去する
工程と、全面に前記高融点金属もしくは第２の高融点金
属を形成する工程と、熱処理により前記多結晶シリコン
膜の前記上部配線層を形成する領域と、前記下部配線と
前記上部配線を電気的に接続する領域に前記高融点金属
もしくは前記第２の高融点金属のケイ化物を形成する工
程と、前記上層の多結晶シリコン膜上の未反応の前記高
融点金属もしくは、前記第２の高融点金属を選択的に除
去する工程を含む事を特徴とする半導体集積回路装置の
製造方法。 - 【請求項８】 請求項６，７の多結晶シリコン膜、及び
上層の多結晶シリコン膜のいづれかもしくは全てがアモ
ルファスシリコン膜である事を特徴とする半導体集積回
路装置の製造方法。 - 【請求項９】 請求項５，６，７，８の高融点金属がＴ
ｉ，Ｍｏ，Ｐｔである事を特徴とする半導体集積回路装
置の製造方法。 - 【請求項１０】 請求項１，２，３，４，５，６，７，
８，９の多結晶シリコンもしくはアモルファスシリコン
膜の不純物濃度が１Ｅ１５ｃｍ-3以下である事を特徴と
する半導体集積回路装置の製造方法。 - 【請求項１１】 請求項１，２，３，４，５，６，７，
８，９の多結晶シリコンもしくはアモルファスシリコン
膜に、１Ｅ２１〜５Ｅ２２個／ｃｍ3 の酸素を不純物と
して含む事を特徴とする半導体集積回路装置の製造方
法。 - 【請求項１２】 請求項１１の酸素を、多結晶シリコン
もしくはアモルファスシリコン膜形成時に導入、また
は、形成後にイオン注入して導入する事を特徴とする半
導体集積回路装置の製造方法。 - 【請求項１３】 それぞれ多結晶シリコンより成る第１
及び第２の層間絶縁層にはさまれた第１の配線層を有
し、前記第１の配線層はシリサイドより成る複数の配線
と前記複数の配線を相互に分離する絶縁膜とを含むこと
を特徴とする半導体集積回路装置。 - 【請求項１４】 前記第１の層間絶縁層の上部にさらに
第２の配線層を有し、前記第２の配線層はシリサイドよ
り成る少くとも一つの配線を有し、前記少くとも一つの
配線は前記第１の層間絶縁層を貫通するシリサイド領域
によって前記複数の配線のうちの一つに電気的に接続さ
れていることを特徴とする請求項１３記載の半導体集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336929A JP2790028B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体集積回路装置及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336929A JP2790028B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体集積回路装置及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201987A true JPH07201987A (ja) | 1995-08-04 |
| JP2790028B2 JP2790028B2 (ja) | 1998-08-27 |
Family
ID=18303938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5336929A Expired - Lifetime JP2790028B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体集積回路装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2790028B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016174016A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0482220A (ja) * | 1990-07-25 | 1992-03-16 | Sony Corp | 半導体装置の製造方法 |
-
1993
- 1993-12-28 JP JP5336929A patent/JP2790028B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0482220A (ja) * | 1990-07-25 | 1992-03-16 | Sony Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016174016A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2790028B2 (ja) | 1998-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JP3271272B2 (ja) | 半導体装置の製造方法 | |
| US20040026762A1 (en) | Semiconductor device | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3321864B2 (ja) | 半導体装置とその製法 | |
| JP3171323B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10209299A (ja) | 半導体装置およびその製造方法 | |
| JP2790028B2 (ja) | 半導体集積回路装置及び製造方法 | |
| US7026206B2 (en) | Method of making resistive element having a stable contact resistance | |
| JPS60111421A (ja) | 半導体装置の製造方法 | |
| JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
| US6835615B2 (en) | Method of manufacturing buried gate MOS semiconductor device having PIP capacitor | |
| JPH09186295A (ja) | 半導体装置及びその製造方法 | |
| US6313535B1 (en) | Wiring layer of a semiconductor integrated circuit | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| JPH0586653B2 (ja) | ||
| JP2576358B2 (ja) | 半導体装置およびその製造方法 | |
| JP3021711B2 (ja) | 半導体集積回路の製造方法 | |
| JP2003060044A (ja) | 半導体抵抗素子及びその製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH0564469B2 (ja) | ||
| JPH0235773A (ja) | 半導体装置 | |
| JPH0774126A (ja) | 半導体装置製造方法 | |
| JPH03183126A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980512 |