JPH07201991A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 深さが大きいコンタクトホールにおいても良
好な導電層のカバレッジを得ることができる半導体装置
およびその製造方法を提供する。 【構成】 半導体装置５は、第１の酸化膜３４上に形成
される絶縁層に特徴がある。つまり、後述のように第１
の酸化膜３４上に２層の絶縁層を設け、さらにこれらの
絶縁層の間にウェットエッチングの進行を止めるエッチ
ングストッパ層を設ける。このエッチングストッパ層よ
り上の絶縁層にコンタクトホールのテーパー状の部分を
形成し、さらにエッチングストッパ層よりも下の絶縁層
に直穴の部分を形成することにより、任意の深さに存在
する導電層に対してテーパー状の上部と直穴上の下部と
を有するコンタクトホールを形成することを可能として
いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばダイナミックＲ
ＡＭ等の半導体装置において、半導体基板内部の導電層
と他の導電層との導通の信頼性を向上させた半導体装置
およびその製造方法に関する。

【０００２】

【従来の技術】図１７を参照して従来の技術を説明す
る。図１７は、従来の半導体装置８のコンタクトホール
８４の断面図であって、（Ａ）は第２の導電層（２Ａ
ｌ）８８が形成される前の半導体装置８の断面を示し、
（Ｂ）は第２の導電層８８が形成された後の半導体装置
８の断面を示す。図１７（Ａ），（Ｂ）に示すように、
半導体装置８の第１の導電層（１Ａｌ）８６の上には、
絶縁層として酸化層（ＳｉＯ₂ ）８０，８２が設けられ
ている。図１７（Ｂ）に示すように、さらに酸化層８
０，８２の上、および、コンタクトホール８４の内部に
は、例えばアルミニウム（Ａｌ）等が蒸着されて第２の
導電層８８が形成され、図１７（Ｂ）の面ａで第１の導
電層８６と第２の導電層８８とが接続される。コンタク
トホールによる半導体装置の導電層間の接続は、例えば
ダイナミックＲＡＭ等における多層配線において重要な
技術である。上述の他、半導体装置の導電層の間をコン
タクトホールにより接続する方法については、例えば
「特開昭６２−１４５７７３号公報」に開示されたもの
が知られている。この方法は、コンタクトホールの上部
を上方に開くテーパー状に形成し、コンタクトホール内
部への第２の導電層の付き（カバレッジ）を向上させた
ものである。

【０００３】

【発明が解決しようとする課題】ところが、図１７に示
した断面の形状が一定なコンタクトホール８４に第２の
導電層８８の蒸着を行った場合、図１７（Ｂ）に示すよ
うにコンタクトホール８４内部における第１の導電層８
６の付きが悪く（カバレッジが悪く）、中心部分にボイ
ドと呼ばれる空間が生じてしまう。従って第１の導電層
８６と第２の導電層８８の接続の信頼性が低下してしま
うという問題がある。第２の導電層８８のカバレッジ
は、コンタクトホール８４の開口部の直径ｗに対するコ
ンタクトホール８４の深さｄの比の値（アスペクト比；
ｄ／ｗ）が大きい場合に特に悪くなる。具体的には、第
１の導電層８６と第２の導電層８８の両方が金属であっ
て、これらが接続されるビアコン（Ｖｉａｃｏｎ）の場
合に、第２の導電層８８として低温アルミニウムを用い
ると、アスペクト比０．５以上でボイドが生じてしま
う。

【０００４】一方最近、半導体装置の表面の配線を容易
にするために、半導体装置の表面を平坦にする平坦化と
いうプロセスが盛んに用いられるようになってきてい
る。ところで平坦化は、半導体装置の最上層の表面を平
坦化することを意味する。ここで例えば、ダイナミック
ＲＡＭのセルの部分とその周辺部分といった表面と内部
層の深さが異なる半導体装置の各部分にコンタクトホー
ルを同時に形成した場合には、これらの部分ごとにコン
タクトホールの深さが異なってしまうことになる。従っ
て、コンタクトホールのアスペクト比は、コンタクトホ
ールの深い周辺部分で大きくなり、この部分のコンタク
トホールを用いた接続の信頼性が低くなってしまうとい
う問題がある。一方、アスペクト比を小さくするために
はコンタクトホールの直径を大きくすればよいが、コン
タクトホールの直径を下層の導電層の幅を超えるほどに
大きくすることはできない。

【０００５】また、「特開昭６２−１４５７７３号公
報」に開示されているように、コンタクトホールの上部
をテーパー状にした場合、上述のコンタクトホール内部
のカバレッジの問題を解決することができる。しかし、
等方性エッチングによりコンタクトホールのテーパー状
の部分を形成する際のテーパー状の部分の深さの制御が
難しい。すなわち、コンタクトホールのテーパー状の部
分の深さを深く形成しすぎて等方性エッチングに使用さ
れる薬品が第１の導電層の侵して表面の品位を低下させ
てしまい、第１および第２の導電層の接続の信頼性を却
って低くしてしまうことがあるという問題がある。ま
た、テーパー状の部分と他の導電層の間隔が短くなるの
で第２の導電層８８と該他の導電層との絶縁性が低下し
てしまうという問題がある。従って、単純にこの方法を
用いた場合には半導体装置の歩留りの低下を招きかねな
いという問題がある。

【０００６】本発明の半導体装置およびその製造方法は
上述した従来技術の問題点に鑑みてなされたものであ
り、深さ（アスペクト比）が大きいコンタクトホールに
おいても良好な導電層のカバレッジを得ることができる
半導体装置およびその製造方法を提供することを目的と
する。また、コンタクトホールを用いた導電層間の接続
の信頼性を向上させることができる半導体装置およびそ
の製造方法を提供することを目的とする。さらに、コン
タクトホールのカバレッジを良好にするためにコンタク
トホールの上部にテーパー状の部分を設けた場合におい
ても、コンタクトホール形成の際のテーパー状の部分の
深さの制御を確実に行うことができ、信頼性の高い半導
体装置を製造することができ、かつ、歩留りのよい半導
体装置の製造方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、第１および第２の絶縁層、お
よび、これらの絶縁層に形成されたコンタクトホールを
通じて接続される第１および第２の導電層を有する半導
体装置であって、前記第１の絶縁層は、第１の導電層の
上に設けられ、前記第２の絶縁層は、前記第１の絶縁層
の上方に設けられ、前記第２の導電層は、少なくとも前
記コンタクトホール内に前記第１の導電層に接して設け
られ、前記コンタクトホールは、少なくとも前記第１の
絶縁層、および、前記第２の絶縁層を貫通して形成さ
れ、該第２の絶縁層における当該コンタクトホールの形
状は上方に開いたテーパー状となっていることを特徴と
する。

【０００８】また本発明の半導体装置は、上記コンタク
トホールの等方性エッチングによる形成の際にテーパー
状の部分の深さを制限するために、前記第１の絶縁層、
および、前記第２の絶縁層の間であって、前記コンタク
トホールが形成される位置に少なくとも設けられ、前記
コンタクトホールを形成する際の等方性エッチングの進
行を遅らせるエッチングストッパ層をさらに有すること
を特徴とする。また本発明の半導体装置は、コンタクト
ホールのテーパー状の部分の深さを制限するためにエッ
チングストッパ層を設けることに代えて、前記第１の絶
縁層、および、前記第２の絶縁層の等方性エッチングの
進行の度合いを異ならせている。

【０００９】本発明の半導体装置の製造方法は、第１の
導電層上に第１の絶縁層を形成し、前記第１の絶縁層の
上方に第２の絶縁層を形成し、等方性エッチングによ
り、前記第２の絶縁層に上方に開いたテーパー上のコン
タクトホールの第１の部分を形成し、異方性エッチング
により、前記コンタクトホールの第１の部分の底部に、
前記第１の導電層に達する前記コンタクトホールの第２
の部分を形成する。また本発明の半導体装置の製造方法
においては、コンタクトホールの前記第１の部分の深さ
を制限する方法として、前記第１の絶縁層、および、前
記第２の絶縁層の間であって、少なくとも前記コンタク
トホールが形成される場所に前記等方性エッチングの進
行を遅らせるエッチングストッパ層をさらに形成するこ
とを特徴とする。

【００１０】また、前記コンタクトホールの第１の部分
の深さの制限のための別の方法として、前記第１の絶縁
層を所定の被膜形成法により、前記等方性エッチングが
所定の度合いで進行するように形成し、前記第２の絶縁
層を、前記第１の絶縁層と異なる被膜形成法により、前
記等方性エッチングが該第１の絶縁層より速く進行する
ように形成することを特徴とする。また本発明の半導体
製造方法は、第１の導電層と第２の導電層とを導通させ
るために、少なくとも前記コンタクトホール内に第２の
導電層を形成し、前記第１の導電層と該第２の導電層と
を電気的に導通させることを特徴とする。

【００１１】

【作用】コンタクトホール上部のテーパー状の部分は、
コンタクトホール下部への第２の導電層のカバレッジを
改善するとともにボイドの発生を防止する。コンタクト
ホールの直穴部分は、第１の導電層と同じ深さにある接
続に関与しない内部層とコンタクトホール（第２の導電
層）との距離を保ち、耐圧を保つ。本発明の半導体装置
に係る絶縁層は、第１の導電層の上方に設けられた第１
の絶縁層および第２の絶縁層の２層に分かれており、第
２の絶縁層にはコンタクトホール上部ののテーパー状の
部分が、第１の絶縁層にはコンタクトホール下部の断面
形状が深さ方向に実質的に均一な部分（直穴部分）が形
成される。

【００１２】第１の絶縁層と第２の絶縁層との間に挟ま
れたエッチングストッパ層は、コンタクトホールの上部
に形成されるテーパー状の部分の深さを制限する。つま
りエッチングストッパ層は、第２の絶縁層のみが等方性
エッチングされ、エッチングストッパ層を越えて下方の
第１の絶縁層までが等方性エッチングされないように第
１の絶縁層を保護する。このようにして形成されたテー
パー状の部分の底部に異方性エッチングにより第１の導
電層に達する直穴部分が形成される。第２の導電層は、
第２の絶縁層の上、および、コンタクトホールの中に第
１の導電層に接して形成され、第１の導電層と接続され
る。

【００１３】また、エッチングストッパ層を用いる代わ
りに、第１の絶縁層を所定の被膜形成法により等方性エ
ッチングの進行が遅くなるように、第２の絶縁層を第１
の絶縁層と異なった被膜形成法により、等方性エッチン
グが早く進行するように形成して、主に第２の絶縁層に
のみコンタクトホールのテーパー状の部分が形成される
ようにする。

【００１４】また本発明の半導体の製造方法に係る第１
の導電層の上への第１の絶縁層の形成、第１の絶縁層の
上の所定の範囲へのエッチングストッパ層の形成、およ
び、エッチングストッパ層の上、および、第１の絶縁層
の上への第２の絶縁層の形成により、上述の形状を有す
るコンタクトホールの形成を可能とする。また、等方性
エッチングにより第２の絶縁層に塗付されるレジスト膜
の開口部の下にコンタクトホールのテーパー状の部分を
形成する。さらに、レジスト膜の開口部からドライエッ
チングにより、コンタクトホールの直穴部分を形成す
る。このコンタクトホールの内部、および、第２の絶縁
層上に第２の導電層を設けて第１と第２の導電層を接続
する。

【００１５】

【実施例１】以下、図１〜図６を参照して本発明の第１
の実施例を説明する。図１は、本発明のコンタクトホー
ル１の断面図であって、（Ａ）はアルミニウム（２Ａ
ｌ）１４を埋め込む前のコンタクトホール１の断面を示
し、（Ｂ）はアルミニウム１４を埋め込んだ後のコンタ
クトホール１の断面を示す。図２は、第１の実施例にお
ける本発明の半導体装置３の第１の製造工程を示す図で
ある。図３は、図２に示した半導体装置３の第２の製造
工程を示す図である。図４は、図２に示した半導体装置
３の第３の製造工程を示す図である。図５は、図２に示
した半導体装置３の第４の製造工程を示す図である。図
６は、図２に示した半導体装置３の表面を説明する図で
ある。

【００１６】以下、図１を参照して半導体装置３に形成
されるコンタクトホール１の形状を説明する。図１
（Ａ），（Ｂ）に示すように、コンタクトホール１は半
導体の２つの導電層を接続するために酸化膜（Ｓｉ
Ｏ₂ ）１２ａ，１２ｂに形成されるものであって、コン
タクトホール１の上部は上方に開いたテーパー状に形成
されており、下部は断面の形状が深さ方向に実質的に均
一（直穴）になっている。コンタクトホール１の上部
は、コンタクトホール１の下部の直穴の部分のアスペク
ト比を小さくし、コンタクトホール１の下部の直穴の部
分への第２のアルミニウム層１４のカバレッジを改善す
る。また、コンタクトホール１の下部の直穴の部分の開
口部を上部の開口部に比べて小さくすることにより、第
１のアルミニウム層１０の幅が狭い場合においても第１
のアルミニウム層１０と第２のアルミニウム層１４とを
確実に接触させることができる。

【００１７】上述した本発明のコンタクトホール１に第
２のアルミニウム層１４を蒸着した場合、図１（Ｂ）に
示すように、コンタクトホール１に第２のアルミニウム
層１４を蒸着した場合にも、従来の技術として図１７に
示した半導体装置８のコンタクトホール内の導電層にボ
イドが発生しない。従って、本発明のコンタクトホール
１を用いた場合、深いコンタクトホールに対しても信頼
性の高い半導体装置の内部導電層間の接続を行うことが
できる。

【００１８】以下、図２〜図６を参照してコンタクトホ
ール１を有する本発明の半導体装置３の構成および製造
工程を説明する。図２〜図５は、第１〜第４の製造工程
における半導体装置５の断面を示している。まず、図２
を参照して半導体装置３の構成を説明する。半導体装置
３は、例えば平坦化処理によりその表面が平坦化された
ダイナミックＲＡＭであり、セル領域と周辺領域とに分
かれている。フィールド酸化膜（ＬＯＣＯＳ）３６ａ，
３６ｂは、局所酸化法（ＬＯＣＯＳ）によってシリコン
基板（Ｓｉ）３８上に形成された酸化膜であって、半導
体装置３の素子間を分離する。

【００１９】セル領域は、酸化膜３４に埋め込まれたポ
リシリコン層（ＰｏｌｙＳｉ）３４０，３４２，３４
４、第１の酸化膜３４上に形成された導電層（１Ａｌ）
３２０、および、第１の酸化膜３４と導電層３２０との
上に平坦化処理により形成された第２の酸化膜３２とを
有しており、後述の製造工程によりコンタクトホール４
０ａが形成され、さらにビット線として動作する第２の
導電層（２Ａｌ）４４が形成されて、コンタクトホール
４０ａを通じて導電層３２０と第２の導電層４４とが接
続される。導電層３２０は、例えばアルミニウムが第１
の酸化膜３４上に蒸着されて形成され、後述するコンタ
クトホール４０ａにより第２の導電層４４と接続され
る。なお、導電層３２０は、図２に示すように、半導体
装置３の表面から深さ０．６μｍに位置する。ポリシリ
コン層３４４は、第１の酸化膜３４にポリシリコンが埋
め込まれて形成され、ダイナミックＲＡＭにおけるワー
ド線として動作する。ポリシリコン層３４０，３４２
は、第１の酸化膜３４にポリシリコン、または、ポリサ
イドが埋め込まれて形成され、ダイナミックＲＡＭにお
けるスタックトキャパシタとして動作する。

【００２０】周辺領域は、第１の酸化膜３４上に形成さ
れ、第２の酸化膜３２に埋め込まれた導電層（１Ａｌ）
３２２を有している。周辺領域にも供述の製造工程によ
りコンタクトホール４０ｂが形成され、さらに後述する
第２の導電層４４が形成されて、導電層３２２と第２の
導電層４４とが接続される。なお、導電層３２２は、図
２に示すように、半導体装置３の表面から深さ０．９μ
ｍに位置する。セル領域、および、周辺領域は、共通の
構成要素として第１の酸化膜３４と第２の酸化膜３２と
を有する。第１の酸化膜３４は、例えばＣＶＤ法により
２酸化シリコンが被着されて形成され、ポリシリコン層
３４０〜３４４、および、導電層３２０，３２２間を絶
縁するとともに、ポリシリコン層３４０，３４２の間で
スタックトキャパシタの誘電体として機能する。第２の
酸化膜３２は、例えばＣＶＤ法により２酸化シリコンが
被着されて形成され、導電層３２０，３２２を絶縁する
とともに、製造工程において第１の酸化膜３４に生じた
凹凸を平坦化する。

【００２１】以下、図２〜図５を参照して、半導体装置
３にコンタクトホールを形成するための製造工程を説明
する。図２に示すように、半導体装置３の表面であって
導電層３２０，３２２上に０．６μｍの開口部を有する
レジスト膜３０ａ〜３０ｃが形成される。次に、図３に
示すように、ウェットエッチングによりレジスト膜３０
ａ〜３０ｂの開口部の下の第２の酸化膜３２が等方性エ
ッチングされて、上方に開いており、約０．６μｍの深
さを有するテーパー状のコンタクトホール４０ａ、４０
ｂの上部が形成される。

【００２２】次に、図４に示すように、ドライエッチン
グによりレジスト膜３０ａ〜３０ｃの開口部から半導体
装置３の下方向に第２の酸化膜３２が異方性エッチング
されて、コンタクトホール４０ｂの下部の直穴の部分が
形成される。コンタクトホール４０ｂの下部の断面の形
状は、コンタクトホール４０ｂの上部の底から導電層３
２２に至るまで直穴になる。なお、コンタクトホール４
０ａは、図２に示した工程でコンタクトホール４０ａが
導電層３２０に達してしまうので、異方性エッチングに
よりコンタクトホール４０ａの下部の直穴の部分が形成
されることはない。コンタクトホール４０ｂの下部の直
穴の部分が形成された後、レジスト膜３０ａ〜３０ｃが
取り除かれる。

【００２３】次に、図５に示すように、例えばアルミニ
ウム等が半導体装置３に表面に形成されて第２の導電層
４４が形成され、導電層３２０，３２２と第２の導電層
４４とが接続される。以上のようにコンタクトホール４
０ａ，４０ｂが形成された半導体装置３の表面は、図６
に示すようになる。ここで、図６に示すコンタクトホー
ル４０ｃは、コンタクトホール４０ｂと同じ断面を有す
るコンタクトホールであり、第３の導電層４６は、第２
の導電層４４と同じ導電層である。図６に示すように、
半導体装置３の表面には、コンタクトホール４０ａ、お
よび、コンタクトホール４０ｃの上部が開口する。コン
タクトホール４０ａの底部では導電層３２０とコンタク
トホール４０ａ上に形成された第２の導電層４４とが接
続される。また、コンタクトホール４０ｃ上に形成され
た第３の導電層４６は、コンタクトホール４０ｃの下部
の直穴の部分で導電層３２２と接続される。

【００２４】以上のように半導体装置３を製造すること
により、導電層間を確実に接続することができ、半導体
装置３の信頼性を上げることができる。また、平坦化処
理により半導体装置３のセル領域の表面と周辺領域の表
面とを平坦化した結果、導電層３２０，３２２の半導体
装置３の表面からの深さに差ができてしまった場合に
も、これらの領域に同時にコンタクトホールを形成して
確実に導電層間を接続することができる。

【００２５】半導体装置３およびその製造方法は、上述
のように優れた特徴を有する。一方、半導体装置３およ
びその製造方法は、コンタクトホール４０ａの形成時に
導電層３２２がウェットエッチングされる結果、ウェッ
トエッチングに用いられる薬品により導電層３２０の表
面がダメージを受けてしまうという問題がある。つま
り、深さが異なる複数の導電層に対して上述の製造方法
によりコンタクトホールを形成する場合、深い導電層に
対して充分小さいアスペクト比を得ようとすると、浅い
導電層の表面にダメージを与えてしまう。導電層３２０
の表面がダメージを受けた場合、従来の技術と同様に、
第２の導電層４４と導電層３２０との密着性が悪化し、
これらのオーミック接続の信頼性が低下してしまうとい
う問題がある。以下に述べる第２および第３の実施例
は、コンタクトホール上部のテーパー状の部分の深さを
容易に制御できるようにし、任意の部分に図１に示した
コンタクトホール１と同様な形状のコンタクトホールを
形成するものである。

【００２６】

【実施例２】以下、図７〜図１４を参照して第２の実施
例における本発明の半導体装置５の構成および製造方法
を説明する。半導体装置５は、第１の実施例に示した半
導体装置３と同様な構成を有する、例えばダイナミック
ＲＡＭであり、図１に示したような断面の形状を有する
コンタクトホールが形成されている。図７は、第１の実
施例における本発明の半導体装置５の第１の製造工程を
示す図である。図８は、図７に示した半導体装置５の第
２の製造工程を示す図である。図９は、図７に示した半
導体装置５の第３の製造工程を示す図である。図１０
は、図７に示した半導体装置５の第４の製造工程を示す
図である。図１１は、図７に示した半導体装置５の第５
の製造工程を示す図である。図１２は、図７に示した半
導体装置５の第６の製造工程を示す図である。図１３
は、図７に示した半導体装置５の第７の製造工程を示す
図である。図１４は、図７に示した半導体装置５の第８
の製造工程を示す図である。なお、図７〜図１４におい
て、以下に説明しない半導体装置５の各構成要素は、第
１の実施例に示した半導体装置３の同一符号を付した各
構成要素に同じである。

【００２７】第１の実施例に示した半導体装置３と異な
り、第２の実施例における本発明の半導体装置５は、第
１の酸化膜３４上に形成される絶縁層に特徴がある。つ
まり、後述のように第１の酸化膜３４上に２層の絶縁層
を設け、さらにこれらの絶縁層の間にウェットエッチン
グの進行を止め、または、遅らせるエッチングストッパ
層を設ける。このエッチングストッパ層より上の絶縁層
にコンタクトホールのテーパー状の部分を形成し、さら
にエッチングストッパ層よりも下の絶縁層にコンタクト
ホールの下部の直穴の部分を形成することにより、任意
の深さに存在する導電層に対しても、図１に示した形状
のコンタクトホールを形成することを可能としている。

【００２８】まず、図７に示す第１の製造工程におい
て、半導体装置５の第１の酸化膜３４の上に導電層３２
０，３２２を、例えばアルミニウムを蒸着することによ
り形成する。次に、図８に示す第２の製造工程におい
て、テトラエチルオキシシラン(Tetraethyloxysilane(S
i(OCH₂H₅)₄；ＴＥＯＳ))を用いたプラズマＣＶＤ法（Ｐ
−ＴＥＯＳ）により第１の酸化膜３４および導電層３２
０，３２２に２酸化シリコンを被着して、必要最低限の
耐圧を確保する膜厚の第１の絶縁層（Ｐ−ＴＥＯＳ）３
２６を形成する。図８に示すように、Ｐ−ＴＥＯＳによ
る２酸化シリコンの被着によってできる表面の形状は、
２酸化シリコンを被着する面に忠実な形状となる。次
に、図９に示す第３の製造工程において、導電層３２０
の上方の第１の絶縁層３２６の表面に窒化シリコン（Ｓ
ｉＮ）層を被着して、エッチングストッパ層３２８ａを
形成する。エッチングストッパ層３２８ａは、後述する
ようにウェットエッチングの進行を止めて、ウェットエ
ッチングにより第１の絶縁層３２６が等方性エッチング
されないように保護する役割を果たす。

【００２９】次に、図１０に示す第４の製造工程におい
て、例えば基板温度４００°Ｃ〜５００°ＣでＴＥＯＳ
をオゾンにより酸化して２酸化シリコンを被着する方法
（Ｏ₃ −ＴＥＯＳ）により２酸化シリコンをエッチング
ストッパ層３２８ａおよび第１の絶縁層３２６の表面に
被着して、下部絶縁層（Ｏ₃ −ＴＥＯＳ）３３０を形成
する。なお、Ｏ₃ −ＴＥＯＳによる２酸化シリコンの被
着はエッチングストッパ層３２８ａおよび第１の絶縁層
３２６の表面の段差を埋めて行われる。従って、下部絶
縁層３３０を形成する工程は、半導体装置５の表面を平
坦化する平坦化処理の役割も果たしている。さらに、下
部絶縁層３３０の上にＰ−ＴＥＯＳにより２酸化シリコ
ンが被着されて上部絶縁層（Ｐ−ＴＥＯＳ）３３２が形
成される。後述のように、下部絶縁層３３０、および、
上部絶縁層３３２には、図１に示した形状のコンタクト
ホールの上部のテーパー状の部分が形成される。以上述
べた第１〜第４の製造工程において、本発明に係る第１
の絶縁層、第２の絶縁層、第１の導電層、および、エッ
チングストッパ層が半導体装置５上に用意される。な
お、下部絶縁層３３０および上部絶縁層３３２が本発明
に係る第２の絶縁層に相当し、導電層３２０，３２２が
本発明に係る第１の導電層に対応する。

【００３０】これらの各層が用意された半導体装置５
に、第５〜第８の製造工程によりコンタクトホール４２
ａ，４２ｂが形成される。図１１に示す第５の製造工程
において、半導体装置５の表面の導電層３２０，３２２
の上方に、例えば０．６μｍの幅の開口部を有するレジ
スト膜３０ａ〜３０ｃを樹脂により形成する。次に、図
１２に示す第６の製造工程において、ウェットエッチン
グによりレジスト膜３０ａ〜３０ｃの下の上部絶縁層３
３２および下部絶縁層３３０を等方性エッチングし、コ
ンタクトホール４２ａ，４２ｂの上部のテーパー状の部
分を形成する。ただし、図１２のコンタクトホール４２
ａの上部に示すように、コンタクトホール４２ａの等方
性エッチングがエッチングストッパ層３２８ａに達する
と、下方向への等方性エッチングの進行が止められる。
つまり、コンタクトホール４２ａの上方にエッチングス
トッパ層３２８ａを設けることにより、等方性エッチン
グが導電層３２０まで進行することを防止している。

【００３１】次に、図１３に示す第７の製造工程におい
て、レジスト膜３０ａ〜３０ｃの開口部からＲＩＥ（Ｒ
ｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法等のドラ
イエッチングにより異方性エッチングして、エッチング
ストッパ層３２８ａ、および、下部絶縁層３３０に、コ
ンタクトホール４２ａ，４２ｂの上部の底面から導電層
３２０，３２２に達するコンタクトホール４２ａ，４２
ｂの下部の直穴の部分を形成する。最後に、図１４に示
す第８の製造工程において、レジスト膜３０ａ〜３０ｃ
を取り去り、さらに上部絶縁層３３２の表面、および、
コンタクトホール４２ａ，４２ｂにアルミニウムを蒸着
して第２の導電層４４を形成し、第２の導電層４４と導
電層３２０、および、第２の導電層４４と第２の絶縁層
３３２とを接触させる。

【００３２】なお図９には、半導体装置５の表面から浅
い位置にある導電層３２０の上方のみにエッチングスト
ッパ層３２８ａを形成する場合について示したが、図９
〜図１４中に点線で示すように、導電層３２２の上方の
第１の絶縁層３２６の表面にもエッチングストッパ層３
２８ｂを設けてもよい。また、第２の導電層４４、およ
び、導電層３２０，３２２の材料としてアルミニウムを
使用する場合について述べたが、これらの材料としては
アルミニウムの他に、例えばチタン、金、銀等の他の金
属、あるいは、ポリシリコン等を用いてもよい。また、
上記各製造工程における絶縁層等の被着方法は例示であ
り、同等の作用を有する他の方法に置き換えることが可
能である。また、本発明の半導体装置５のコンタクトホ
ール４２ａ，４２ｂおよびその製造方法は、ダイナミッ
クＲＡＭに限らず他の種々の半導体装置に応用すること
が可能である。

【００３３】以上のように本発明の半導体装置５を構成
することにより、導電層３２０に対するウェットエッチ
ングによるダメージを回避することができる。従って、
導電層３２０と第２の導電層４４との接触が良好にな
り、半導体装置５の信頼性、および、歩留りを高めるこ
とができる。また、本発明の半導体装置５の製造方法に
よれば、表面からの深さが異なる導電層に対して一度に
コンタクトホールを形成することができるので、半導体
装置５の製造を容易にすることができる。

【００３４】

【実施例３】以下図１５を参照して、第３の実施例にお
ける本発明の半導体装置６の構成およびその製造方法を
説明する。図１５は、第３の実施例における本発明の半
導体装置６の断面図である。半導体装置６は、下部絶縁
層３３０、および、上部絶縁層３３２の代わりに２酸化
シリコンよりもウェットエッチングの進行が速いＰＳＧ
（燐ドープシリケードガラス）層６２を設けた構成にな
っている。第２の実施例に示した半導体装置５の第２の
製造工程と同様に第１の絶縁層３２６を導電層３２０，
３２２上に形成した後、半導体装置５の第３および第４
の製造工程において上部絶縁層３３２、および、下部絶
縁層３３０を形成する代わりにＰＳＧ層６２を形成す
る。

【００３５】ここに第２の実施例の半導体装置５のコン
タクトホール４２ａ，４２ｂと同様に、等方性エッチン
グによりその上部がテーパー状に形成され、異方性エッ
チングにより直穴に形成されたコンタクトホール６４，
６６を形成する。ＰＳＧ層６２を第１の絶縁層３２６よ
りもウェットエッチングが速く進行する材料で形成する
ことにより、等方性エッチングが第１の絶縁層３２６の
内部に進前にコンタクトホール６４，６６の上部のテー
パー状の部分の形成が終了してしまうようにすることが
可能である。従って、第１の実施例に示した半導体装置
３に比べて、コンタクトホール６４，６６の底部の深さ
の制御が容易になっており、図１に示した形状を有する
コンタクトホールを半導体装置６の任意の場所に形成す
ることが容易である。なお、半導体装置６においては、
ＰＳＧ層６２が本発明に係る第２の絶縁層に相当し、第
１の絶縁層３２６が本発明に係る第１の絶縁層３２６に
相当する。

【００３６】第３の実施例の半導体装置６およびその製
造方法によっても、第２の実施例の半導体装置５および
その製造方法と同様な効果を得ることができる。なお、
第２の実施例の半導体装置５、および、第３の実施例の
半導体装置６のコンタクトホール４０，４２，６４，６
６が、テーパー状の上部と、直穴部分を有していること
は重要である。以下、この点について説明する。図１６
は、本発明の半導体装置３，５，６のコンタクトホール
４０，４２，６４，６６が、テーパー状の上部と、直穴
部分を有していることの意義を説明する図である。図１
６に示すように、コンタクトホールが下部の直穴の部分
を有さない場合には、第１の酸化膜３４上の他の導電層
との距離ｄを余り長くとることができず、この導電層と
第２の導電層４４との間の耐圧が低くなるという問題が
生じる。しかし、コンタクトホールが下部の直穴の部分
を有する場合には、第１の酸化膜３４上の他の導電層と
の距離ｄ’を長くとることができるので、この導電層と
第２の導電層４４との間の耐圧低下の問題を回避するこ
とができる。

【００３７】半導体装置６についても、第２の実施例の
半導体装置５およびその製造方法と同様な変形が考えら
れる。以上述べた各実施例に示した他、本発明の半導体
装置およびその製造方法は、例えば各実施例中に示した
変形例のように種々の構成をとることができる。

【００３８】

【発明の効果】以上述べたように本発明の半導体装置お
よびその製造方法によれば、深さが大きいコンタクトホ
ールにおいても良好な導電層のカバレッジを得ることが
できる。従って、コンタクトホールを用いた導電層間の
接続の信頼性を向上させることができる。さらに、コン
タクトホールのカバレッジを改善するテーパー状の部分
の深さの制御を確実に行うことができる。従って、半導
体装置の信頼性が増し、かつ、半導体装置の歩留りを改
善することが可能である。

【図面の簡単な説明】

【図１】本発明のコンタクトホールの断面図であって、
（Ａ）はアルミニウム（２Ａｌ）を埋め込む前のコンタ
クトホールの断面を示し、（Ｂ）はアルミニウムを埋め
込んだ後のコンタクトホールの断面を示す。

【図２】第１の実施例における本発明の半導体装置の第
１の製造工程を示す図である。

【図３】図２に示した半導体装置の第２の製造工程を示
す図である。

【図４】図２に示した半導体装置の第３の製造工程を示
す図である。

【図５】図２に示した半導体装置の第４の製造工程を示
す図である。

【図６】図２に示した半導体装置の表面を説明する図で
ある。

【図７】第１の実施例における本発明の半導体装置の第
１の製造工程を示す図である。

【図８】図７に示した半導体装置の第２の製造工程を示
す図である。

【図９】図７に示した半導体装置の第３の製造工程を示
す図である。

【図１０】図７に示した半導体装置の第４の製造工程を
示す図である。

【図１１】図７に示した半導体装置の第５の製造工程を
示す図である。

【図１２】図７に示した半導体装置の第６の製造工程を
示す図である。

【図１３】図７に示した半導体装置の第７の製造工程を
示す図である。

【図１４】図７に示した半導体装置の第８の製造工程を
示す図である。

【図１５】第３の実施例における本発明の半導体装置の
断面図である。

【図１６】本発明の半導体装置のコンタクトホールが、
テーパー状の上部と、直穴部分を有していることの意義
を説明する図である。

【図１７】従来の半導体装置のコンタクトホールの断面
図であって、（Ａ）は第２の導電層（２Ａｌ）が形成さ
れる前の半導体装置の断面を示し、（Ｂ）は第２の導電
層が形成された後の半導体装置の断面を示す。

【符号の説明】

１，４０，４２，６４，６６…コンタクトホール、１０
…第１のアルミニウム層、１２…酸化膜、１４…第２の
アルミニウム層、３，５，６…半導体装置、３０…レジ
スト膜、３２…第２の酸化膜、３２０，３２２…導電
層、３４…第１の酸化膜、３４０，３４２，３４４…ポ
リシリコン層、３６…フィールド酸化膜、３８…シリコ
ン基板、６２…ＰＳＧ層

Claims (7)

【特許請求の範囲】
1. 【請求項１】第１および第２の絶縁層、および、これら
   の絶縁層に形成されたコンタクトホールを通じて接続さ
   れる第１および第２の導電層を有する半導体装置であっ
   て、 前記第１の絶縁層は、第１の導電層の上に設けられ、 前記第２の絶縁層は、前記第１の絶縁層の上方に設けら
   れ、 前記第２の導電層は、少なくとも前記コンタクトホール
   内に前記第１の導電層に接して設けられ、 前記コンタクトホールは、少なくとも前記第１の絶縁
   層、および、前記第２の絶縁層を貫通して形成され、該
   第２の絶縁層における当該コンタクトホールの形状は上
   方に開いたテーパー状となっていることを特徴とする半
   導体装置。
2. 【請求項２】前記第１の絶縁層、および、前記第２の絶
   縁層の間であって、前記コンタクトホールが形成される
   位置に少なくとも設けられ、前記コンタクトホールを形
   成する際の等方性エッチングの進行を遅らせるエッチン
   グストッパ層をさらに有することを特徴とする請求項１
   に記載の半導体装置。
3. 【請求項３】前記第１の絶縁層、および、前記第２の絶
   縁層は、それぞれ等方性エッチングの進行の度合いが異
   なっている材質で構成されることを特徴とする請求項１
   に記載の半導体装置。
4. 【請求項４】第１の導電層の上に第１の絶縁層を形成
   し、 前記第１の絶縁層の上方に第２の絶縁層を形成し、 等方性エッチングにより、前記第２の絶縁層に上方に開
   いたテーパー上のコンタクトホールの第１の部分を形成
   し、 異方性エッチングにより、前記コンタクトホールの第１
   の部分の底部に、前記第１の導電層に達する前記コンタ
   クトホールの第２の部分を形成する半導体装置の製造方
   法。
5. 【請求項５】前記第１の絶縁層、および、前記第２の絶
   縁層の間であって、少なくとも前記コンタクトホールが
   形成される場所に前記等方性エッチングの進行を遅らせ
   るエッチングストッパ層をさらに形成することを特徴と
   する請求項４に記載の半導体装置の製造方法。
6. 【請求項６】前記第１の絶縁層を所定の被膜形成法によ
   り、前記等方性エッチングが所定の度合いで進行するよ
   うに形成し、 前記第２の絶縁層を、前記等方性エッチングが該第１の
   絶縁層より速く進行するように形成すること を特徴とする請求項４に記載の半導体装置の製造方法。
7. 【請求項７】少なくとも前記コンタクトホール内に第２
   の導電層を形成し、前記第１の導電層と該第２の導電層
   とを電気的に導通させることを特徴とする請求項４〜６
   のいずれかに記載の半導体装置の製造方法。