JPH07202107A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07202107A
JPH07202107A JP35411793A JP35411793A JPH07202107A JP H07202107 A JPH07202107 A JP H07202107A JP 35411793 A JP35411793 A JP 35411793A JP 35411793 A JP35411793 A JP 35411793A JP H07202107 A JPH07202107 A JP H07202107A
Authority
JP
Japan
Prior art keywords
leads
tips
film
lead
downset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35411793A
Other languages
English (en)
Inventor
Atsushi Takamura
淳 高村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP35411793A priority Critical patent/JPH07202107A/ja
Publication of JPH07202107A publication Critical patent/JPH07202107A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、リードの水平方向,或いは垂直方
向のバラツキを無くして、製品の品質と信頼性の向上を
図ることを目的とする。 【構成】 本発明の半導体装置の製造方法は、プレス加
工で複数のリード1の先端が連結部3で接続されたリー
ドフレーム5を製造し、複数のリード1の先端部に接着
剤が塗布されたフィルム4を熱圧着して複数のリード1
の先端部を固定し、複数のリード1の先端部にダウンセ
ット加工を施して、複数のリード1にダウンセット部2
を形成し、複数のリード1の先端の連結部3を切断する
ようにしている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、リードの水平方向,或いは垂直方向のバラ
ツキを無くして、製品の品質と信頼性の向上を図った半
導体装置の製造方法に関する。
【0002】
【従来の技術】メモリ用ICは、年々、高密度化,大容
量化が進んでおり、信頼性に対する要求が急激に高まっ
ている。最近のDRAMでは、この要求に応えるため、
及び実装高密度化,高速動作の観点からも、パッケージ
構造にCOL(Chip On Lead)及びLOC(Lead On Ch
ip)を採用することが注目されている。
【0003】図7の(a)〜(g) には、この種の半導体パ
ッケージの製造プロセスが示されている。まず、図7の
(a) において、金属板をプレス加工して複数のリード1
が所定のパターンで形成されたリードフレーム5を製造
する。
【0004】次に、図7の(b) において、リードフレー
ム5の複数のリード1の先端や、後述するバスバーの表
面に銀等のスポットめっきを施す。
【0005】続いて、図7の(c) において、複数のリー
ド1の先端部,及びバスバー6に対してダウンセット加
工を施し、ダウンセット部2を形成する。
【0006】そして、図7の(d) において、ダウンセッ
ト部2の一面(ダウンセット加工されていないリード1
と反対側の面)に、両面に接着剤が付いたポリイミド等
のフィルム4を自らの接着剤で熱圧着する。
【0007】この後、図7の(e) において、フィルム4
の他面にその接着剤によって半導体チップ7をダイボン
ディングする。
【0008】更に、図7の(f) において、半導体チップ
7の電極(図示せず)と複数のリード1のスポットめっ
きが施された部分をボンディングワイヤ8で接続する。
【0009】最後に、図7の(g) において、複数のリー
ド1のアウターリード1Aを残して全体をモールドレジ
ン9で被覆し、更に、アウターリード1Aを所定の寸法
形状に成形して半導体パッケージ10を得る。
【0010】
【発明が解決しようとする課題】しかし、従来の半導体
装置の製造方法によると、プレス加工によって捩じれ等
が生じたリードにダウンセット加工を施しているため、
リードに水平方向,或いは垂直方向のバラツキが発生す
るという不都合がある。また、そのような状態でフィル
ムを貼り付けているため、リードの水平方向バラツキに
よるボンディングエリアの外れ不良や、垂直方向のバラ
ツキによるフィルム剥がれ,或いはフィルムの形状不良
(フィルムの反りや捩じれ)等の品質および信頼性の低
下を招くという問題が生じる。
【0011】従って、本発明の目的はリードの水平方
向,或いは垂直方向のバラツキを無くして、製品の品質
と信頼性の向上を図った半導体装置の製造方法を提供す
ることである。
【0012】
【課題を解決するための手段】本発明は上記問題点に鑑
み、リードの水平方向,或いは垂直方向のバラツキを無
くして、製品の品質と信頼性の向上を図るため、金属板
にプレス加工等を施して、複数のリードが所定パターン
で形成され、且つ、ダウンセット加工が施される複数の
リードの先端が連結部で接続されたリードフレームを製
造し、複数のリードの先端部に接着剤が塗布されたフィ
ルムを熱圧着して複数のリードの先端部を固定し、複数
のリードの先端部にダウンセット加工を施して、複数の
リードにダウンセット部を形成し、複数のリードの先端
の連結部を切断し、フィルムの前記接着剤を介してダウ
ンセット部に半導体チップをダイボンディングし、複数
のリードの先端と半導体チップの電極をワイヤボンディ
ング等で接続し、複数のリードのアウターリードを残し
て全体をモールドレジンで包囲するようにした半導体装
置の製造方法を提供するものである。
【0013】すなわち、金属板のプレス加工では、先端
が連結部で接続された複数のリードを形成するため、プ
レス加工後において複数のリードの水平方向,或いは垂
直方向のバラツキを抑制することができる。また、この
状態でリードにフィルムを貼り付けるため、フィルム剥
がれを防止でき、且つ、安定した形状で接着させること
ができる。
【0014】また、ダウンセット加工は、このようにリ
ード先端を連結して、複数のリードの水平方向,或いは
垂直方向のバラツキを抑制し、これによって適正なフィ
ルムな貼り付けを行った状態で行われるため、リード先
端の連結部とフィルムに支持されることになり、複数の
リードの水平方向,或いは垂直方向のバラツキを抑制す
ることができる。また、連結部の切断はフィルムによっ
て固定されているため問題なく切断することができる。
【0015】
【実施例】以下、本発明の半導体装置の製造方法につい
て添付図面を参照しながら詳細に説明する。
【0016】図1から図6には、本発明の半導体装置の
製造方法が示されている。なお、これらの図には、ダウ
ンセット加工が施されるリードの要部のみが示されてお
り、他の部分についての説明は省略する。
【0017】まず、図1において、所定の厚さの金属板
をプレス加工して、複数のリード1が所定のパターンで
形成され、且つ、ダウンセット加工が施される複数のリ
ード1の先端が連結部3で接続されたリードフレームを
製造する。この加工では、先端が連結部3で接続された
複数のリード1を形成しているため、プレス加工後にお
いて複数のリード1の水平方向,或いは垂直方向のバラ
ツキが抑制される。
【0018】次に、図2において、複数のリード1の先
端部に接着剤(図示せず)が塗布されたフィルム4を熱
圧着して複数のリード1の先端部を固定する。
【0019】続いて、図3,及び図4において、複数の
リード1の先端部にダウンセット加工を施して、複数の
リード1の先端部にダウンセット部2を形成する。ここ
で、図4は、図3のB−B線断面図が示しており、水平
方向,或いは垂直方向のバラツキが抑制された複数のリ
ード1にフィルム4を貼り付けるため、フィルム剥がれ
がなく、且つ、安定した形状で接着される。
【0020】更に、図3において、リード1の先端部を
A−A線の位置で切断して、図5,及び図6に示すよう
に、複数のリード1の連結部3を分離する。
【0021】この後、図7の(e),(f),(g) で示したよう
に、フィルム4の接着剤を介してダウンセット部2に半
導体チップ7をダイボンディングし、複数のリード1の
先端と半導体チップの電極をワイヤボンディングし、更
に、複数のリード1のアウターリード1Aを残して全体
をモールドレジン9で包囲する。
【0022】このような製造方法では、金属板のプレス
加工において、先端が連結部3で接続された複数のリー
ド1を形成するため、プレス加工後において複数のリー
ド1の水平方向,或いは垂直方向のバラツキを抑制する
ことができる。また、この状態で複数のリード1にフィ
ルム4を貼り付けるため、良好な接着状態が得ることが
できる。また、複数のリード1の先端が連結され、且
つ、複数のリード1にフィルム4が貼り付けられた状態
でダウンセット加工を行うため、加工時に複数のリード
1が連結部3とフィルム4に支持されることになり、こ
のときの複数のリード1の水平方向,或いは垂直方向の
バラツキも抑制することができる。また、連結部3の切
断はフィルム4によって固定されているため問題なく切
断することができる。
【0023】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によると、金属板にプレス加工等を施し
て、複数のリードが所定パターンで形成され、且つ、ダ
ウンセット加工が施される複数のリードの先端が連結部
で接続されたリードフレームを製造し、複数のリードの
先端部に接着剤が塗布されたフィルムを熱圧着して複数
のリードの先端部を固定し、複数のリードの先端部にダ
ウンセット加工を施して、複数のリードにダウンセット
部を形成し、複数のリードの先端の連結部を切断し、フ
ィルムの前記接着剤を介してダウンセット部に半導体チ
ップをダイボンディングし、複数のリードの先端と半導
体チップの電極をワイヤボンディングし、複数のリード
のアウターリードを残して全体をモールドレジンで包囲
するようにしたため、リードの水平方向,或いは垂直方
向のバラツキを無くして、製品の品質と信頼性の向上を
図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す平面図。
【図2】本発明の一実施例を示す平面図。
【図3】本発明の一実施例を示す平面図。
【図4】図3のB−B線断面図。
【図5】本発明の一実施例を示す平面図。
【図6】図5のC−C線断面図。
【図7】従来の半導体装置の製造プロセスを示す説明
図。
【符号の説明】
1 リード 2 ダウ
ンセット部 3 連結部 4 フィ
ルム 5 リードフレーム 6 ダム
バー 7 半導体チップ 8 ボン
ディングワイヤ 9 モールドレジン 10 半導
体パッケージ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 金属板にプレス加工等を施して、複数の
    リードが所定パターンで形成され、且つ、ダウンセット
    加工が施される複数のリードの先端が連結部で接続され
    たリードフレームを製造し、 前記複数のリードの先端部に接着剤が塗布されたフィル
    ムを熱圧着して前記複数のリードの先端部を固定し、 前記複数のリードの先端部にダウンセット加工を施し
    て、前記複数のリードにダウンセット部を形成し、 前記複数のリードの先端の連結部を切断し、 前記フィルムの前記接着剤を介して前記ダウンセット部
    に半導体チップをダイボンディングし、 前記複数のリードの先端と前記半導体チップの電極をワ
    イヤボンディング等で接続し、 前記複数のリードのアウターリードを残して全体をモー
    ルドレジンで包囲することを特徴とする半導体装置の製
    造方法。
JP35411793A 1993-12-27 1993-12-27 半導体装置の製造方法 Pending JPH07202107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35411793A JPH07202107A (ja) 1993-12-27 1993-12-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35411793A JPH07202107A (ja) 1993-12-27 1993-12-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07202107A true JPH07202107A (ja) 1995-08-04

Family

ID=18435409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35411793A Pending JPH07202107A (ja) 1993-12-27 1993-12-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07202107A (ja)

Similar Documents

Publication Publication Date Title
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
USRE37413E1 (en) Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JPH06209069A (ja) 半導体パッケージおよびその製造方法
JPH05226562A (ja) 半導体パッケージおよびそのアセンブリ方法
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US6979886B2 (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
US20020149090A1 (en) Lead frame and semiconductor package
JP4547086B2 (ja) 半導体装置
JP3036498B2 (ja) 半導体パッケージ
JPH06338583A (ja) 樹脂封止型半導体装置及びその製造方法
JPH07202107A (ja) 半導体装置の製造方法
JPH11145369A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH05121462A (ja) 半導体装置の製造方法
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP2002164496A (ja) 半導体装置およびその製造方法
JPH07161905A (ja) 半導体装置用リードフレーム及びその製造方法
JP2856455B2 (ja) 半導体装置
KR0184061B1 (ko) 반도체 패키지
JP2003243599A (ja) リードフレーム及び半導体装置
JPS61241954A (ja) 半導体装置
JP3195515B2 (ja) 半導体装置及びその製造方法
JPH05243307A (ja) 半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置
JP2001015644A (ja) 半導体パッケージ及びその製造方法