JPH0720711B2

JPH0720711B2 - 発光素子駆動装置

Info

Publication number: JPH0720711B2
Application number: JP14867187A
Authority: JP
Inventors: 弘美緒方; 研介澤瀬
Original assignee: ロ−ム株式会社
Priority date: 1987-06-15
Filing date: 1987-06-15
Publication date: 1995-03-08
Anticipated expiration: 2010-03-08
Also published as: JPS63312175A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、発光素子駆動装置に関し、詳しくは、LED
プリンタに使用されるLEDアレイの発光量を補正して発
光輝度のばらつきを補償することができるような発光素
子駆動装置に関する。

［従来の技術］最近では、小型、軽量化、高速化を実現するプリンタと
して光プリンタが注目されているが、これは、64〜256
個程度のLED等の発光素子のモノリシックを１チップに
集積化した発光素子アレイを記録用紙の幅方向に直線状
に複数配列して、光プリンタの光源として使用するもの
である。

光プリンタの光源は、印字濃度、ドット径等に直接影響
を与える関係ですべての発光素子の発光量がほぼ均一で
あることが要求されるが、LEDアレイ等の発光素子で
は、製造ロットの相違とか、製造工程の不均一性などか
ら素子間に性能のばらつきが発生する。そのためこれを
補償する方法が種々提案されている。

［解決しようとする問題点］ LEDアレイの素子間の輝度のばらつき補償方としては、
各素子に抵抗値の異なる抵抗を直列に接続して定電圧
で駆動するものとか、感光体上での露光量が均一にな
るように素子ごとに通電時間をソフトウェアとかROMを
利用して制御するものが考えられている。

これらは、１ドットごとの輝度調整を行うものであるの
で、前者の場合には、１ドット対応の抵抗値の選択が難
しいことと製造工程が複雑になることなどの欠点があ
る。そこで、一般に後者の通電時間制御が採用される
が、後者の場合にソフトウェアで行うものでは、制御速
度が遅くなる欠点があり、ROM等を使用するものにあっ
ては、ROMに１ドット対応に補正データをあらかじめ記
憶し、その情報数だけラッチ段に出力して通電時間を制
御することから通電時間データをROMから読出して転送
するのに時間がかかる欠点がある。また、多く名容量の
ROMが必要であり、そのタイミング制御とか比較回路な
どの周辺回路も必要となって、回路構成が複雑になる。

この発明は、このような従来技術の問題点を解決するも
のであって、LEDプリンタ等に使用されるLEDアレイ等の
発光素子の輝度のばらつきをLEDの駆動に合わせて高速
に補正することができるような発光素子駆動装置を提供
することを目的とする。

［問題点を解決するための手段］このような目的を達成するためのこの発明の発光素子駆
動装置の構成は、発光素子に電力を供給する出力回路
と、パルス信号を順次発生するパルス信号発生回路と、
シフトレジスタとこのシフトレジスタの出力信号により
パルス信号をゲートするゲート回路とを有しパルス信号
の発生タイミングに対応してパルス信号を前記出力回路
に駆動信号として供給するパルス信号選択回路とを備え
る発光素子駆動回路を複数の発光素子に対応して設け
て、シフトレジスタに記憶されたデータに対応してパル
ス信号を選択的にゲートして、選択されたパルス信号の
パルス幅の総計により複数の発光素子間の発光量を調整
するものである。

［作用］このように発光素子に電力を供給する出力回路の前にシ
フトレジスタを有するパルス信号選択回路を設けて、パ
ルス信号発生回路からのパルス信号をシフトレジスタの
シフトデータ出力で選択し、選択したパルス信号のパル
ス幅の組合せで出力回路の駆動信号を発生させ、発光素
子の駆動時間を設定するようにしているので、発光素子
の通電時間がシフトレジスタのデータによりパルス幅の
組合せで簡単に決定できる。

その結果、シフトレジスタに記憶するデータの組合せに
応じて相違する通電時間を選択でき、この通電時間を素
子の発光性能のばらつきに応じて複数の発光素子間で選
択設定すれば、これらの間の発光量を調整することがで
きる。したがって、各発光素子間での発光量が均一にな
るように容易に調整可能であり、パルス信号の選択で済
むので、LED駆動タイミングに対応して補正が可能とな
る。

［実施例］以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明を適用した発光素子駆動装置の一実
施例のブロック図であり、第２図は、他の実施例のブロ
ック図、第３図は、その動作を説明するためのタイミン
グチャートである。

第１図おいて、LED発光部１は、LEDアレイ1a,1b,・・・
1nから構成されていて、その各LED10が出力回路部２の
電流増幅回路2a,2b,・・・,2nからの駆動電力信号によ
り駆動されて、それぞれの各LED10がそれぞれ発光す
る。

出力回路部２の電流増幅回路2a,2b,・・・,2nは、LEDア
レイ1a,1b,・・・1nの各LED10に対応して設けらたLED駆
動回路20を備えていて、この各LED駆動回路20が対応す
るLED10を駆動する。

パルス信号選択回路部４は、パルス信号選択回路4a,4b,
・・・4nからなり、パルス信号発生回路５からパルス幅
の相違する複数のストローブ信号を受ける。パルス信号
選択回路4a,4b,・・・4nは、各LED駆動回路20にそれぞ
れ対応して設けられたストローブ信号選択回路を有して
いて、このストロー部信号選択回路は、シフトレジスタ
41とゲート回路42とで構成されている。そして、パルス
信号発生回路５からパルス幅の相違する複数のストロー
ブ信号がそのゲート回路42がシリアルに受けて、このス
トローブ信号とシフトレジスタ41に記憶されたストロー
ブ信号選択のための各段のデータ，そして後述するデー
タラッチ回路のラッチデータ出力信号との間における論
理積条件で駆動信号を各LED駆動回路20にそれぞれに送
出する。ここでシフトレジスタ41は、複数のビットのデ
ータを記憶するメモリであって、そのデータは、ROM6か
らパルス信号選択回路4a,4b,・・・4nの各ストローブ信
号選択回路のシフトレジスタ41にそれぞれ送出されて、
セットされ、パルス信号発生回路５から各ストローブ信
号に対応して発生するシフト信号Ｓに応じてシフトさ
れ、出力される。

７は、データラッチ回路部であって、データラッチ回路
7a,7b,・・・7nからなり、シフトレジスタ回路部８の各
シフトレジスタ8a,8b,・・・8nから得られる画素データ
を１ビット対応でLED10対応にラッチして記憶する。

データラッチ回路7a,7b,・・・7nの各データラッチ出力
Q₁，Q₁，・・・，Q_nの出力信号は、各ストローブ信号選
択回路のゲート回路42にラッチデータに対応する出力と
して送出される。

ここで、パルス発生回路５は、パルス幅（W₁＞WS₂＞W₃
＞・・・＞W_n）が順次狭くなるｎ個のストローブ信号51
a,51b,51c,・・・51nを順次シリアルに発生するもので
あって、これらストローブ信号のいくつかが選択され
て、その総合計のパルス幅による駆動信号を発生してLE
D10の通電が制御され、その輝度のばらつきが補正され
る。

なお、これらストローブ信号のうち最初のストローブ信
号51aを基本ストローブパルスとしてのパルス幅に選定
してもよい。これは、そのパルス幅がLED10の輝度のば
らつきにおけるほぼ最高輝度のLEDに対する最小発光時
間に対応して設定される期間を待つ基準のパルスであっ
て、すべてのLED10に均一に加えられる。このような場
合には、ストローブ信号51aの後のパルス信号であるス
トローブ信号51b,51c,・・・51nは、それぞれ補正スト
ローブパルスとなり、これらのパルス幅は順次狭い間隔
となっていて、ストローブ信号51aのパルス幅とこれら
の補正のストローブ信号51b,51c,・・・51nから選択さ
れたパルス信号のパルス幅との和の時間がLED10のトー
タル発光時間となる。

また、パルス信号発生回路５のすべてのパルス幅の和と
して得られる合計の期間は、LED10の輝度のばらつきに
おけるほぼ最小輝度のLEDに対応する最大発光時間に設
定される期間となっている。

このような回路において、シフトレジスタ41にデータが
記憶されたとき、例えば、正論理動作で、パルス信号発
生回路５の１回の連続発生パルスの数が５個であると
し、シフトレジスタ41が５段のフリップフロップで構成
されたものとし、さらに、ビット“11101"がこのシフト
レジスタ41の各段に記憶されているとする。

このような条件において、ラッチ回路の画素データが
“1"となっているときには、シフトレジスタ41に加えら
れるパルス信号発生回路５からのシフト信号Ｓに対応し
てパルス信号発生回路５の各発生ストローブ信号のうち
から最初から３番目までのストローブ信号と５番目のス
トローブ信号が拾われ、４番目のストローブ信号が落ち
る。

すなわち、これら３つまでのストローブ信号51a,51b,51
cと最後のストローブ信号とがシフトレジスタ41に記憶
されたデータ“11101"の各桁に対応して論理積が採ら
れ、かつそれとデータラッチ回路のラッチ出力信号との
間でも論理積が採られるので、シフト信号Ｓに応じてシ
フトレジスタ41のデータのうちの“1"にセットされた桁
に対応して発生するパルス信号発生回路５のストローブ
信号が選択的に拾われ、ストローブ信号に対応して個別
的に発生した駆動信号のトータルとしてそのパルス幅の
合計時間の駆動信号を発生させることができる。そし
て、このことにより、LED10の通電時間を制御すること
ができる。

なお、このとき加えられるシフト信号Ｓは、別途発生さ
せてもよく、そのような場合には、パルス信号発生回路
５のパルス信号の発生タイミングに同期させる。また、
シフトレジスタ41は、入力側と出力側が接続されたリン
グ形のレジスタを使用してそのデータを循環させ、元に
戻すことができる。また、シフトレジスタ41にセットす
るデータは、ROM6からこの発光素子駆動回路とLED発光
部を含めた、いわゆるLEDヘッドにおいて、そお駆動の
際のイニシャル時に入力される。このような実施例を示
すのが、第２図である。

第２図において、11は、パルス信号選択回路であって、
12は、FETトランジスタよりなるLED駆動回路12a,12a,・
・・をLED10に対応して有する出力回路部であって、第
１図の出力回路２に対応している。また、13は、データ
ラッチ回路部７に対応するラッチ回路であって、ラッチ
回路13a,13a,・・・をパルス信号選択回路のゲート回路
14,14,・・・に対応して有している。

ゲート回路14は、３入力ゲート回路であって、第１図の
ゲート回路41に対応し、シフトレジスタ15がシフトレジ
スタ42に対応している。各シフトレジスタ15は、それぞ
れフリップフロップ（FF）15a,・・・15_n-1,15nのから
なるｎ段のシフトレジスタであって、その出力側と入力
側とが接続され、リング上のレジスタとなっている。し
かも、それぞれのシフトレジスタ15は、その各段のフリ
ップフロップ15a,15a・・・と、フリップフロップ1
5_n-1，15_n-1，・・・と、フリップフロップ15n,15n・・
・とがそれぞれバッファを介して横方向に接続されてい
て、横方向にもシフトレジスタを構成している。

そして、このようなゲート回路14,14,・・・とシフトレ
ジスタ15,15,・・・とによりパルス信号選択回路11が構
成されている。また、16は、第１図のシフトレジスタ部
８に対応する回路であって、LED10に対応して設けられ
た各画素データを記憶する各段のレジスタ16a,16a,・・
・を有している。

なお、出力回路部12のFETトランジスタによりLED駆動回
路12a,12a,・・・の出力に挿入されたダイオード回路12
c,12c,・・・は、入力保護回路として挿入されている。
また、その入力側に直列に挿入された論理回路12b,12b,
・・・は、各LED駆動回路12aのゲート電圧を制御してLE
D駆動電流値を一律に設定してLED全体の輝度を調整する
ための論理回路である。これは、ゲート回路14の出力が
“1"（又はHIGHレベル，以下単に“H"）ならばCTL信号
の電圧がLED駆動回路12aを構成するFETトランジスタの
ゲート端子に加わり、それが“ON"状態となって、CTL信
号の電圧で設定される電流がLED10に供給される。一
方、ゲート回路14の出力が“0"（又はLOWレベル，以下
単に“L"）ならばCTL信号の電圧が遮断されて、LED駆動
回路12aのFETトランジスタが“OFF"状態となる。

ところで、シフトレジスタ15のストローブ信号選択デー
タのセットは、発振回路（図示せず）からのクロックパ
ルス信号OC17（図面下側参照）がインバータを通した出
力と通さない出力との相補信号として各フリップフロッ
プ15a,・・・15_n-1,15nのクロック信号及びシフト信号
としてこれらに加えられることで行われる。

また、STは、第３図のSTに見るように、ゲート回路14,1
4,・・・のそれぞれに入力されるストローブ信号であっ
て、パルス信号発生回路５から供給され、第１図のスト
ローブ信号51a,51b,51c,・・・に対応している。LAは、
ラッチ信号でって、シフトレジスタ16の各レジスタ16a
からの画素に対応するデータを受けて、これをラッチす
るためのタイミング信号であり、バッファ18aを介して
各ラッチ回路15に入力される。DIは、画素データの信号
であり、バッファ18bを介してシフトレジスタ16の各レ
ジスタ16aに順次入力される。CKは、シフトレジスタ16
に対するシフトクロック信号であって、インバータ18c
を介してレジスタ16aに入力される。

CD₁Ｉ〜CD_n-1，CD_nは、図面左側の最初のシフトレジス
タの各段のフリップフロップにバッファ18d,18d,・・・
を介してストローブ信号選択のためのデータを入力する
信号であって、ROM6から送出される信号である。CCK
は、これに対するクロック信号であり、インバータ30,
バッファ31を介して各フリップフロップに供給される。
また、各フリップフロップ15a,・・・15_n-1,15nは、ST
信号がバッファ32を介してバッファ31とワイヤドORされ
ていてこれをシフト信号として各フリップフロップに供
給する。そこで、ST信号のストローブ信号発生タイミン
グに合わせてシフトレジスタ15のシフトレジスタが発生
するようになっている。

次に第３図に従って、その全体的な動作を説明する。

第３図の（ａ）に見るように、OC信号が“L"となり、CC
K信号加えられると、シフトレジスタ15にデータが入力
される状態となり、各段にCDI信号（CD₁Ｉ〜CD_n-1，CD_n
を代表してCDIとする）がROM6から送出されると、これ
が各段のフリップフロップ15a,・・・15_n-1,15nに入力
され、それが図面左側から右側へと順次、CCK信号の各
クロック信号に応じて、対応する各段のフリップフロッ
プ15a,・・・15_n-1,15nにそれぞれシフトされて行き、
横方向にそれぞれ対応する各段のフリップフロップに順
次データが書込まれて行く。

このようにして、イニシャライズ時点で所定のデータが
ROM6から各シフトレジスタ15,15,・・・の各段に記憶さ
れる。このデータの記憶が終了した時点でクロックパル
ス信号CKが発生して、画素データDIの入力をシフトレジ
スタ16の各段のレジスタ16aが前記と同様にクロックパ
ルス信号CKに応じて図面左から右へとシフトして記憶し
て行く。

画素データの各レジスタ16aの記憶が終了すると、次にL
A信号が発生して、各レジスタ16aのデータが各ラッチ回
路13aにラッチされる。その結果、ラッチされたデータ
の信号が各ゲート回路14へと送出されることになる。

OC信号が“H"状態となっているときに、上記の状態にお
いてパルス信号発生回路５からストローブ信号であるST
信号が加えられると、シフトレジスタ15の各段のフリッ
プフロップのデータがこのST信号のパルスごとにシフト
されて、それが各ゲート回路14に送出される。このとき
ST信号も各ゲート回路14に加えられるので、これらの間
で論理積条件が成立したものについて、ST信号のパルス
が各LED駆動回路12aの駆動信号として、それぞれの論理
回路12bに出力される。その結果、各シフトレジスタ15
のフリップフロップ15a,・・・15_n-1,15nにセットされ
たデータに応じて、ST信号の各パルスが選択される。

ここで、第３図に見るようにST信号の各パルスのパルス
幅が順次狭くなるようなものであれば、これら多くのパ
ルス幅のパルスから任意のパルスをシフトレジスタ15の
各段にセットするデータにより選択して駆動信号のトー
タル時間を設定することができる。

なお、この実施例では、フリップフロップ15aとフリッ
プフロップ15nとが接続されていてリング状となってい
るので、ｎ回シフトが行われれば、記憶したデータは元
の状態にもどるので、初期時点で一度データをセットす
れば、再びシフトレジスタ15に入力する必要はない。

このように各種のストローブ信号選択用データをシフト
レジスタにセットし、その組合せにより、種々の期間の
駆動信号を各LED駆動回路12a加えることができる。

ところで、出力回路部12のV_DDは、電源供給端子３に加
えられる信号であり、GNDは、接地レベルを示す信号で
ある。また、FETトランジスタ12d,12eは、電圧安定化の
ための挿入されたトランジスタ回路である。

なお、この実施例では、CTL信号を出力回路に入力する
ことにより、LEDの平均輝度をCTL信号により調整でき、
さらにドット対応での輝度ばらつきも調整きる。

以上説明してきたが、実施例では、シフトレジスタを使
用しているが、その段数の選択は自由に設定できるもの
であり、これは複数であればよい。また、パルス信号発
生回路から発生するパルス幅は、前記のように順次幅が
狭くなる信号に限定されるものではない。好ましくは、
これらの間でパルス幅が相違すればよく、パルス幅が同
じものをいくつか組合せて使用することもできる。

さらに、実施例では、LEDの例を挙げているが、他の発
光素子にも適用できることはもちろんである。

［発明の効果］以上の説明から理解できるように、この発明にあって
は、発光素子に電力を供給する出力回路の前にシフトレ
ジスタを有するパルス信号選択回路を設けて、パルス信
号発生回路からのパルス信号をシフトレジスタのシフト
データ出力で選択し、選択したパルス信号のパルス幅の
組合せで出力回路の駆動信号を発生させ、発光素子の駆
動時間を設定するようにしているので、発光素子の通電
時間がシフトレジスタのデータによりパルス幅の組合せ
で簡単に決定できる。

【図面の簡単な説明】

第１図は、この発明を適用した発光素子駆動装置の一実
施例のブロック図であり、第２図は、他の実施例のブロ
ック図、第３図は、その動作を説明するためのタイミン
グチャートである。１…LED発光部、1a,1b,1c,1n…LEDアレイ、2,12…出力
回路部、2a,2b,2c,2n…電流増幅回路、４…パルス信号
選択回路部、4a,4b,4c,4n…パルス信号選択回路、５…
パルス信号発生回路、６…ROM、７…データラッチ回路
部、7a,7b,7c,7n…データラッチ回路、８…シフトレジ
スタ回路部、8a,8b,8c,8n,41,15…シフトレジスタ、13,
15,17…フリップフロプ、12a,20…LED駆動回路、14,42
…ゲート回路、ST…ストローブ信号。

Claims

【特許請求の範囲】

【請求項１】発光素子に電力を供給する出力回路と、パ
ルス信号を順次発生するパルス信号発生回路と、シフト
レジスタとこのシフトレジスタの出力信号により前記パ
ルス信号をゲートするゲート回路とを有し前記パルス信
号の発生タイミングに対応して前記パルス信号を前記出
力回路に駆動信号として供給するパルス信号選択回路と
を備える発光素子駆動回路を複数の発光素子に対応して
設け、前記シフトレジスタに記憶されたデータに対応し
て前記パルス信号を選択的にゲートして、選択されたパ
ルス信号のパルス幅の総計により前記複数の発光素子間
の発光量を調整することを特徴とする発光素子駆動装
置。
【請求項２】シフトレジスタは入力側と出力側が接続さ
れたリング形のレジスタであり、パルス信号発生回路は
パルス幅の相違するパルス信号を順次発生することを特
徴とする特許請求の範囲第１項記載の発光素子駆動装
置。
【請求項３】複数の発光素子はLEDプリンタに使用され
るLEDアレイであり、パルス幅の相違するパルスは、そ
の幅が順次狭くなるものであることを特徴とする特許請
求の範囲第２項記載の発光素子駆動装置。
【請求項４】パルス信号選択回路は他のシフトレジスタ
より出力される画素データをラッチするラッチ回路の出
力が入力され、この入力の信号とゲート回路の出力信号
との論理積条件で駆動信号が出力回路に送出されること
を特徴とする特許請求の範囲第１項乃至第３項から選択
されたいずれか１項記載の発光素子駆動装置。