JPH07209665A - 空間光変調装置 - Google Patents
空間光変調装置Info
- Publication number
- JPH07209665A JPH07209665A JP31764794A JP31764794A JPH07209665A JP H07209665 A JPH07209665 A JP H07209665A JP 31764794 A JP31764794 A JP 31764794A JP 31764794 A JP31764794 A JP 31764794A JP H07209665 A JPH07209665 A JP H07209665A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pixel electrode
- dielectric
- electrode layer
- flattening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 駆動電極層1,8の間に、光導電体層2と、絶縁
体3で区分された多数の画素電極4を配設した画素電極層
5と、誘電体反射層6と、液晶層7を積層させた空間光変
調装置において、リフトオフ法による画素電極層5の形
成工程で発生する凹凸が誘電体反射層6の平坦度を損な
わせて反射・変調機能が低下することを防止する。 【構成】 画素電極層5と誘電体反射層6の間に塗布型ケ
イ素化合物等の平坦化層21を介装させる。平坦化層21で
平坦化された表面に誘電体反射層6を均一な層厚で成膜
できるため、読出し光FBの反射率を向上させると共に、
誘電体反射層6の欠陥に起因したコントラストや解像度
の劣化を防止できる。また、平坦化層21と画素電極層5
の間に絶縁膜を介在させて、平坦層21の不完全なアニー
ルが余儀なくされる場合にも影響を受けない装置を実現
する。
体3で区分された多数の画素電極4を配設した画素電極層
5と、誘電体反射層6と、液晶層7を積層させた空間光変
調装置において、リフトオフ法による画素電極層5の形
成工程で発生する凹凸が誘電体反射層6の平坦度を損な
わせて反射・変調機能が低下することを防止する。 【構成】 画素電極層5と誘電体反射層6の間に塗布型ケ
イ素化合物等の平坦化層21を介装させる。平坦化層21で
平坦化された表面に誘電体反射層6を均一な層厚で成膜
できるため、読出し光FBの反射率を向上させると共に、
誘電体反射層6の欠陥に起因したコントラストや解像度
の劣化を防止できる。また、平坦化層21と画素電極層5
の間に絶縁膜を介在させて、平坦層21の不完全なアニー
ルが余儀なくされる場合にも影響を受けない装置を実現
する。
Description
【0001】
【産業上の利用分野】本発明は空間光変調装置に係り、
投写型ディスプレイの表示装置や光コンピュータにおけ
る光情報処理装置として適用され、その画素電極層の形
成工程で発生する凹凸が誘電体反射層における読出し光
のコントラストや反射率を低下させることを防止するた
めの改善等に関する。
投写型ディスプレイの表示装置や光コンピュータにおけ
る光情報処理装置として適用され、その画素電極層の形
成工程で発生する凹凸が誘電体反射層における読出し光
のコントラストや反射率を低下させることを防止するた
めの改善等に関する。
【0002】
【従来の技術】従来から、投写形ディスプレイには各種
の方式のものがあるが、光導電体層と誘電体反射層の間
に配設された各画素電極で誘電体反射層側に封止されて
いる液晶層の状態を変化させて変調反射光を得る方式の
反射型空間光変調装置がある(特開平3-192332号)。そし
て、その空間光変調装置は、図6に示すように、駆動電
極層1と、光導電体層2と、絶縁体3で区分された多数の
画素電極4を所定ピッチで配設した画素電極層5と、誘電
体反射層6と、液晶層7と、透明電極で構成された駆動電
極層8からなる積層構造体をなし、実際にはその積層構
造体を透明絶縁性基板(ガラス基板)9,10の間に挾装した
構成で使用される。
の方式のものがあるが、光導電体層と誘電体反射層の間
に配設された各画素電極で誘電体反射層側に封止されて
いる液晶層の状態を変化させて変調反射光を得る方式の
反射型空間光変調装置がある(特開平3-192332号)。そし
て、その空間光変調装置は、図6に示すように、駆動電
極層1と、光導電体層2と、絶縁体3で区分された多数の
画素電極4を所定ピッチで配設した画素電極層5と、誘電
体反射層6と、液晶層7と、透明電極で構成された駆動電
極層8からなる積層構造体をなし、実際にはその積層構
造体を透明絶縁性基板(ガラス基板)9,10の間に挾装した
構成で使用される。
【0003】ここに、駆動電極層1は光導電体層2を構成
している高抵抗N型Siの片側表面をN型の低抵抗層と
することにより構成されており、また画素電極層5は導
電性金属(例えば白金)からなる画素電極4を絶縁体(例え
ば窒化シリコン)3で区分してマトリックス状に配設させ
てある。一方、液晶層7は誘電体反射層6と駆動電極層8
の間に液晶を封止させて構成されており、スペーサ12に
よって所定の層厚に設定されている。
している高抵抗N型Siの片側表面をN型の低抵抗層と
することにより構成されており、また画素電極層5は導
電性金属(例えば白金)からなる画素電極4を絶縁体(例え
ば窒化シリコン)3で区分してマトリックス状に配設させ
てある。一方、液晶層7は誘電体反射層6と駆動電極層8
の間に液晶を封止させて構成されており、スペーサ12に
よって所定の層厚に設定されている。
【0004】次に、前記の構造を有した空間光変調装置
の動作について説明する。先ず、各駆動電極層1,8の間
には駆動電源11から矩形波電圧が印加される。その場
合、駆動電極層8側に負の電圧が印加されている時に
は、画素電極4と高抵抗N型Si層である光導電体層2の
接触面(ショットキー接合面)に逆バイアスがかかった状
態になり、光導電体層2の画素電極4側付近に空乏層が拡
がる。そして、その状態で透明絶縁性基板9側から書込
み光FAが入射すると、前記の空乏層内に電子-正孔が発
生し、正孔がその空乏層にかかっている電界の作用で画
素電極4側へ移動してその電極4内に蓄積される。その結
果、画素電極4内に蓄積された正孔によって、書込み光F
Aの入射領域に対応する画素電極4から誘電体反射層6を
介して液晶層7に加わる電圧が増加することになる。そ
の場合、ショットキー接合における逆バイアスリーク電
流は書込み光FAによって光電変換された電荷と同様の作
用をするため、リーク電流をできる限り小さくする必要
がある。
の動作について説明する。先ず、各駆動電極層1,8の間
には駆動電源11から矩形波電圧が印加される。その場
合、駆動電極層8側に負の電圧が印加されている時に
は、画素電極4と高抵抗N型Si層である光導電体層2の
接触面(ショットキー接合面)に逆バイアスがかかった状
態になり、光導電体層2の画素電極4側付近に空乏層が拡
がる。そして、その状態で透明絶縁性基板9側から書込
み光FAが入射すると、前記の空乏層内に電子-正孔が発
生し、正孔がその空乏層にかかっている電界の作用で画
素電極4側へ移動してその電極4内に蓄積される。その結
果、画素電極4内に蓄積された正孔によって、書込み光F
Aの入射領域に対応する画素電極4から誘電体反射層6を
介して液晶層7に加わる電圧が増加することになる。そ
の場合、ショットキー接合における逆バイアスリーク電
流は書込み光FAによって光電変換された電荷と同様の作
用をするため、リーク電流をできる限り小さくする必要
がある。
【0005】一方、逆に、駆動電極層8側に正の電圧が
印加されている時には、前記のショットキー接触面は順
バイアス状態になり、蓄積された正孔が全て放出され、
駆動電源11からの印加電圧が誘電体反射層6を介して液
晶層7の全面へ平均的にかかることになる。
印加されている時には、前記のショットキー接触面は順
バイアス状態になり、蓄積された正孔が全て放出され、
駆動電源11からの印加電圧が誘電体反射層6を介して液
晶層7の全面へ平均的にかかることになる。
【0006】従って、暗状態(書込み光FAが入射しない
状態)において、液晶層7にかかる負電圧が液晶セルに複
屈折性を生じさせる閾値電圧より僅かに小さくなるよう
に駆動電源11の矩形波電圧を設定し、且つ正電圧の印加
時間を液晶セルが複屈折を発生させない程度に設定して
おけば、書込み光FAの入射領域に対応した画素電極4の
配設領域でのみ読出し光FBの反射光FCがその偏光方向を
変化せしめられることになり、書込み光FAに基づいた反
射光FCの変調が可能になる。
状態)において、液晶層7にかかる負電圧が液晶セルに複
屈折性を生じさせる閾値電圧より僅かに小さくなるよう
に駆動電源11の矩形波電圧を設定し、且つ正電圧の印加
時間を液晶セルが複屈折を発生させない程度に設定して
おけば、書込み光FAの入射領域に対応した画素電極4の
配設領域でのみ読出し光FBの反射光FCがその偏光方向を
変化せしめられることになり、書込み光FAに基づいた反
射光FCの変調が可能になる。
【0007】次に、図8[(A)〜(I)]を参照しながら前記
の空間変調装置の製造工程について説明する。 高抵抗N型単結晶Si基板(抵抗値は300Ω・cm以
上)31の一方の面にリン(P)や砒素(As)等のN型不純物を
イオン注入して高濃度層を形成し、N型低抵抗層である
駆動電極層1と高抵抗N型Si層である光導電体層2を形
成する[(A),(B)]。 光導電体層2を所定の厚みまで鏡面研磨し、研磨後
の面に対してプラズマCVD(Chemical Vapor Depositi
on)法で窒化シリコン(Si3N4)を蒸着させることにより
窒化シリコン層32を形成する[(C)]。尚、この窒化シリ
コン層32は画素電極4の厚みに形成される。
の空間変調装置の製造工程について説明する。 高抵抗N型単結晶Si基板(抵抗値は300Ω・cm以
上)31の一方の面にリン(P)や砒素(As)等のN型不純物を
イオン注入して高濃度層を形成し、N型低抵抗層である
駆動電極層1と高抵抗N型Si層である光導電体層2を形
成する[(A),(B)]。 光導電体層2を所定の厚みまで鏡面研磨し、研磨後
の面に対してプラズマCVD(Chemical Vapor Depositi
on)法で窒化シリコン(Si3N4)を蒸着させることにより
窒化シリコン層32を形成する[(C)]。尚、この窒化シリ
コン層32は画素電極4の厚みに形成される。
【0008】 前記の窒化シリコン層32の表面にホト
レジスト33を塗布し、プリベークした後に、画素電極4
の配設パターンが形成されているホトマスクを用いた露
光を行って前記パターンをホトレジスト33上に転写し
[(D)]、有機溶剤による現像を行って露光領域のホトレ
ジスト33を除去して各画素電極4の対応位置に開口部34
を形成する[(E)]。 ホトレジスト33をマスクとして窒化シリコン層32を
エッチングして開口部35を形成する[(F)]。
レジスト33を塗布し、プリベークした後に、画素電極4
の配設パターンが形成されているホトマスクを用いた露
光を行って前記パターンをホトレジスト33上に転写し
[(D)]、有機溶剤による現像を行って露光領域のホトレ
ジスト33を除去して各画素電極4の対応位置に開口部34
を形成する[(E)]。 ホトレジスト33をマスクとして窒化シリコン層32を
エッチングして開口部35を形成する[(F)]。
【0009】 ホトレジスト33を残したまま、スパッ
タリング法やEB蒸着法で白金(Pt)等の金属36をホトレ
ジスト33と開口部35の表面に成膜させる[(G)]。 ホトレジスト33の側面に成膜されている金属36が非
常に薄く脆弱であることを利用し、所謂リフトオフ法に
よってホトレジスト33とその上側の金属36を除去する
[(H)]。従って、この段階で、絶縁体3(窒化シリコン層3
2)に形成されていた開口部35内に画素電極4(金属36)が
埋め込まれた状態になり、多数の画素電極4を絶縁体3で
区分した画素電極層5が構成されることになる。
タリング法やEB蒸着法で白金(Pt)等の金属36をホトレ
ジスト33と開口部35の表面に成膜させる[(G)]。 ホトレジスト33の側面に成膜されている金属36が非
常に薄く脆弱であることを利用し、所謂リフトオフ法に
よってホトレジスト33とその上側の金属36を除去する
[(H)]。従って、この段階で、絶縁体3(窒化シリコン層3
2)に形成されていた開口部35内に画素電極4(金属36)が
埋め込まれた状態になり、多数の画素電極4を絶縁体3で
区分した画素電極層5が構成されることになる。
【0010】 各画素電極4と光誘電体層2の間でのダ
イオード特性を改善するために400〜500℃程度の
アニールを施した後、反射膜を多層成膜して誘電体反射
層6を形成する[(I)]。そして、図8には図示していない
が、図6に示すように誘電体反射層6と駆動電極層8の間
にスペーサ12で厚みを設定した液晶層7を封止し、両面
の駆動電極層1,8の表面にそれぞれ透明絶縁性基板9,10
を接合させることにより空間変調装置が完成する。尚、
液晶層7としては、正の異方性の45°の捩れネマチッ
ク又は垂直配向の液晶材料が用いられる。
イオード特性を改善するために400〜500℃程度の
アニールを施した後、反射膜を多層成膜して誘電体反射
層6を形成する[(I)]。そして、図8には図示していない
が、図6に示すように誘電体反射層6と駆動電極層8の間
にスペーサ12で厚みを設定した液晶層7を封止し、両面
の駆動電極層1,8の表面にそれぞれ透明絶縁性基板9,10
を接合させることにより空間変調装置が完成する。尚、
液晶層7としては、正の異方性の45°の捩れネマチッ
ク又は垂直配向の液晶材料が用いられる。
【0011】
【発明が解決しようとする課題】ところで、前記の製造
工程で説明したように、画素電極層5の形成工程(H)では
リフトオフ法が利用されているが、そのエッチング段階
ではドライエッチングかウエットエッチングかを問わず
サイドエッチングを生じる傾向があり、図8の(H)で示
すように画素電極4の周囲にV字状の溝15が形成されて
しまう。そして、その画素電極層5の表面に反射膜を成
膜すると、図6の(I)に示されるように、誘電体反射層6
における前記の溝15に対応する位置にV字状の溝16が発
生する。即ち、各画素電極4と絶縁体3の隣接部分を拡大
すると図7に示すような状態になっており、各画素電極
4の周囲にサイドエッチングによるV字状の溝15が発生
していると共に、その画素電極層5の表面側に多層膜状
に形成されている誘電体反射層6が前記の溝15の形状に
沿ってV字状に屈曲した態様で溝16を発生させている。
工程で説明したように、画素電極層5の形成工程(H)では
リフトオフ法が利用されているが、そのエッチング段階
ではドライエッチングかウエットエッチングかを問わず
サイドエッチングを生じる傾向があり、図8の(H)で示
すように画素電極4の周囲にV字状の溝15が形成されて
しまう。そして、その画素電極層5の表面に反射膜を成
膜すると、図6の(I)に示されるように、誘電体反射層6
における前記の溝15に対応する位置にV字状の溝16が発
生する。即ち、各画素電極4と絶縁体3の隣接部分を拡大
すると図7に示すような状態になっており、各画素電極
4の周囲にサイドエッチングによるV字状の溝15が発生
していると共に、その画素電極層5の表面側に多層膜状
に形成されている誘電体反射層6が前記の溝15の形状に
沿ってV字状に屈曲した態様で溝16を発生させている。
【0012】従って、本来平坦であるべき誘電体反射層
6の表面に多数の溝16が形成されることになり、そのよ
うな表面状態になっている誘電体反射層6に対して読出
し光FBが入射すると、その入射角が各溝16の部分で異常
になる。一方、誘電体反射層6は多層膜の各界面の反射
光FCが干渉して反射率を高める機能を有し、その反射率
は読出し光FBの波長とその光FBの透過方向に係る膜厚と
の関係で定まる。その結果、前記のように多数の溝16が
形成されてしまうと、誘電体反射層6を平坦と仮定して
設計した場合より小さい反射率しか有しないことにな
り、また各溝16の部分で散乱現象が生じるために、反射
光FCによる画像の輝度を著しく低下させる。更に、誘電
体反射層6の成膜工程においては各溝16の部分でピンホ
ールのような欠陥が発生し易く、そのような欠陥では読
出し光FBが誘電体反射層6の層方向へ入射したり、画素
電極4の表面に入射したりするために反射光FCによる画
像の解像度を劣化させる。
6の表面に多数の溝16が形成されることになり、そのよ
うな表面状態になっている誘電体反射層6に対して読出
し光FBが入射すると、その入射角が各溝16の部分で異常
になる。一方、誘電体反射層6は多層膜の各界面の反射
光FCが干渉して反射率を高める機能を有し、その反射率
は読出し光FBの波長とその光FBの透過方向に係る膜厚と
の関係で定まる。その結果、前記のように多数の溝16が
形成されてしまうと、誘電体反射層6を平坦と仮定して
設計した場合より小さい反射率しか有しないことにな
り、また各溝16の部分で散乱現象が生じるために、反射
光FCによる画像の輝度を著しく低下させる。更に、誘電
体反射層6の成膜工程においては各溝16の部分でピンホ
ールのような欠陥が発生し易く、そのような欠陥では読
出し光FBが誘電体反射層6の層方向へ入射したり、画素
電極4の表面に入射したりするために反射光FCによる画
像の解像度を劣化させる。
【0013】また、特に問題となるのは、各溝16の部分
で反射率が小さくなることは逆に読出し光FBが誘電体反
射層6を透過することを意味し、画素電極4の周囲に形成
されたV字状の溝15が光導電体層2まで達していると読
出し光FBが光導電体層2側へ漏洩し、その漏洩した読出
し光FBと書込み光FAによって光電変換された電荷が画素
電極4内に蓄積した状態で液晶層7による光変調がなされ
るため、画像のコントラストが著しく低下し、極端な場
合には変調不能状態となる。
で反射率が小さくなることは逆に読出し光FBが誘電体反
射層6を透過することを意味し、画素電極4の周囲に形成
されたV字状の溝15が光導電体層2まで達していると読
出し光FBが光導電体層2側へ漏洩し、その漏洩した読出
し光FBと書込み光FAによって光電変換された電荷が画素
電極4内に蓄積した状態で液晶層7による光変調がなされ
るため、画像のコントラストが著しく低下し、極端な場
合には変調不能状態となる。
【0014】一方、リフトオフ法による画素電極層5の
形成工程で異方性エッチング方式を採用すれば前記のサ
イドエッチングを防止することが可能であるが、その方
式は反応性イオンエッチングによって行う必要があり、
半導体である光導電体層2の表面がイオン衝撃等で損傷
し、またショットキー接触面に結晶欠陥や不純物が存在
するとそのダイオード特性が劣化することから異方性エ
ッチング方式は採用し難い。
形成工程で異方性エッチング方式を採用すれば前記のサ
イドエッチングを防止することが可能であるが、その方
式は反応性イオンエッチングによって行う必要があり、
半導体である光導電体層2の表面がイオン衝撃等で損傷
し、またショットキー接触面に結晶欠陥や不純物が存在
するとそのダイオード特性が劣化することから異方性エ
ッチング方式は採用し難い。
【0015】そこで、本発明は、製造工程に起因した前
記の不具合を画素電極層5の表面を平坦化する層を設け
ることにより解消し、読出し光FBの反射率を高く維持で
き、画像のコントラストや解像度が優れた空間光変調装
置を提供することを目的として創作された。
記の不具合を画素電極層5の表面を平坦化する層を設け
ることにより解消し、読出し光FBの反射率を高く維持で
き、画像のコントラストや解像度が優れた空間光変調装
置を提供することを目的として創作された。
【0016】
【課題を解決するための手段】第1の発明は、透明電極
又は光導電体自体の低抵抗層で構成した第1駆動電極層
と、光導電体層と、絶縁体で区分された多数の画素電極
を配設した画素電極層と、誘電体反射層と、液晶層と、
透明電極で構成した第2駆動電極層を順に積層させた積
層構造を有し、前記の各駆動電極層間に交番電圧を印加
した状態で、前記第1駆動電極層へ入射する書込み光に
基づいて、前記第2駆動電極層へ入射する読出し光を変
調して反射させる空間光変調装置において、前記画素電
極層と誘電体反射層の間に誘電性物質からなる平坦化層
を設けたことを特徴とする空間光変調装置に係る。
又は光導電体自体の低抵抗層で構成した第1駆動電極層
と、光導電体層と、絶縁体で区分された多数の画素電極
を配設した画素電極層と、誘電体反射層と、液晶層と、
透明電極で構成した第2駆動電極層を順に積層させた積
層構造を有し、前記の各駆動電極層間に交番電圧を印加
した状態で、前記第1駆動電極層へ入射する書込み光に
基づいて、前記第2駆動電極層へ入射する読出し光を変
調して反射させる空間光変調装置において、前記画素電
極層と誘電体反射層の間に誘電性物質からなる平坦化層
を設けたことを特徴とする空間光変調装置に係る。
【0017】第2の発明は、第1の発明における平坦化
層を塗布型ケイ素化合物で構成する場合に、その平坦化
層と画素電極層の間に絶縁膜を設けた空間光変調装置に
係る。 そして、その絶縁膜としては、SiO2又はSi
Nからなる膜、若しくはSiO2の膜とSiNの膜の積層
構造を適用することができる。
層を塗布型ケイ素化合物で構成する場合に、その平坦化
層と画素電極層の間に絶縁膜を設けた空間光変調装置に
係る。 そして、その絶縁膜としては、SiO2又はSi
Nからなる膜、若しくはSiO2の膜とSiNの膜の積層
構造を適用することができる。
【0018】
第1の発明について;この発明によれば、平坦化層を設
けたことにより、製造工程で画素電極層の表面に溝等の
凹凸が発生していても、誘電体反射層の成膜側面を平坦
化でき、誘電体反射層に凹凸が発生することを防止でき
る。尚、平坦化層は誘電性物質からなるものであること
から、画素電極相互間の絶縁性は維持される。
けたことにより、製造工程で画素電極層の表面に溝等の
凹凸が発生していても、誘電体反射層の成膜側面を平坦
化でき、誘電体反射層に凹凸が発生することを防止でき
る。尚、平坦化層は誘電性物質からなるものであること
から、画素電極相互間の絶縁性は維持される。
【0019】第2の発明について;第1の発明の空間光
変調装置を製造する際に、画素電極層の各画素電極と光
導電体層の間でのダイオード特性を改善するために所定
温度でのアニールを行うが、平坦化層として最適な塗布
型ケイ素化合物を用いる場合にはその硬化温度が前記の
アニール温度より相対的に高く、平坦化層を完全に硬化
させようとするとそのアニール工程で画素電極面に粗れ
を発生させたり、ダイオード特性の安定性を害する恐れ
がある。従って、塗布型ケイ素化合物の平坦化層に係る
アニール温度を低い範囲に設定せざるを得ず、その結
果、平坦化層の溶剤成分や未反応部が画素電極と光導電
体層の接触面に残留し、電気的影響や不純物の拡散を発
生させて光変調特性に悪影響を与える。この発明の絶縁
膜は、平坦層の塗布型ケイ素化合物の硬化処理が不完全
であっても、画素電極と光導電体層の接触面に影響を及
ぼさないようにする機能を果たす。
変調装置を製造する際に、画素電極層の各画素電極と光
導電体層の間でのダイオード特性を改善するために所定
温度でのアニールを行うが、平坦化層として最適な塗布
型ケイ素化合物を用いる場合にはその硬化温度が前記の
アニール温度より相対的に高く、平坦化層を完全に硬化
させようとするとそのアニール工程で画素電極面に粗れ
を発生させたり、ダイオード特性の安定性を害する恐れ
がある。従って、塗布型ケイ素化合物の平坦化層に係る
アニール温度を低い範囲に設定せざるを得ず、その結
果、平坦化層の溶剤成分や未反応部が画素電極と光導電
体層の接触面に残留し、電気的影響や不純物の拡散を発
生させて光変調特性に悪影響を与える。この発明の絶縁
膜は、平坦層の塗布型ケイ素化合物の硬化処理が不完全
であっても、画素電極と光導電体層の接触面に影響を及
ぼさないようにする機能を果たす。
【0020】
【実施例】以下、本発明の空間光変調装置の実施例を図
1から図5を用いて詳細に説明する。 《実施例1》先ず、図1は実施例装置の断面構造を示
し、同図において図6と同一の符号で示される要素は平
坦化層21を除いて図6と同一のものである。また、各要
素の基本的機能についても図6の装置の場合と同様であ
ることから、ここではそれらの共通要素に係る解説及び
基本動作に係る説明を省略する。
1から図5を用いて詳細に説明する。 《実施例1》先ず、図1は実施例装置の断面構造を示
し、同図において図6と同一の符号で示される要素は平
坦化層21を除いて図6と同一のものである。また、各要
素の基本的機能についても図6の装置の場合と同様であ
ることから、ここではそれらの共通要素に係る解説及び
基本動作に係る説明を省略する。
【0021】本実施例装置の特徴は、画素電極層5と誘
電体反射層6の間に平坦化層21が介在せしめられている
点に特徴があり、平坦化層21は画素電極層5の誘電体反
射層6側の表面に生じている凹凸を平坦化すると共に、
各画素電極4と誘電体反射層6の間に薄い誘電体膜を構成
して誘電体反射層6と完全な平坦面で接合している。
電体反射層6の間に平坦化層21が介在せしめられている
点に特徴があり、平坦化層21は画素電極層5の誘電体反
射層6側の表面に生じている凹凸を平坦化すると共に、
各画素電極4と誘電体反射層6の間に薄い誘電体膜を構成
して誘電体反射層6と完全な平坦面で接合している。
【0022】次に、本実施例装置の製造方法を図3を参
照しながら説明する。先ず、リフトオフ法によって画素
電極層5を形成するまでの工程[(A)〜(H)]は図8に示し
た工程と同様である。しかし、この装置の製造工程で
は、画素電極層5の形成後において、図8に示したよう
に誘電体反射層6を直接成膜するのではなく、絶縁体3と
画素電極4が露出している画素電極層5の表面に対してス
ピンコート法等によって誘電性物質である塗布型ケイ素
化合物(SOG:Spin On Glass)の塗布皮膜を形成し、そ
の形成後にアニールを行って硬化させ、安定した平坦化
層21を構成させる[(X)]。その平坦化層21の形成工程(X)
において、SOGは画素電極層5の構成工程(H)で各画素
電極4の周囲に発生した溝15の中まで充填されて絶縁体3
と画素電極4の表面を薄膜で平坦に覆った状態になり、
平坦化層21の表面には溝15による凹凸や屈曲が現われ
ず、完全な平坦面が構成される。尚、必要であれば平坦
化層21の表面をエッチバックすることにより、更に平坦
度を向上させることもできる。
照しながら説明する。先ず、リフトオフ法によって画素
電極層5を形成するまでの工程[(A)〜(H)]は図8に示し
た工程と同様である。しかし、この装置の製造工程で
は、画素電極層5の形成後において、図8に示したよう
に誘電体反射層6を直接成膜するのではなく、絶縁体3と
画素電極4が露出している画素電極層5の表面に対してス
ピンコート法等によって誘電性物質である塗布型ケイ素
化合物(SOG:Spin On Glass)の塗布皮膜を形成し、そ
の形成後にアニールを行って硬化させ、安定した平坦化
層21を構成させる[(X)]。その平坦化層21の形成工程(X)
において、SOGは画素電極層5の構成工程(H)で各画素
電極4の周囲に発生した溝15の中まで充填されて絶縁体3
と画素電極4の表面を薄膜で平坦に覆った状態になり、
平坦化層21の表面には溝15による凹凸や屈曲が現われ
ず、完全な平坦面が構成される。尚、必要であれば平坦
化層21の表面をエッチバックすることにより、更に平坦
度を向上させることもできる。
【0023】次に、前記の平坦化層21の表面に対して図
8の場合と同様に反射膜を多層成膜して誘電体反射層6
を形成する[(Y)]。この場合、前記のように平坦化層21
の表面が高い平坦度を有しているため、誘電体反射層6
は均一な層厚で且つ凹凸や屈曲の無い平坦面となり、ピ
ンホール等の欠陥を発生させないで理想的な反射面を構
成する。
8の場合と同様に反射膜を多層成膜して誘電体反射層6
を形成する[(Y)]。この場合、前記のように平坦化層21
の表面が高い平坦度を有しているため、誘電体反射層6
は均一な層厚で且つ凹凸や屈曲の無い平坦面となり、ピ
ンホール等の欠陥を発生させないで理想的な反射面を構
成する。
【0024】そして、従来技術と同様に、誘電体反射層
6と駆動電極層8の間への液晶層7の封止と各駆動電極層
1,8の表面への透明絶縁性基板9,10の接合によって本実
施例装置は完成するが、平坦化層21を設けた場合におけ
る各画素電極4と絶縁体3の隣接部分を拡大すると図2に
示すような状態になっており、誘電体反射層6が液晶層7
側において完全な平面反射面となっているために反射率
の低下や解像度の劣化がなく、また誘電体反射層6と光
導電体層2の間は平坦化層21によって完全に分離される
ために読出し光FBが光導電体層2側へ漏洩してコントラ
ストを低下させるような現象は発生しない。更に、強い
読出し光での投射が可能になる。
6と駆動電極層8の間への液晶層7の封止と各駆動電極層
1,8の表面への透明絶縁性基板9,10の接合によって本実
施例装置は完成するが、平坦化層21を設けた場合におけ
る各画素電極4と絶縁体3の隣接部分を拡大すると図2に
示すような状態になっており、誘電体反射層6が液晶層7
側において完全な平面反射面となっているために反射率
の低下や解像度の劣化がなく、また誘電体反射層6と光
導電体層2の間は平坦化層21によって完全に分離される
ために読出し光FBが光導電体層2側へ漏洩してコントラ
ストを低下させるような現象は発生しない。更に、強い
読出し光での投射が可能になる。
【0025】《実施例2》上記の実施例1では、SOG
の平坦化層21を設けることによって画素電極層5の形成
工程で発生する凹凸が誘電体反射層6に現れてしまうこ
とを防止し、平坦な誘電体反射層6による良好な光変調
動作が得られるようにしている。しかし、実施例1で製
造した空間光変調装置を用いてその変調画像の評価を行
ったところ、平坦化層21を設けた場合と設けない場合を
比較して確かに前記の改善効果が見られたが、詳細な評
価基準で見ると画像の解像度やコントラスト等において
未だ十分なものといえない点もあった。
の平坦化層21を設けることによって画素電極層5の形成
工程で発生する凹凸が誘電体反射層6に現れてしまうこ
とを防止し、平坦な誘電体反射層6による良好な光変調
動作が得られるようにしている。しかし、実施例1で製
造した空間光変調装置を用いてその変調画像の評価を行
ったところ、平坦化層21を設けた場合と設けない場合を
比較して確かに前記の改善効果が見られたが、詳細な評
価基準で見ると画像の解像度やコントラスト等において
未だ十分なものといえない点もあった。
【0026】そこで、その原因を調査・検討してみたと
ころ、次のような事実が判明した。先ず、SOGの主成
分である塗布型ケイ素化合物は、通常その硬化が400
℃から始まり600℃以上で完全に硬化する。従って、
実施例1における平坦化層21の形成[図3の工程(X)]後
のアニールはそのような温度条件を設定して実行されて
いる。一方、平坦化層21の形成工程の前段階では、画素
電極層5の形成工程(H)が終了した後に各画素電極4と光
誘電体層2の間でのダイオード特性を改善するために4
00〜500℃程度のアニールを施している。このアニ
ールは各画素電極4のPtが光誘電体層2のSiと反応して
その接合面付近にPtSiを形成させることにあり、前記
のダイオード特性の逆バイアスリーク電流がPtSiの形
成温度に大きく依存しているために、当然に前記のアニ
ール条件によることが望ましい。従って、各画素電極4
と光誘電体層2の間のダイオード特性を改善させるため
のアニール条件に対して平坦化層21のSOGを完全に硬
化させるためのアニール条件は100℃以上高くなって
いる。実施例1では平坦化層21のアニール条件を前記の
ように理想条件に設定しているため、結果的にPtSiの
形成温度を超えて加熱していることになり、各画素電極
4と光誘電体層2の間のダイオード特性として理想的なも
のが得られず、逆バイアスリーク電流が大きくなってい
た。また、500℃以上で加熱されると、各画素電極4
の表面に荒れが発生していた。
ころ、次のような事実が判明した。先ず、SOGの主成
分である塗布型ケイ素化合物は、通常その硬化が400
℃から始まり600℃以上で完全に硬化する。従って、
実施例1における平坦化層21の形成[図3の工程(X)]後
のアニールはそのような温度条件を設定して実行されて
いる。一方、平坦化層21の形成工程の前段階では、画素
電極層5の形成工程(H)が終了した後に各画素電極4と光
誘電体層2の間でのダイオード特性を改善するために4
00〜500℃程度のアニールを施している。このアニ
ールは各画素電極4のPtが光誘電体層2のSiと反応して
その接合面付近にPtSiを形成させることにあり、前記
のダイオード特性の逆バイアスリーク電流がPtSiの形
成温度に大きく依存しているために、当然に前記のアニ
ール条件によることが望ましい。従って、各画素電極4
と光誘電体層2の間のダイオード特性を改善させるため
のアニール条件に対して平坦化層21のSOGを完全に硬
化させるためのアニール条件は100℃以上高くなって
いる。実施例1では平坦化層21のアニール条件を前記の
ように理想条件に設定しているため、結果的にPtSiの
形成温度を超えて加熱していることになり、各画素電極
4と光誘電体層2の間のダイオード特性として理想的なも
のが得られず、逆バイアスリーク電流が大きくなってい
た。また、500℃以上で加熱されると、各画素電極4
の表面に荒れが発生していた。
【0027】次に、以上の事実に基づいて、ダイオード
特性を改善するためのアニール条件はそのまま400〜
500℃とし、平坦化層21のアニール条件を450度と
してみた。その場合、平坦化層21の抵抗率を調べると1
010Ω・cm以上あり十分な抵抗率が得られているにも関
わらず、画像の解像度やコントラスト等は十分なもので
はなかった。そして、その原因を調査してみると、抵抗
率は十分であってもやはり平坦化層21の硬化が不完全で
あり、SOGの溶剤成分や未反応部が各画素電極4と光
誘電体層2の界面部分に残留し、逆バイアス時のリーク
電流を増加させていることが判明した。
特性を改善するためのアニール条件はそのまま400〜
500℃とし、平坦化層21のアニール条件を450度と
してみた。その場合、平坦化層21の抵抗率を調べると1
010Ω・cm以上あり十分な抵抗率が得られているにも関
わらず、画像の解像度やコントラスト等は十分なもので
はなかった。そして、その原因を調査してみると、抵抗
率は十分であってもやはり平坦化層21の硬化が不完全で
あり、SOGの溶剤成分や未反応部が各画素電極4と光
誘電体層2の界面部分に残留し、逆バイアス時のリーク
電流を増加させていることが判明した。
【0028】そこで、その対策として、図4に示すよう
に画素電極層5を構成している画素電極4とそれを区分し
ている絶縁体3の表面に更に絶縁膜22を被膜させ、その
絶縁膜22の表面に平坦化層21を450℃のアニール条件
で設けることとした。この絶縁膜22は、不完全な硬化状
態にある平坦化層21のSOGが画素電極4側のショット
キー接合面に与える電気的影響や不純物拡散を防止する
役割を果たし、平坦化層21が理想的なアニール条件で硬
化されないことによる前記の不具合を解消させる。
に画素電極層5を構成している画素電極4とそれを区分し
ている絶縁体3の表面に更に絶縁膜22を被膜させ、その
絶縁膜22の表面に平坦化層21を450℃のアニール条件
で設けることとした。この絶縁膜22は、不完全な硬化状
態にある平坦化層21のSOGが画素電極4側のショット
キー接合面に与える電気的影響や不純物拡散を防止する
役割を果たし、平坦化層21が理想的なアニール条件で硬
化されないことによる前記の不具合を解消させる。
【0029】また、絶縁膜22の材質としては、画素電極
4のPtや絶縁体3のSi3N4との付着性が良好で且つ高抵
抗であればよく、例えば二酸化珪素(SiO2)や窒化シリ
コン(SiN)等を用いることができ、その膜厚に関して
は拡散阻止能に基づいて決定される。更に、被膜された
際の膜応力を考慮して、低応力のSiO2膜と拡散阻止能
の大きいSiN膜の積層構造として構成させてもよい。
4のPtや絶縁体3のSi3N4との付着性が良好で且つ高抵
抗であればよく、例えば二酸化珪素(SiO2)や窒化シリ
コン(SiN)等を用いることができ、その膜厚に関して
は拡散阻止能に基づいて決定される。更に、被膜された
際の膜応力を考慮して、低応力のSiO2膜と拡散阻止能
の大きいSiN膜の積層構造として構成させてもよい。
【0030】そして、その絶縁膜22を介在させた空間光
変調装置の製造に際しては、図3に示した製造工程に単
に絶縁膜22を施す工程が組込まれるだけである。即ち、
図5に示すように、図3の製造工程における画素電極層
5の形成工程(H)が完了した後、ダイオード特性の改善の
ためのアニール(400℃〜500℃)を施し、次にプラ
ズマCVD法で絶縁膜22を蒸着させる工程(Z)を介在さ
せ、その後にスピンコート法等によってSOGの塗布皮
膜を形成し(X)、450℃のアニールを行って平坦化層2
1を構成させる。平坦化層21のアニール条件は450℃
で理想条件(完全硬化温度:600℃以上)からみると低
いが、前記のように十分な抵抗率が得られており、その
硬化不完全による問題は画素電極層5と平坦化層21の間
に絶縁膜22が介在したことにより完全に解消される。
変調装置の製造に際しては、図3に示した製造工程に単
に絶縁膜22を施す工程が組込まれるだけである。即ち、
図5に示すように、図3の製造工程における画素電極層
5の形成工程(H)が完了した後、ダイオード特性の改善の
ためのアニール(400℃〜500℃)を施し、次にプラ
ズマCVD法で絶縁膜22を蒸着させる工程(Z)を介在さ
せ、その後にスピンコート法等によってSOGの塗布皮
膜を形成し(X)、450℃のアニールを行って平坦化層2
1を構成させる。平坦化層21のアニール条件は450℃
で理想条件(完全硬化温度:600℃以上)からみると低
いが、前記のように十分な抵抗率が得られており、その
硬化不完全による問題は画素電極層5と平坦化層21の間
に絶縁膜22が介在したことにより完全に解消される。
【0031】このようにして製造した空間光変調装置に
ついてその変調画像を評価してみたところ、平坦化層21
のアニールが十分でないことによる前記の電気的影響や
不純物拡散が見られず、十分に満足し得る解像度やコン
トラストが得られた。
ついてその変調画像を評価してみたところ、平坦化層21
のアニールが十分でないことによる前記の電気的影響や
不純物拡散が見られず、十分に満足し得る解像度やコン
トラストが得られた。
【0032】
【発明の効果】本発明の空間光変調装置は、以上の構成
を有していることにより、次のような効果を奏する。請
求項1の発明は、画素電極層と誘電体反射層の間に誘電
性物質からなる平坦化層を設けたことにより、リフトオ
フ法による画素電極層の形成工程でその層の表面に凹凸
が発生しても、欠陥の無い誘電体反射層を優れた平坦度
で構成でき、また誘電体反射層と光導電体層を分離でき
る。従って、製造工程に起因した読出し光の反射率とコ
ントラストの低下、及び画像の解像度の劣化を有効に防
止することができ、高性能な空間光変調機能を実現する
ことが可能になる。また、強い読出し光での投射が可能
になる。請求項2の発明は、請求項1の発明において平
坦化層の材質として最適な塗布型ケイ素化合物を用いた
場合に、そのアニール処理の温度が画素電極層の各画素
電極と光誘電体層の間のダイオード特性を改善するため
に施されるアニール処理の温度より高くなり、後者のア
ニール条件を優先させると平坦化層を完全に硬化でき
ず、画素電極と光導電体層の接触面に対する電気的影響
や不純物拡散によって光変調特性に好ましくない結果を
もたらすが、画素電極層と平坦化層の間に抵抗膜を介在
させたことによってその不具合を解消させ、より高精度
な空間光変調を可能にする。請求項3の発明は、請求項
2の抵抗膜に関して、画素電極層との付着性やその高抵
抗性等の点で最適な材質を与える。
を有していることにより、次のような効果を奏する。請
求項1の発明は、画素電極層と誘電体反射層の間に誘電
性物質からなる平坦化層を設けたことにより、リフトオ
フ法による画素電極層の形成工程でその層の表面に凹凸
が発生しても、欠陥の無い誘電体反射層を優れた平坦度
で構成でき、また誘電体反射層と光導電体層を分離でき
る。従って、製造工程に起因した読出し光の反射率とコ
ントラストの低下、及び画像の解像度の劣化を有効に防
止することができ、高性能な空間光変調機能を実現する
ことが可能になる。また、強い読出し光での投射が可能
になる。請求項2の発明は、請求項1の発明において平
坦化層の材質として最適な塗布型ケイ素化合物を用いた
場合に、そのアニール処理の温度が画素電極層の各画素
電極と光誘電体層の間のダイオード特性を改善するため
に施されるアニール処理の温度より高くなり、後者のア
ニール条件を優先させると平坦化層を完全に硬化でき
ず、画素電極と光導電体層の接触面に対する電気的影響
や不純物拡散によって光変調特性に好ましくない結果を
もたらすが、画素電極層と平坦化層の間に抵抗膜を介在
させたことによってその不具合を解消させ、より高精度
な空間光変調を可能にする。請求項3の発明は、請求項
2の抵抗膜に関して、画素電極層との付着性やその高抵
抗性等の点で最適な材質を与える。
【図1】本発明の実施例1に係る空間光変調装置の断面
図である。
図である。
【図2】実施例1の装置における画素電極と絶縁体の隣
接部分の拡大図である。
接部分の拡大図である。
【図3】実施例1の装置の製造工程図である。
【図4】実施例2の装置における画素電極と絶縁体の隣
接部分の拡大図である。
接部分の拡大図である。
【図5】実施例2の装置の部分的な製造工程図である。
【図6】従来の空間光変調装置の断面図である。
【図7】従来の装置における画素電極と絶縁体の隣接部
分の拡大図である。
分の拡大図である。
【図8】従来の装置の製造工程図である。
1,8…駆動電極層(第1駆動電極層,第2駆動電極層)、2
…光導電体層、3…絶縁体、4…画素電極、5…画素電極
層、6…誘電体反射層、7…液晶層、9,10…透明絶縁性基
板、11…駆動電源、12…スペーサ、15,16…溝、21…平
坦化層、22…絶縁膜、31…高抵抗N型単結晶Si基板、
32…窒化シリコン層、33…ホトレジスト、34,35…開口
部、36…白金(Pt)等の金属。
…光導電体層、3…絶縁体、4…画素電極、5…画素電極
層、6…誘電体反射層、7…液晶層、9,10…透明絶縁性基
板、11…駆動電源、12…スペーサ、15,16…溝、21…平
坦化層、22…絶縁膜、31…高抵抗N型単結晶Si基板、
32…窒化シリコン層、33…ホトレジスト、34,35…開口
部、36…白金(Pt)等の金属。
Claims (3)
- 【請求項1】 透明電極又は光導電体自体の低抵抗層で
構成した第1駆動電極層と、光導電体層と、絶縁体で区
分された多数の画素電極を配設した画素電極層と、誘電
体反射層と、液晶層と、透明電極で構成した第2駆動電
極層を順に積層させた積層構造を有し、前記の各駆動電
極層間に交番電圧を印加した状態で、前記第1駆動電極
層へ入射する書込み光に基づいて、前記第2駆動電極層
へ入射する読出し光を変調して反射させる空間光変調装
置において、前記画素電極層と誘電体反射層の間に誘電
性物質からなる平坦化層を設けたことを特徴とする空間
光変調装置。 - 【請求項2】 請求項1の空間光変調装置において、平
坦化層を塗布型ケイ素化合物で構成する場合に、その平
坦化層と画素電極層の間に絶縁膜を設けた空間光変調装
置。 - 【請求項3】 絶縁膜がSiO2又はSiNからなる膜、
若しくはSiO2の膜とSiNの膜の積層構造である請求
項2の空間光変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31764794A JPH07209665A (ja) | 1993-11-30 | 1994-11-28 | 空間光変調装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-326133 | 1993-11-30 | ||
| JP32613393 | 1993-11-30 | ||
| JP31764794A JPH07209665A (ja) | 1993-11-30 | 1994-11-28 | 空間光変調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07209665A true JPH07209665A (ja) | 1995-08-11 |
Family
ID=26569091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31764794A Pending JPH07209665A (ja) | 1993-11-30 | 1994-11-28 | 空間光変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07209665A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747751A3 (en) * | 1995-06-09 | 1997-04-09 | Seiko Instr Inc | Spacious light modulator with liquid crystal layer |
| KR970059792A (ko) * | 1996-01-29 | 1997-08-12 | 카나이 쯔또무 | 액정표시소자 및 그것을 사용한 액정표시장치 |
| JP2002532768A (ja) * | 1998-12-23 | 2002-10-02 | オーロラ システムズ, インコーポレイテッド | 平面反射型ライトバルブバックプレーンおよびその製造方法 |
| JP2002533773A (ja) * | 1998-12-23 | 2002-10-08 | オーロラ システムズ, インコーポレイテッド | 薄い平面層をデバイスの表面上に形成する組み合わせcmp−エッチング方法 |
| CN112596281A (zh) * | 2020-12-17 | 2021-04-02 | 中国科学院半导体研究所 | 空间光调制器及其制备方法 |
-
1994
- 1994-11-28 JP JP31764794A patent/JPH07209665A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747751A3 (en) * | 1995-06-09 | 1997-04-09 | Seiko Instr Inc | Spacious light modulator with liquid crystal layer |
| KR970059792A (ko) * | 1996-01-29 | 1997-08-12 | 카나이 쯔또무 | 액정표시소자 및 그것을 사용한 액정표시장치 |
| JP2002532768A (ja) * | 1998-12-23 | 2002-10-02 | オーロラ システムズ, インコーポレイテッド | 平面反射型ライトバルブバックプレーンおよびその製造方法 |
| JP2002533773A (ja) * | 1998-12-23 | 2002-10-08 | オーロラ システムズ, インコーポレイテッド | 薄い平面層をデバイスの表面上に形成する組み合わせcmp−エッチング方法 |
| JP2010282240A (ja) * | 1998-12-23 | 2010-12-16 | Aurora Systems Inc | 反射型ディスプレイ |
| CN112596281A (zh) * | 2020-12-17 | 2021-04-02 | 中国科学院半导体研究所 | 空间光调制器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101287478B1 (ko) | 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 | |
| KR100344206B1 (ko) | 어레이기판의 제조방법 및 액정표시장치의 제조방법 | |
| CN101287314B (zh) | 显示装置及其制造方法 | |
| US7879630B2 (en) | Method for manufacturing a microlens substrate and method for manufacturing a liquid crystal panel | |
| US6876416B2 (en) | Liquid crystal display apparatus having alignment film and method of manufacturing the same | |
| US20010005245A1 (en) | Color liquid crystal display and method of manufacturing color liquid crystal display | |
| EP0338766A1 (en) | Method of fabricating an active matrix substrate | |
| US5497255A (en) | Spacial light modulation device including a pixel electode layer and a method for manufacturing the same | |
| KR100538598B1 (ko) | 전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치 | |
| US10971565B2 (en) | Pixel structure | |
| KR100767894B1 (ko) | 박막 트랜지스터, 액정 표시기 및 그 제조 방법 | |
| KR100726130B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| JP2005173106A (ja) | 電気光学装置及びその製造方法 | |
| JP2002250913A (ja) | 液晶表示装置とその製造方法 | |
| TW538296B (en) | LCD display elements | |
| CN113675241A (zh) | 显示装置及其制造方法 | |
| KR0182019B1 (ko) | 액정셀 및그 제조 방법 | |
| JP3076504B2 (ja) | 絶縁膜を有する電子装置および絶縁膜の形成方法 | |
| JPH0996834A (ja) | 空間光変調装置 | |
| KR100957576B1 (ko) | 액정표시장치 | |
| KR200258146Y1 (ko) | 액정 표시 장치용 어레이 기판 | |
| JPH103091A (ja) | 液晶表示素子 | |
| KR100981639B1 (ko) | 상부 기판, 이를 갖는 액정표시장치 및 이의 제조방법 | |
| JPH09189903A (ja) | 液晶装置及びその製造方法 | |
| KR19980067881A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |