JPH0720972Y2 - 積分器回路 - Google Patents

Description

【考案の詳細な説明】 （イ）産業上の利用分野 この考案は演算増幅器を用いた積分器回路に係り、特
に、PLL回路を構成するのに好適な積分器回路に関す
る。

（ロ）従来技術 従来より、演算増幅器を用いた積分器回路は第３図
（Ａ）および（Ｂ）の構成になっていた。

演算増幅器１のマイナス側入力端子に入力信号を加えた
反転増幅器を形成し、入力抵抗R₃と帰還抵抗R₄で構成さ
れている。抵抗R₁,R₂は入力端子INの直流電位を決める
抵抗で、電源V_cc,V_ss間に挿入されている。

演算増幅器１の直流電圧利得は非常に大きく、上記の反
転増幅器の直流電圧利得は抵抗R₃とR₄の比で決まる。こ
の抵抗R₄は高抵抗に設定されていて、演算増幅器１の開
ループ電圧利得のばらつきの影響を受けないようになっ
ている。

演算増幅器１のプラス側入力端子は、第３図（Ａ）では
可変抵抗器VR₁によってバイアス直流電圧が印加されて
いる。また第３図（Ｂ）は固定電源E₀が加えられてい
る。

積分器は演算増幅器１と抵抗R₃,R₄およびコンデンサC₁
で構成され、入力端子INに方形波信号を加えた場合、出
力端子OUTには積分された三角波信号が出力される。ま
た、積分器の下限周波数は抵抗R₄とコンデンサC₁で決め
られ、一般には出力の三角波信号の直線性を良くするた
めに、下限周波数の10倍以上の周波数範囲で使われる。
更に、積分器の出力直流電圧は可変抵抗器VR₁で調整し
て決められている。

第３図（Ａ）は演算増幅器１のプラス側入力端子に可変
抵抗器VR₁で調整された電圧を加えて、積分器の出力電
圧を調整している。また、第３図（Ｂ）は可変抵抗器VR
₁で調整された可変電圧を高抵抗R₅を介して、電流とし
て演算増幅器１のマイナス側入力端子に供給して、出力
電圧の調整を行っている。

出力電圧調整は、演算増幅器１の直流電圧利得が前記の
ように非常に大きいため、可変抵抗器VR₁の可変電圧の
微調整ができることが要求される。このため、可変抵抗
器VR₁回路は第４図のように可変抵抗器VR₁の両端に抵抗
R₆,R₇を挿入して、可変抵抗器VR₁の可変範囲を挾め、可
変できる電圧の分解能を上げて微調整ができるように構
成される。

可変抵抗器VR₁による調整は入力回路の抵抗R₁,R₂で設定
される演算増幅器１のマイナス側入力端子の直流電圧
と、プラス側入力端子の電圧がほぼ同じ電圧になるよう
調整される。

特に、抵抗R₁,R₂のばらつき及び前記可変電圧範囲を決
める抵抗R₆,R₇のばらつきがカバーできる範囲に可変電
圧範囲を設定しなければいけない。

（ハ）考案が解決しようとする問題点 しかし、上記した従来の積分器回路の出力電圧調整にお
いては、入力回路の抵抗R₁,R₂の抵抗値のばらつきや、
可変抵抗器の電圧可変範囲を決める抵抗R₆,R₇の抵抗値
のばらつきが一方向に片寄って、最悪のケースになった
時のことを考慮すると、可変抵抗器の電圧可変範囲を余
り挾くすることができない。すなわち、電圧可変の微調
整が困難になり、積分器回路を構成する演算増幅器の直
流電圧利得が大きいだけに、出力電圧の調整が非常にや
りにくいという欠点があった。

この考案は上記した点に鑑みてなされたものであり、そ
の目的とするところは、可変抵抗器の調整による可変電
圧を演算増幅器で構成したボルテージフォロワ回路を通
して、入力端子に供給して出力電圧の調整を行ない、可
変抵抗器の可変電圧範囲を小さくする抵抗を無くすか、
または小さくして抵抗のばらつきの影響を少なくして微
調整ができる積分器回路の出力電圧調整回路を提供す
る。

（ニ）問題を解決するための手段 この考案に係る積分器回路は演算増幅器の一方の入力へ
コンデンサと抵抗を介して帰還をかけた積分器回路にお
いて、演算増幅器の直流出力電圧を調整する可変抵抗器
と、その可変抵抗器の可変電圧を演算増幅器の他方の入
力端子に供給する供給手段と、上記可変抵抗器の可変電
圧を入力とするボルテージフォロワ回路と、上記ボルテ
ージフォロワ回路の出力電圧を抵抗を介して積分器回路
の入力端子に供給する供給手段とを備えたものである。

また上記ボルテージフォロワ回路の出力電圧を抵抗を介
して積分器回路を構成する演算増幅器のマイナス側入力
端子に供給する供給手段を備えた積分器回路である。

（ホ）作用 可変抵抗器によって設定される可変電圧を演算増幅器の
プラス側入力端子に加えると同時に、演算増幅器で形成
されたボルテージフォロワ回路に入力する。このボルテ
ージフォロワ回路の出力電圧は、抵抗R₅を介して積分器
回路の入力端子に供給されている。

積分器回路の入力電圧（直流電圧）は、抵抗R₁,R₂で設
定された直流入力電圧と、上記可変電圧との電圧差が入
力の等価抵抗ｒと抵抗R₅によって分割され、可変電圧を
基準にこの分割された電圧が入力される。この分割され
た入力電圧は、入力の等価抵抗ｒと抵抗R₅の値の比によ
って小さくすることができる。

すなわち、抵抗R₁,R₂等によってばらついた直流電圧の
変化は、可変電圧の可変範囲を大きくしても調整でき、
積分器回路の出力電圧の調整が容易にできることにな
る。

（ヘ）実施例 この考案に係る積分器回路の実施例を第１図（Ａ），
（Ｂ）にもとづいて説明する。なお、従来例と同一部分
には同一符号を付してその説明を省略する。

第１図（Ａ）は可変抵抗器VR₁の可変出力電圧を演算増
幅器１のプラス側入力端子に供給すると同時に、ボルテ
ージフォロワ回路を形成した演算増幅器２の入力端子に
も供給される。このボルテージフォロワ回路の出力電圧
は、演算増幅器２の直流電圧利得が非常に大きいため、
ボルテージフォロワ回路の入力電圧とほぼ等しいものと
なる。

ボルテージフォロワの出力電圧は抵抗R₅を介して、積分
器回路の入力端子INに接続されている。この抵抗R₅は積
分器回路の入力インピーダンスを下げるため小さくはで
きない。積分器回路を駆動する前段の回路、例えば、位
相比較器回路（PLL回路を形成した場合）が十分に駆動
できるように、積分器回路の入力抵抗（抵抗R₅も含め
る）を決めなければいけない。

第１図（Ｂ）は上記ボルテージフォロワ回路の出力電圧
が抵抗R₅を介して、積分器回路を構成する演算増幅器１
のマイナス入力端子に接続されている。この抵抗R₅は演
算増幅器１に対して加算器として動作し、帰還抵抗R₄よ
り高抵抗になっている。

第２図（Ａ），（Ｂ）は第１図（Ａ），（Ｂ）の積分器
回路の等価回路を示したものである。

第２図（Ａ）の等価回路において、E₁は入力抵抗R₁,R₂
によって作り出された入力直流電圧である。また、抵抗
ｒは入力信号が無い時に入力端子に生ずる等価抵抗で、
抵抗R₁,R₂の並列抵抗である。

可変電圧E₂は可変抵抗器VR₁によって作り出された、積
分器回路の出力電圧を調整するための等価電圧である。
この可変電圧E₂は抵抗R₅で入力端子に接続され、前記入
力電圧E₁と並列に加えられる。

可変電圧E₂は演算増幅器１のプラス側入力端子に加えら
れ、前述のように演算増幅器１の直流電圧利得が非常に
大きいため、可変電圧E₂はほぼ入力電圧E₁に等しく調整
される。

この調整は、入力抵抗R₁,R₂のばらつきによって生ずる
入力電圧E₁のばらつきや、第４図の可変抵抗器VR₁の両
端の抵抗器R₆,R₇のばらつきによって生ずる、可変電圧E
₂のばらつきを十分にカバーして調整できる可変電圧範
囲が必要である。

演算増幅器１を用いた積分器回路の入力抵抗R₃には、第
２図（Ａ）の等価回路で示すように、入力電圧E₁と可変
電圧E₂との電圧差が抵抗ｒと抵抗R₅によって分割されて
加えられる。すなわち、積分器回路には可変電圧E₂と可
変電圧E₂を基準に入力電圧E₁を分割した電圧E_iが入力さ
れる。この分割した電圧E_iは となる。

演算増幅器１のプラス側入力端子に供給される可変電圧
E₂と、上記の分割された電圧E_iとの差は、等価抵抗ｒと
抵抗R₅の比率を適当に選ぶことによって小さくすること
ができる。

今、ｒ≫R₅の条件にすると（１）式は E_i≒E₂ …（２） となる。すなわち可変電圧E₂は積分器回路の入力抵抗R₃
に加わる電圧とほぼ同じになる。しかし、前述のように
抵抗R₅は入力インピーダンスに影響するため、余り小さ
くすることはできないので可変電圧E₂を調整し、積分器
回路の出力電圧を調整しなければならないが、（１）式
で示されているように可変電圧E₂は｛rE₂／（ｒ−
R₅）｝だけ可変範囲が小さくなることになる。

よって、可変電圧E₂の調整は従来例の回路（第３図）の
調整に比べ、調整が容易になり微調整がしやすくなる。

第２図（Ｂ）の等価回路は第１図（Ｂ）の積分回路の等
価回路である。

可変電圧E₂は抵抗R₅を介して演算増幅器１のマイナス側
入力端子に加えられ、この演算増幅器１は加算器として
動作し、等価抵抗ｒ及び入力抵抗R₃を流れる電流は抵抗
R₅と抵抗R₄を流れる電流の和となる。

すなわち、抵抗R₄を流れる電流は等価抵抗ｒ及び入力抵
抗R₃を流れる電流から、抵抗R₅を流れる電流を差し引い
たものであるから、抵抗R₄を流れる電流を小さくするよ
うに等価抵抗ｒや抵抗R₅を選ぶことができる。

このように抵抗R₄を流れる電流を小さくすることによっ
て、積分器回路の出力電圧の調整を容易にすることがで
きる。

なお、抵抗R₅は高抵抗に選ばねばいけない。抵抗R₅が小
さい値になると、抵抗R₅を流れる電流が等価抵抗ｒ及び
入力抵抗R₃を流れる電流と抵抗R₄を流れる電流の和とな
り、抵抗R₄を流れる電流を小さくすることができず、積
分器回路の出力電圧の調整ができないようになる。

積分器回路の直流出力電圧（入力端子に入力信号が無い
時の出力電圧）の調整は、上記第１図（Ａ），（Ｂ）の
回路構成を実施することにより、可変抵抗器VR₁の可変
範囲を小さくして可変電圧の分解能を上げなくとも、十
分に微調整ができる。

（ト）考案の効果 この考案に係る積分器回路は出力電圧の調整において、
各抵抗値のばらつきを考慮して大きくした調整範囲を可
変抵抗器の可変範囲に設定し、しかも、十分に微調整が
できるという効果がある。すなわち、高精度の抵抗器を
使用して上記ばらつきを小さくしなくても、十分に出力
電圧の微調整ができる。

特に、出力信号がＨ（V_CC）,L（V_SS），ハイ・インピー
ダンス（OFF）となるようなトライステート出力の位相
比較器と組み合わせてPLL回路を構成する時、積分器回
路の出力電圧を調整する場合には極めて有効である。

しかも、構造が簡単であって、また安価に構成すること
ができるため実施も容易である等の優れた特長を有して
いる。

【図面の簡単な説明】

第１図（Ａ），（Ｂ）及び第２図（Ａ），（Ｂ）はこの
考案に係る積分器回路の実施例を示し、第１図（Ａ），
（Ｂ）は回路図、第２図（Ａ），（Ｂ）は第１図
（Ａ），（Ｂ）の等価回路図である。 第３図（Ａ），（Ｂ）は従来の回路図、第４図は可変電
圧範囲を設定する可変抵抗器回路図である。 主な番号、符号の説明 1,2……演算増幅器 VR₁……可変抵抗器

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】演算増幅器の一方の入力へコンデンサと抵
   抗を介して帰還をかけた積分器回路において、演算増幅
   器の直流出力電圧を調整する可変抵抗器と、その可変抵
   抗器の可変電圧を演算増幅器の他方の入力端子に供給す
   る供給手段と、上記可変抵抗器の可変電圧を入力とする
   ボルテージフォロワ回路と、上記ボルテージフォロワ回
   路の出力電圧を抵抗を介して積分器回路の入力端子に供
   給する供給手段とを備えたことを特徴とする積分器回
   路。
2. 【請求項２】ボルテージフォロワ回路の出力電圧を抵抗
   を介して積分器回路を構成する演算増幅器のマイナス側
   入力端子に供給する供給手段を備えたことを特徴とする
   請求項１記載の積分器回路。