JPS6325768Y2 - - Google Patents
Info
- Publication number
- JPS6325768Y2 JPS6325768Y2 JP1980035346U JP3534680U JPS6325768Y2 JP S6325768 Y2 JPS6325768 Y2 JP S6325768Y2 JP 1980035346 U JP1980035346 U JP 1980035346U JP 3534680 U JP3534680 U JP 3534680U JP S6325768 Y2 JPS6325768 Y2 JP S6325768Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- current
- power supply
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は増幅器の電源電流が入力信号の如何に
かかわらず一定となるよう構成することにより、
電源インピーダンスの増幅器に与える影響を除去
することを目的としたものである。
かかわらず一定となるよう構成することにより、
電源インピーダンスの増幅器に与える影響を除去
することを目的としたものである。
一般にオーデイオアンプの電源電流は、入力信
号のレベルに応じて変化する為、電源インピーダ
ンスの大きさに比例した電源電圧の変動が発生す
る。そこで、従来では、この電源電圧変動を極小
にして、信号歪を抑制する為に、広帯域にわたり
電源インピーダンスを低減する努力がはられてき
たが、回路技術上の限界及び、配線や半田接続部
等の有するインピーダンスのために、この低減に
も限度があり、また、経済的負担も大きい。
号のレベルに応じて変化する為、電源インピーダ
ンスの大きさに比例した電源電圧の変動が発生す
る。そこで、従来では、この電源電圧変動を極小
にして、信号歪を抑制する為に、広帯域にわたり
電源インピーダンスを低減する努力がはられてき
たが、回路技術上の限界及び、配線や半田接続部
等の有するインピーダンスのために、この低減に
も限度があり、また、経済的負担も大きい。
本考案は上記欠点を改善したもので、増幅器の
電源とは異なる定電流源を備えた電流変化抑圧回
路を設けることにより、増幅器の電源電流を一定
に保持して、信号歪の発生を防止することを目的
とするもので、以下第１図に示す一実施例により
詳細に説明する。
電源とは異なる定電流源を備えた電流変化抑圧回
路を設けることにより、増幅器の電源電流を一定
に保持して、信号歪の発生を防止することを目的
とするもので、以下第１図に示す一実施例により
詳細に説明する。
第１図において、３は非反転入力端子１と反転
入力端子２と、１と同相の出力の得られる非反転
出力端子４と、１と逆相の出力の得られる反転出
力端子５とを有し、かつ、入力信号により電源電
流の変化しない平衡負荷を有する平衡型差動増幅
器で、該端子４，５は差動増幅器を構成するトラ
ンジスタ７，８のベースにそれぞれ接続される。
トランジスタ７，８のエミツタは共通に接続さ
れ、抵抗９を介して＋Ｂ電源端子３５よりバイア
スされる。ダイオード（または、ダイオード接続
されたトランジスタ）１１、抵抗１２，１４、ト
ランジスタ１３はカレントミラー負荷を構成し、
トランジスタ１３のベースはトランジスタ７のコ
レクタに、該トランジスタ１３のコレクタはバイ
アス回路１０を介してトランジスタ８のコレクタ
にそれぞれ接続される。トランジスタ２５，２
９、抵抗２６，２８はSEPPコンプリメンタリー
出力回路を構成し、該トランジスタ２５，２９の
ベースはトランジスタ１３，８のコレクタにそれ
ぞれ接続されると共に、出力端子２７より負帰還
回路６を介して出力信号が増幅器３の反転入力端
子２に負帰還される。このような構成の増幅器に
おいて、カレントミラー負荷を構成する抵抗１
２，１４の接続点１５と−Ｂ電源端子２６間、
SEPPコンプリメンタリー出力回路を構成するト
ランジスタ２５のコレクタ端子２４と−Ｂ電源端
子２６間、及び該出力回路を構成するトランジス
タ２９のコレクタ端子３０と＋Ｂ電源端子３５間
に第１〜第３の抵抗１７，２１，３２がそれぞれ
接続されている。その各々の抵抗の電流変化は検
出回路１８，２２，３３でそれぞれ検出され、該
検出回路に接続された制御回路１９，２３，２４
は、各々の検出出力により前記抵抗１７，２１，
３２の電流変化を抑圧するようにそれぞれ構成さ
れている。第１図においては、この検出回路と制
御回路とで構成された部分を第１〜第３の電流変
化抑圧回路１６，２０，３１として示してある。
第１および第２の電流変化抑圧回路１６，２０の
一実施例を第２図に第３の電流変化抑圧回路３１
の一実施例を第３図に示す。第２図、第３図にお
いて、第１図に対応する端子には同一番号を与え
ると共に、同一機能を有する部分には同一番号を
付与してある。抵抗１７，２１，３２はそれぞれ
端子１５と端子３６間、端子２４と端子３６間、
及び端子３５と端子３０間の電流変化を検出する
抵抗で、トランジスタ３８のベースは抵抗３７を
介して端子１５，２４，３０の対応する端子に接
続され、前記抵抗１７，２１，３２の両端に発生
した電圧変化を増幅する。トランジスタ３８のコ
レクタは定電流源３９を介して接地されると共に
制御用トランジスタ４０のベースに接続される。
該トランジスタ４０のコレクタは接地され、エミ
ツタは端子１５，３４，３０の対応する端子に接
続される。なお、説明を簡略化する為、電流変化
抑圧回路１６，２０を第２図で同時に示すと共に
第２図と第３図の同一機能部には同一番号を付し
ているが、第１図の電流変化抑圧回路１６，２
０，３１のトランジスタ、定電流源及び抵抗が同
一であることを意味してはおらず、同一である必
要はない。
入力端子２と、１と同相の出力の得られる非反転
出力端子４と、１と逆相の出力の得られる反転出
力端子５とを有し、かつ、入力信号により電源電
流の変化しない平衡負荷を有する平衡型差動増幅
器で、該端子４，５は差動増幅器を構成するトラ
ンジスタ７，８のベースにそれぞれ接続される。
トランジスタ７，８のエミツタは共通に接続さ
れ、抵抗９を介して＋Ｂ電源端子３５よりバイア
スされる。ダイオード（または、ダイオード接続
されたトランジスタ）１１、抵抗１２，１４、ト
ランジスタ１３はカレントミラー負荷を構成し、
トランジスタ１３のベースはトランジスタ７のコ
レクタに、該トランジスタ１３のコレクタはバイ
アス回路１０を介してトランジスタ８のコレクタ
にそれぞれ接続される。トランジスタ２５，２
９、抵抗２６，２８はSEPPコンプリメンタリー
出力回路を構成し、該トランジスタ２５，２９の
ベースはトランジスタ１３，８のコレクタにそれ
ぞれ接続されると共に、出力端子２７より負帰還
回路６を介して出力信号が増幅器３の反転入力端
子２に負帰還される。このような構成の増幅器に
おいて、カレントミラー負荷を構成する抵抗１
２，１４の接続点１５と−Ｂ電源端子２６間、
SEPPコンプリメンタリー出力回路を構成するト
ランジスタ２５のコレクタ端子２４と−Ｂ電源端
子２６間、及び該出力回路を構成するトランジス
タ２９のコレクタ端子３０と＋Ｂ電源端子３５間
に第１〜第３の抵抗１７，２１，３２がそれぞれ
接続されている。その各々の抵抗の電流変化は検
出回路１８，２２，３３でそれぞれ検出され、該
検出回路に接続された制御回路１９，２３，２４
は、各々の検出出力により前記抵抗１７，２１，
３２の電流変化を抑圧するようにそれぞれ構成さ
れている。第１図においては、この検出回路と制
御回路とで構成された部分を第１〜第３の電流変
化抑圧回路１６，２０，３１として示してある。
第１および第２の電流変化抑圧回路１６，２０の
一実施例を第２図に第３の電流変化抑圧回路３１
の一実施例を第３図に示す。第２図、第３図にお
いて、第１図に対応する端子には同一番号を与え
ると共に、同一機能を有する部分には同一番号を
付与してある。抵抗１７，２１，３２はそれぞれ
端子１５と端子３６間、端子２４と端子３６間、
及び端子３５と端子３０間の電流変化を検出する
抵抗で、トランジスタ３８のベースは抵抗３７を
介して端子１５，２４，３０の対応する端子に接
続され、前記抵抗１７，２１，３２の両端に発生
した電圧変化を増幅する。トランジスタ３８のコ
レクタは定電流源３９を介して接地されると共に
制御用トランジスタ４０のベースに接続される。
該トランジスタ４０のコレクタは接地され、エミ
ツタは端子１５，３４，３０の対応する端子に接
続される。なお、説明を簡略化する為、電流変化
抑圧回路１６，２０を第２図で同時に示すと共に
第２図と第３図の同一機能部には同一番号を付し
ているが、第１図の電流変化抑圧回路１６，２
０，３１のトランジスタ、定電流源及び抵抗が同
一であることを意味してはおらず、同一である必
要はない。
次に動作を説明する。入力端子１に信号が印加
されると、増幅器３の電源電流及びトランジスタ
７，８で構成される差動増幅器のエミツタバイア
ス抵抗９を流れる電流は、その構成によつて変化
しないが、端子１５の電流は、カレントミラー負
荷の為にトランジスタ７のコレクタ電流変化の２
倍変化する。また、端子３０及び２４の電流変化
は、出力端子２７に接続される負帰還回路も含め
た負荷と、該出力端子２７に発生する出力電圧と
により決まる。従つて、本考案にかかわる回路１
６，２０，３１が無い場合にはこの変化電流が、
＋Ｂ電源端子３５及び−電源端子３６を流れるこ
とになり、該端子３５，３６に接続される電源が
有限なインピーダンスを有する限りその変化電流
によつて電源電圧の変動が発生する。しかるに、
回路１６として第２図に示す回路を接続した場合
を考えると、抵抗１７の電流変化はその両端で電
圧変化として検出され、その変化がトランジスタ
３８によつて増幅されて制御トランジスタ４０の
ベースに印加される。今、電流変化が電流の増加
する方向に変化したとすると、トランジスタ３８
のコレクタ電位は低下し、トランジスタ４０のベ
ース・エミツタ間電圧が減少して該トランジスタ
４０のエミツタ電流は減少する。この時トランジ
スタ３８のコレクタは定電流源３９に接続されて
いる為、該電流源３９の電流値に比しトランジス
タ４０のベース電流が充分に小さく無視出来る程
度であれば、トランジスタ３８のコレクタ電流は
ほとんど変化せず、従つて、そのエミツタ・ベー
ス間電圧及び抵抗３７両端の電圧もほとんど変化
せず、結局、抵抗１７の両端電圧が一定となるよ
うにトランジスタ４０によつて変動電流が抵抗３
７に供給される。また、抵抗１７の電流変化が電
流の減少する方向に変化した場合には、トランジ
スタ３８は前記と逆の動作をしトランジスタ４０
のエミツタ電流が増加して抵抗１７の電流が一定
に保たれる。以上の説明は回路２０，３１につい
ても同様であり、従つて、抵抗２１，３２に流れ
る電流も一定となる。その結果、＋Ｂ電源端子３
５と−Ｂ電源端子３６を流れる電流は、入力端子
１に印加される入力信号電圧の如何にかかわらず
一定値に維持されることになり、たとえ、該電源
端子３５及び３６に接続される電源がインピーダ
ンスを有しているとしてもその影響を除去するこ
とが出来る。また本考案による増幅器は、異常な
電流変化が端子１５，２４，３０に発生し、電流
変化抑圧回路１６，２０，３１の各制御トランジ
スタ４０が制御不能状態になつたとしても、抵抗
１７，２１，３２の値を抵抗３７の値1/10以下に
選んでおけば、端子１５と端子３６、端子２４と
端子３６、端子３５と端子３０との間には抵抗１
７，２１，３２がそれぞれ接続されているのとほ
ぼ等価であつて、第１図の増幅器の信号増幅動作
には何ら影響のない特徴も有している。
されると、増幅器３の電源電流及びトランジスタ
７，８で構成される差動増幅器のエミツタバイア
ス抵抗９を流れる電流は、その構成によつて変化
しないが、端子１５の電流は、カレントミラー負
荷の為にトランジスタ７のコレクタ電流変化の２
倍変化する。また、端子３０及び２４の電流変化
は、出力端子２７に接続される負帰還回路も含め
た負荷と、該出力端子２７に発生する出力電圧と
により決まる。従つて、本考案にかかわる回路１
６，２０，３１が無い場合にはこの変化電流が、
＋Ｂ電源端子３５及び−電源端子３６を流れるこ
とになり、該端子３５，３６に接続される電源が
有限なインピーダンスを有する限りその変化電流
によつて電源電圧の変動が発生する。しかるに、
回路１６として第２図に示す回路を接続した場合
を考えると、抵抗１７の電流変化はその両端で電
圧変化として検出され、その変化がトランジスタ
３８によつて増幅されて制御トランジスタ４０の
ベースに印加される。今、電流変化が電流の増加
する方向に変化したとすると、トランジスタ３８
のコレクタ電位は低下し、トランジスタ４０のベ
ース・エミツタ間電圧が減少して該トランジスタ
４０のエミツタ電流は減少する。この時トランジ
スタ３８のコレクタは定電流源３９に接続されて
いる為、該電流源３９の電流値に比しトランジス
タ４０のベース電流が充分に小さく無視出来る程
度であれば、トランジスタ３８のコレクタ電流は
ほとんど変化せず、従つて、そのエミツタ・ベー
ス間電圧及び抵抗３７両端の電圧もほとんど変化
せず、結局、抵抗１７の両端電圧が一定となるよ
うにトランジスタ４０によつて変動電流が抵抗３
７に供給される。また、抵抗１７の電流変化が電
流の減少する方向に変化した場合には、トランジ
スタ３８は前記と逆の動作をしトランジスタ４０
のエミツタ電流が増加して抵抗１７の電流が一定
に保たれる。以上の説明は回路２０，３１につい
ても同様であり、従つて、抵抗２１，３２に流れ
る電流も一定となる。その結果、＋Ｂ電源端子３
５と−Ｂ電源端子３６を流れる電流は、入力端子
１に印加される入力信号電圧の如何にかかわらず
一定値に維持されることになり、たとえ、該電源
端子３５及び３６に接続される電源がインピーダ
ンスを有しているとしてもその影響を除去するこ
とが出来る。また本考案による増幅器は、異常な
電流変化が端子１５，２４，３０に発生し、電流
変化抑圧回路１６，２０，３１の各制御トランジ
スタ４０が制御不能状態になつたとしても、抵抗
１７，２１，３２の値を抵抗３７の値1/10以下に
選んでおけば、端子１５と端子３６、端子２４と
端子３６、端子３５と端子３０との間には抵抗１
７，２１，３２がそれぞれ接続されているのとほ
ぼ等価であつて、第１図の増幅器の信号増幅動作
には何ら影響のない特徴も有している。
本考案は、その動作原理から第１図、第２図、
第３図のトランジスタ、ダイオード及び電源の極
性を逆にしても同様の動作が得られることは明ら
かである。また、第２図、第３図の抵抗３７は、
抵抗１７，２１，３２両端に過大電圧が発生した
場合のトランジスタ２８のベース電流制限用抵抗
で、その恐れの無い場合には省略することが出来
る。定電流源３９は抵抗１７，２１，３１を流れ
る電流に多少の変動を許すならば、抵抗に置き換
えることが出来る。
第３図のトランジスタ、ダイオード及び電源の極
性を逆にしても同様の動作が得られることは明ら
かである。また、第２図、第３図の抵抗３７は、
抵抗１７，２１，３２両端に過大電圧が発生した
場合のトランジスタ２８のベース電流制限用抵抗
で、その恐れの無い場合には省略することが出来
る。定電流源３９は抵抗１７，２１，３１を流れ
る電流に多少の変動を許すならば、抵抗に置き換
えることが出来る。
以上の説明の如く、本考案によれば、増幅器の
電源電流を入力信号の如何によらず一定にするこ
とが出来、接続される電源のインピーダンスの影
響を除去することが出来る。また、電流変化抑圧
回路は、増幅器の能動素子の特性には何らの影響
も与えないから、増幅器の能動素子との関連を考
慮しないで設計できるので、製造が容易である。
電源電流を入力信号の如何によらず一定にするこ
とが出来、接続される電源のインピーダンスの影
響を除去することが出来る。また、電流変化抑圧
回路は、増幅器の能動素子の特性には何らの影響
も与えないから、増幅器の能動素子との関連を考
慮しないで設計できるので、製造が容易である。
第１図は本考案に係わる増幅器の実施例を示す
回路図、第２図、第３図は該増幅器の一部分を形
成する電流変化抑圧回路の一実施例を示す回路図
である。 ３……平衡型差動増幅器、７，８，１３，２
５，２９，３８，４０……トランジスタ、１７，
２１，３２……第１〜第３の抵抗、１１……ダイ
オード、１５，２４，３０……接続端子、１６，
２０，３１……第１〜第３の電流変化抑圧回路、
１８，２２，３３……電流変化検出回路、１９，
２３，２４……制御回路、２７……出力端子、３
５……＋Ｂ電源端子、３６……−Ｂ電源端子、３
９……定電流源。
回路図、第２図、第３図は該増幅器の一部分を形
成する電流変化抑圧回路の一実施例を示す回路図
である。 ３……平衡型差動増幅器、７，８，１３，２
５，２９，３８，４０……トランジスタ、１７，
２１，３２……第１〜第３の抵抗、１１……ダイ
オード、１５，２４，３０……接続端子、１６，
２０，３１……第１〜第３の電流変化抑圧回路、
１８，２２，３３……電流変化検出回路、１９，
２３，２４……制御回路、２７……出力端子、３
５……＋Ｂ電源端子、３６……−Ｂ電源端子、３
９……定電流源。
Claims (1)
- 【実用新案登録請求の範囲】 カレントミラー負荷を有する差動増幅器と、
SEPPコンプリメンタリー出力回路とにより構成
された正負二電源で動作する増幅器において、 カレントミラー負荷を構成するトランジスタの
エミツタ抵抗と該トランジスタのベースに接続さ
れたダイオード・抵抗の直列回路との接続点と、
電源との間に、第１の抵抗が接続され、 SEPPコンプリメンタリー出力回路の負電源供
給端子と負電源との間に第２の抵抗が接続され、 SEPPコンプリメンタリー出力回路の正電源供
給端子と正電源との間に第３の抵抗が接続され、 上記第１の抵抗に第１の電流変化抑圧回路が、
上記第２の抵抗に第２の電流変化抑圧回路が、上
記第３の抵抗に第３の電流変化抑圧回路がそれぞ
れ接続され、 上記電流変化抑圧回路は、 対応する上記抵抗の両端の電圧変化によりこの
抵抗の電流変化を検知する検知回路と、 定電流源を備え、該検知回路の出力により制御
されて、上記抵抗の両端電圧を一定にする電流を
上記定電流源から上記検出回路に供給することに
より上記抵抗の電流変化を抑圧する制御回路とを
備えたことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980035346U JPS6325768Y2 (ja) | 1980-03-18 | 1980-03-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980035346U JPS6325768Y2 (ja) | 1980-03-18 | 1980-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137513U JPS56137513U (ja) | 1981-10-17 |
| JPS6325768Y2 true JPS6325768Y2 (ja) | 1988-07-13 |
Family
ID=29630988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980035346U Expired JPS6325768Y2 (ja) | 1980-03-18 | 1980-03-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6325768Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654652Y2 (ja) * | 1975-04-08 | 1981-12-19 | ||
| JPS5248452A (en) * | 1975-10-16 | 1977-04-18 | Toshiba Corp | Ladder-type piezoelectric filter |
-
1980
- 1980-03-18 JP JP1980035346U patent/JPS6325768Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137513U (ja) | 1981-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433305A (en) | Amplifier circuit | |
| US3997849A (en) | Push-pull amplifier | |
| US5162751A (en) | Amplifier arrangement | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JPS6341446B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0145766B2 (ja) | ||
| JPS6161568B2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JPS6223136Y2 (ja) | ||
| JPS6223921B2 (ja) | ||
| JP3008569B2 (ja) | 増幅回路 | |
| JPH033403B2 (ja) | ||
| JPS6123691B2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0479482B2 (ja) | ||
| JPH0312487B2 (ja) | ||
| JPH0244166B2 (ja) | ||
| JPS604613B2 (ja) | 差動増幅器 | |
| JPH0666649B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0535606B2 (ja) | ||
| JPS6148209A (ja) | 自動利得制御回路 | |
| JPS6253082B2 (ja) |