JPH07210455A - 記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 記憶装置本来の構成ワード数よりも多くの数
のディジタルデータを記憶することができるようにす
る。 【構成】 外部より入力されるディジタルデータが、デ
ィジタルデータ記憶領域を構成するメモリ回路１ａ，１
ｂ，…に既に書き込まれているデータと同じであるか否
かをデータ比較器２により判定し、その判定の結果、両
データの一致が検出された場合には、そのときに外部よ
り与えられているライトアドレスをアドレス／データ切
り換え回路３により選択し、こうして選択したライトア
ドレスをアドレスデータ記憶領域を構成するメモリ回路
４に書き込んで記憶することにより、外部から入力され
るディジタルデータに比べてデータ量が少ないアドレス
データを記憶した分だけ記憶領域を節約できるようにし
て、記憶装置本来の構成ワード数を越える数のディジタ
ルデータを記憶することができるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルデータを書
き込んで記憶するとともに、外部から与えられる読み出
し命令に応じて上記書き込まれたデータを読み出して出
力するようにした半導体回路よりなる記憶装置に関する
ものである。

【０００２】

【従来の技術】一般に、種々の分野で広範囲に渡って使
用されている半導体記憶装置は、多数のメモリセルがマ
トリックス状に配置されて構成されている。そして、デ
ータの書き込みや読み出しは、上記のように構成された
多数のメモリセルの中から１ワード分のメモリセルがア
ドレスで指定され、ワード単位で行われる。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
半導体記憶装置では、記憶装置本来の構成ワード数を越
えるデータは記憶することができないというのが実情で
あった。すなわち、Ｎワード分のメモリセルにより構成
されている記憶装置では、Ｎワード分のデータを記憶し
たときは、それ以上データを記憶することができなかっ
た。

【０００４】本発明は、このような事情に基づいてなさ
れたものであり、記憶装置本来の構成ワード数よりも多
くのワード数のディジタルデータを記憶することができ
る記憶装置を提供することを目的としている。

【０００５】

【課題を解決するための手段】本発明の記憶装置は、デ
ィジタルデータを書き込んで記憶するとともに、外部か
ら与えられる読み出し命令に応じて上記書き込まれたデ
ータを読み出して出力するようにした半導体回路よりな
る記憶装置において、上記ディジタルデータを書き込ん
で記憶する領域とは別に設けられたアドレス記憶領域
と、入力されたディジタルデータが、上記ディジタルデ
ータ記憶領域に既に書き込まれているデータと同じであ
るか否かを比較するデータ比較器と、上記データ比較器
により一致が検出されたディジタルデータについては、
そのアドレスを記憶するように選択するアドレス／デー
タ選択回路とを具備するものである。

【０００６】本発明の他の特徴とするところは、上記デ
ータ比較器により一致が検出されたディジタルデータに
ついてそのアドレスを上記アドレス記憶領域に記憶する
際に、上記一致が検出されたディジタルデータのアドレ
スを、上記ディジタルデータ記憶領域に既に書き込まれ
ているデータのアドレスとの対で記憶するようにしたも
のである。

【０００７】

【作用】本発明は上記技術手段より成るので、ディジタ
ルデータ記憶領域に既に書き込まれていて、上記データ
比較器によって一致が検出されたディジタルデータにつ
いては、データ量が少ないアドレスデータが記憶装置に
選択的に記憶されることとなり、これによって記憶領域
が節約される。

【０００８】

【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。図１は、本発明の記憶装置の一実施例を
示すブロック図である。図１において、１ａ，１ｂ，…
は、外部より入力されるディジタルデータを記憶する領
域を構成するメモリ回路であり、図２に示すようなメモ
リセルが複数個接続されて、それぞれ１ワードが構成さ
れている。データの書き込みおよび読み出しは、このワ
ード単位に行われる。

【０００９】次いで、２はデータ比較器であり、入力さ
れたディジタルデータがメモリ回路１ａ，１ｂ，…に既
に書き込まれているデータと同じであるか否かを比較す
る。３はアドレス／データ切り換え回路であり、データ
比較器２による比較の結果に応じて、入力されたディジ
タルデータか、あるいはそのときに外部より与えられて
いるライトアドレスかを選択して出力する。

【００１０】次いで、４はアドレス記憶領域を構成する
メモリ回路であり、原則として、アドレス／データ切り
換え回路３により選択されるライトアドレスを書き込ん
で記憶する。なお、このメモリ回路４も、図２に示すよ
うなメモリセルを複数個接続して構成されている。

【００１１】図２において、Ｄはディジタルデータの入
力端子、ＷＥは上記ディジタルデータの書き込み動作を
制御する信号の入力端子、ＲＥはこのメモリセルに書き
込まれたディジタルデータの読み出し動作を制御する信
号の入力端子である。また、ＣＬＫはメモリセルの記憶
内容をクリアにする信号の入力端子、Ｑはディジタルデ
ータの出力端子である。

【００１２】次いで、５はアドレス比較器であり、外部
より与えられるリードアドレスがメモリ回路４に記憶さ
れているアドレスデータと同じであるか否かを比較す
る。６はアドレス選択回路であり、アドレス比較器５に
よる比較の結果に応じて、外部より与えられたリードア
ドレスか、あるいはメモリ回路４に記憶されているアド
レスデータかを選択して出力する。

【００１３】次いで、７はアドレス切り換え装置であ
り、データの書き込み時において、アドレス／データ切
り換え回路３によりライトアドレスが選択された場合
に、後で詳細に説明するように、上記ライトアドレスを
新たなアドレスに変換するために設けられているもので
ある。また、８はアドレス切り換え装置であり、データ
の読み出し時において、上記アドレス切り換え装置７に
より変換されたアドレスを元のアドレスに戻すために設
けられている。

【００１４】次に、上記構成による本実施例の記憶装置
の動作を、図４のデータ記憶例を参照しながら説明す
る。なお、図４は、例えば、１ワードが１６ビットであ
り、記憶装置の構成ワード数が３２ワードであり、ま
た、アドレス長が５ビットである場合についてのデータ
記憶例を示したものである。

【００１５】また、図４の第０ワードから第２７ワード
までは、外部より入力されるディジタルデータが書き込
まれるディジタルデータ記憶領域であり、第２８ワード
から第３１ワードまでは、アドレスデータが書き込まれ
るアドレス記憶領域であるとする。

【００１６】図４において、まず始めに、例えば、0000
000000000000という１６ビットのディジタルデータが外
部より本記憶装置に入力されたとする。このとき、この
外部入力ディジタルデータは、メモリ回路１ａ、すなわ
ち、図４の第０ワードに書き込まれて記憶される。そし
て、メモリ回路１ａに書き込まれたデータは、データ比
較器２に与えられる。

【００１７】ところで、外部より本記憶装置に入力され
るディジタルデータは、データ比較器２に常に与えられ
るように成されている。そして、メモリ回路１ｂ以降、
すなわち、図４の第１ワード以降に外部入力ディジタル
データを記憶する際には、データ比較器２により、上記
外部入力ディジタルデータがメモリ回路１ａ，１ｂ，…
に既に書き込まれているデータの何れかと同じであるか
否かを比較する。

【００１８】このデータ比較器２による比較の結果は、
アドレス／データ切り換え回路３に与えられる。一方、
アドレス／データ切り換え回路３には、外部より入力さ
れるデータと、そのライトアドレスとが常に与えられて
いる。そして、上述のデータ比較器２による比較の結果
に応じて、上記入力データまたはライトアドレスの何れ
かが、このアドレス／データ切り換え回路３により選択
される。

【００１９】すなわち、入力データがメモリ回路１ａ，
１ｂ，…に既に書き込まれているデータの何れとも一致
しない場合は、アドレス／データ切り換え回路３により
入力データが選択される。そして、そのときに外部より
与えられているライトアドレスに対応するメモリ回路の
ライトイネーブル（ＷＥ）がオンとなり、入力データが
そのメモリ回路に書き込まれて記憶される。

【００２０】このようにしてメモリ回路１ｂ以降に書き
込まれて記憶されたデータも、すべてデータ比較器２に
与えられ、外部より新たに入力されてくるディジタルデ
ータとの比較に用いられる。

【００２１】一方、データ比較器２による比較の結果、
入力データがメモリ回路１ａ，１ｂ，…に既に書き込ま
れているデータの何れかと一致する場合は、アドレス／
データ切り換え回路３によりそのときのライトアドレス
が選択される。そして、このようにして選択されたライ
トアドレスが、メモリ回路４の記憶領域の先頭、すなわ
ち、図４の第２８ワードから順に書き込まれて記憶され
る。

【００２２】このように、ライトアドレスがメモリ回路
４に書き込まれる場合は、メモリ回路１ａ，１ｂ，…の
うちの上記ライトアドレスに対応するメモリ回路のライ
トイネーブルはオフとなり、そのメモリ回路にはデータ
が何も書き込まれない。

【００２３】なお、メモリ回路１ａ，１ｂ，…のすべて
にディジタルデータが書き込まれた場合において、メモ
リ回路４にデータを書き込む余裕がまだ残っている場合
は、アドレス／データ切り換え回路３により選択された
ディジタルデータは、メモリ回路４に書き込まれて記憶
される。

【００２４】図４の例は、ディジタルデータ記憶領域の
第０ワードから第１６ワードまではすべて異なるデータ
が入力され、第１７ワード目と第２３ワード目とに第０
ワードに既に書き込まれているデータと同じデータが入
力された場合のデータ記憶例を示している。

【００２５】すなわち、まず、第０ワードから第１６ワ
ードには、外部より入力されたディジタルデータがその
まま順に書き込まれて記憶される。次に、第１７ワード
目に第０ワードのデータと同じ0000000000000000のデー
タが入力されると、データ比較器２によりこの入力デー
タと第０ワードのデータとが一致していることが確認さ
れる。

【００２６】そして、アドレス／データ切り換え回路３
により、上記データ比較器２による確認の結果に応じ
て、そのときに外部より与えられている10001 というラ
イトアドレスが選択される。このようにして選択された
ライトアドレス10001 は、アドレス記憶領域である第２
８ワードに書き込まれて記憶される。

【００２７】このアドレスデータの記憶の際には、第１
７ワードの記憶内容が第０ワードの記憶内容と同じであ
ることを保証するために、第２８ワードの先頭の５ビッ
トに第０ワードのアドレスデータ00000 を書き込んで記
憶するとともに、次の５ビットに第１７ワードのアドレ
スデータ10001 を書き込んで記憶するようにしている。

【００２８】次に、第１８ワードから第２２ワードに異
なる入力データがそのまま順に記憶された後、第２３ワ
ード目に第０ワードのデータと同じ0000000000000000の
データが入力された場合にも同様にして、第２８ワード
中の更に次の５ビットに第２３ワードのアドレスデータ
10111 が書き込まれて記憶される。

【００２９】このようにして、アドレスデータが第２８
ワードに記憶されることにより、データが何も書き込ま
れないこととなった第１７ワードおよび第２３ワード
は、図１のアドレス切り換え装置７により、それぞれ第
４９（＝１７＋３２）ワードおよび第５５（＝２３＋３
２）ワードのアドレスに変換される。

【００３０】このような機能を有するアドレス切り換え
装置７は、図３に示すように構成されている。図３にお
いて、アドレスデコーダ１２では、アドレスデコーダ１
１により選択されたアドレスに、本実施例の記憶装置の
構成ワード数である３２を加算したアドレスが選択され
る。

【００３１】そして、選択器１３により、図１のデータ
比較器２によるデータ比較の結果出力されるアドレス切
り換えビットの値に応じて、アドレスデコーダ１１によ
り選択されたアドレスか、あるいはアドレスデコーダ１
２により選択されたアドレスかの何れかが選択されて出
力される。

【００３２】例えば、上述のように、第１７ワードのラ
イトアドレス10001 が第２８ワードに書き込まれ、第１
７ワードにはデータが何も書き込まれないこととなった
場合は、アドレスデコーダ１２より出力される第４９ワ
ードのアドレスが選択器１３により選択されて出力され
る。これにより、第１７ワードのアドレスが新たなアド
レスとして第４９ワードのアドレスに変換される。

【００３３】以上のように、本実施例の記憶装置の場合
は、外部より入力されるディジタルデータが、ディジタ
ルデータ記憶領域１ａ，１ｂ，…に既に書き込まれてい
るデータと同じである場合に、外部入力ディジタルデー
タに比べてデータ量が少ないアドレスデータをアドレス
記憶領域４に書き込んで記憶していくことにより、ディ
ジタルデータ記憶領域１ａ，１ｂ，…を節約することが
できる。

【００３４】そして、このようにして節約したディジタ
ルデータの記憶領域を、後に外部より入力されてくるデ
ィジタルデータの記憶領域として利用することにより、
記憶装置本来の構成ワード数よりも多くのワード数のデ
ータを記憶することができるようにしている。

【００３５】次に、以上のようにして記憶されたデータ
を読み出す場合には、まず、アドレス比較器５により、
メモリ回路４に記憶されているアドレスデータと、外部
より与えられるリードアドレスとが同じであるか否かが
比較される。

【００３６】そして、このアドレス比較器５による比較
の結果、両データの一致が検出されると、メモリ回路４
に記憶されている所定のアドレスデータがアドレス選択
回路６により選択される。

【００３７】すなわち、図４の例の場合、10001 という
第１７ワードのリードアドレス、または10111 という第
２３ワードのリードアドレスが外部より与えられたとき
は、そのリードアドレスは、メモリ回路４に記憶されて
いるアドレスデータと一致している。したがって、アド
レス選択回路６からは、第１７ワードの記憶内容または
第２３ワードの記憶内容と同じ記憶内容のデータが書き
込まれている00000 という第０ワードのアドレスデータ
が選択されて出力される。

【００３８】一方、アドレス比較器５により両データが
一致しないことが検出されると、外部より与えられるリ
ードアドレスがアドレス選択回路６により選択されて出
力される。なお、データの書き込み時にアドレス切り換
え装置７により変換されたアドレスと同じアドレスがリ
ードアドレスとして外部より入力され、そのリードアド
レスがアドレス選択回路６により選択された場合は、そ
のリードアドレスは、アドレス切り換え装置８により元
のアドレスに戻される。

【００３９】そして、メモリ回路１ａ，１ｂ，…のう
ち、このようにして得られたアドレスに対応するメモリ
回路のリードイネーブル（ＲＥ）がオンとなり、そのメ
モリ回路に書き込まれているデータが読み出されて出力
される。

【００４０】本実施例の記憶装置は、このようにして記
憶領域を節約しているので、同じデータが数多く存在す
る場合が多い画像データを記憶するのに適している。

【００４１】

【発明の効果】以上説明したように本発明によれば、外
部より入力されるディジタルデータがディジタルデータ
記憶領域に既に書き込まれているデータと同じである場
合に、上記外部入力ディジタルデータに比べてデータ量
が少ないアドレスデータをアドレス記憶領域に書き込ん
で記憶していくようにしたので、アドレスデータが記憶
された分だけ記憶領域を節約することができ、記憶装置
本来の構成ワード数よりも多くのワード数のデータを書
き込んで記憶することができる。

【図面の簡単な説明】

【図１】本発明の記憶装置の一実施例を示すブロック図
である。

【図２】メモリ回路を構成するメモリセルを示す図であ
る。

【図３】アドレス切り換え装置の構成例を示す図であ
る。

【図４】記憶装置に記憶されるデータの一例を示す概念
図である。

【符号の説明】

１ａ，１ｂ メモリ回路 ２ データ比較器 ３ アドレス／データ切り換え回路 ４ メモリ回路 ５ アドレス比較器 ６ アドレス選択回路 ７ アドレス切り換え装置 ８ アドレス切り換え装置 １１ アドレスデコーダ １２ アドレスデコーダ １３ 選択器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ディジタルデータを書き込んで記憶する
   とともに、外部から与えられる読み出し命令に応じて上
   記書き込まれたデータを読み出して出力するようにした
   半導体回路よりなる記憶装置において、 上記ディジタルデータを書き込んで記憶する領域とは別
   に設けられたアドレス記憶領域と、 入力されたディジタルデータが、上記ディジタルデータ
   記憶領域に既に書き込まれているデータと同じであるか
   否かを比較するデータ比較器と、 上記データ比較器により一致が検出されたディジタルデ
   ータについては、そのアドレスを記憶するように選択す
   るアドレス／データ選択回路とを具備することを特徴と
   する記憶装置。
2. 【請求項２】 上記データ比較器により一致が検出され
   たディジタルデータについてそのアドレスを上記アドレ
   ス記憶領域に記憶する際に、上記一致が検出されたディ
   ジタルデータのアドレスを、上記ディジタルデータ記憶
   領域に既に書き込まれているデータのアドレスとの対で
   記憶するようにしたことを特徴とする請求項１記載の記
   憶装置。