JPH0721078A - コンピュータシステム - Google Patents

Abstract

(57)【要約】 【目的】システムバスの利用効率を向上させるコンピュ
ータシステムを提供する。 【構成】システムバス１で接続された共有資源２と複数
のプロセッサ３、４に、共有資源２に対するアクセスの
可否を設定するセマフォレジスタ９を設け、各プロセッ
サ３、４は、共有資源２にアクセスするとき、自己のセ
マフォレジスタ９を確認し、セマフォレジスタ９がリセ
ットされ、共有資源２にアクセス可能なとき、共有資源
２および各プロセッサ３、４のセマフォレジスタをセッ
ト状態にすると共に、共有資源２にアクセスする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータシステムに
かかり、特に、複数のプロセッサが共有資源にアクセス
する際に、排他制御するコンピュータシステムに関する
ものである。

【０００２】

【従来の技術】共有資源と複数のプロセッサをバス形式
で接続したコンピュータシステムにおいて、あるプロセ
ッサが共有資源を介して他のプロセッサへデータを送る
際、送るデータの長さが共有資源の語長より短い場合
は、１回の送信でプロセッサから共有資源へデータの書
き込みができるため問題が生じることはない。しかし、
送るデータの長さが共有資源の語長より長い場合には、
プロセッサはデータを複数回に分けて送信し、共有資源
に書き込むことになる。この間に、他のプロセッサが共
有資源にアクセスしてデータを読み出すと、誤ったデー
タを読み出すことになる。

【０００３】このような事態を避けるため、共有資源
に、たとえば、セマフォレジスタを設け、あるプロセッ
サが共有資源にアクセスしている間は、他のプロセッサ
がその領域にアクセスするのを禁止する排他制御を行な
うようにしている。すなわち、各プロセッサは、システ
ムバスを通して、図３に示すように、共有資源のセマフ
ォレジスタのセマフォを読み出し（ステップ３０１）、
同時に、セマフォレジスタにセマフォをセットする（ス
テップ３０２）。読み出したセマフォをチェックする
（ステップ３０３）。ここで、読み出したセマフォがセ
ットされていると、他のプロセッサが共有資源を専有し
ている。したがって、共有資源に対するアクセス権が取
れないため、再びセマフォの読みだし（ステップ３０
１）に戻る。セマフォがリセットされていたときには、
共有資源に対するアクセスが可能になり、共有資源を専
有して、書き込み、読み出しなど所要のアクセス（ステ
ップ３０４）を行なう。アクセスが終了すると、共有資
源のセマフォレジスタのセマフォをリセット（ステップ
３０５）する。

【０００４】

【発明が解決しようとする課題】このように、セマフォ
を使用した排他制御においては、アクセス権を獲得でき
なかった場合、システムバスを通して共有資源のセマフ
ォレジスタに対するアクセスが頻発し、他のプロセッサ
のバスアクセスを阻害することになり、システムバス全
体の使用効率が低下する。

【０００５】上記の事情に鑑み、本発明の目的は、シス
テムバスの利用効率を向上させるコンピュータシステム
を提供することにある。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、バス形式で接続された複数のプ
ロセッサに、各々共有資源に対するアクセスの可否を設
定するセマフォレジスタを設けた。

【０００７】

【作用】そして、各プロセッサは、共有資源にアクセス
するとき、自己のセマフォレジスタを確認し、セマフォ
レジスタがリセットされ、共有資源にアクセス可能なと
き、共有資源および各プロセッサのセマフォレジスタを
セット状態にすると共に、共有資源にアクセスする。

【０００８】

【実施例】以下、本発明の一実施例を図１及び図２に基
づいて説明する。◆同図において、１はシステムバス。
２は共有資源で、システムバス１に接続されている、３
および４は同じ構成を持つプロセッサで、それぞれシス
テムバス１に接続され、共有資源２を介してデータの交
信を行なう。なお、プロセッサは、２個に限らず、さら
に多くてもよい。

【０００９】プロセッサ４は、ＣＰＵにロック信号線で
接続されたバス調停回路５と、ＣＰＵに内部データアド
レスバスで接続されたバッファ回路６およびデコーダ７
と、バッファ回路６とシステムバス１を接続するシステ
ムアドレスバスに接続されたデコーダ８と、ＣＰＵに内
部データバスで接続されたセマフォレジスタ９およびバ
ッファ回路１４と、デコーダ７に接続されたオアゲート
回路１０と、このオアゲート回路１０とリード信号線で
ＣＰＵに接続されたアンドゲート回路１１と、ＣＰＵの
ライト信号線とバス調停回路５に接続されたバッファ回
路１３と、システムバス１およびバッファ回路１３とデ
コーダ８に接続されたアンドゲート回路１１とを備えて
いる。

【００１０】このような構成で、図２に示すフローチャ
ートに基づいて、プロセッサ４から共有資源２にデータ
を書き込む場合を説明する。なお、セマフォレジスタの
アドレスを、そのプロセッサ内部のセマフォレジスタを
アクセスするときは、「１００Ｈ」、他のプロセッサお
よび共有資源のセマフォレジスタをアクセスするとき
は、「１０００Ｈ」とする。

【００１１】まず、プロセッサ４に接続されたＣＰＵ
（図示せず）から、プロセッサ４の内部アドレスバスを
通して、バッファ６およびでコーダ７にアドレス信号
「１００Ｈ」が印加される。同時に、アンドゲート回路
１１にＣＰＵからリード信号が印加される。デコーダ７
は、アドレス信号「１００Ｈ」を有効にする。すると、
アンドゲート回路１１を通してセマフォレジスタ９に読
み出し信号が印加され、セマフォレジスタ９からセマフ
ォのセット状態がＣＰＵに出力されセマフォレジスタ９
のセマフォの読み出しを行なう（ステップ２０１）。

【００１２】ＣＰＵで、セマフォレジスタ９のセマフォ
が、セットされているかリセットされているかをチェッ
クする（ステップ２０２）。セマフォがセットされてい
る場合には、再びセマフォレジスタ９の読み出し（ステ
ップ２０１）に戻る。

【００１３】セマフォレジスタ９のセマフォがリセット
されているときには、ＣＰＵから、プロセッサ４の内部
アドレスバスを通して、バッファ６およびでコーダ７に
アドレス信号「１０００Ｈ」が印加される。同時に、リ
ード信号が切られ、ライト信号がバッファ１３に印加さ
れる。すると、デコーダ７は、アドレス信号「１０００
Ｈ」を有効にして、バス調停回路５にシステムバスリク
エスト信号として、アドレス信号「１０００Ｈ」を印加
する。バス調停回路５は、システムバス１に対しバスリ
クエスト信号を出力する。そして、バスリクエスト受付
信号が有効になり、外部からのビジー信号が無効になる
（ステップ２０３）と、バス調停回路５は、ビジー信号
を発振して、他のプロセッサ３のシステムバスへの割込
みを禁止すると共に、アクセス許可信号を有効にして、
バッファ６、１３、１４を開く。すると、アドレス信号
「１０００Ｈ」、ライト信号およびデータがシステムバ
ス１に出力される。

【００１４】システムバス１に出力されたアドレス信号
「１０００Ｈ」が、共有資源２、プロセッサ３、４のそ
れぞれのデコーダ８に入力されると、各デコーダ８から
アドレス信号「１０００Ｈ」が出力され、アンドゲート
回路１２を介してそれぞれのセマフォレジスタ９に、プ
ロセッサ４が共有資源にアクセスしていることを示すデ
ータが書き込まれ、セマフォがセットされる（ステップ
２０４）。これによって、共有資源２に対する他のプロ
セッサ３のアクセスを禁止する。

【００１５】一方、プロセッサ４に接続されたＣＰＵ
は、読み出した共有資源２および他のプロセッサ３のサ
マフォがリセットされていることを確認（ステップ２０
５）して共有資源２にアクセスし、バッファ１４を通し
てシステムバスに出力した所要データの書き込みを行な
う（ステップ２０６）。

【００１６】データの書き込みが終了すると、ＣＰＵか
らセマフォのリセット信号が発振され、システムバス１
を通して共有資源２、各プロセッサ３、４のセマフォレ
ジスタ９のセマフォをリセットする（ステップ２０
７）。

【００１７】上述のように、共有資源２だけでなく、同
じシステムバス１に接続された各プロセッサ３、４にも
セマフォレジスタ９を設け、共有資源２のアクセス権を
得たプロセッサが共有資源２および各プロセッサ３、４
のセマフォレジスタ９にセマフォをセット、あるいはリ
セットするようにすると共に、共有資源にアクセスする
とき、各プロセッサ３、４は、自己のセマフォレジスタ
９を確認し、セマフォがリセットされているときのみ、
システムバス１を通してバスリクエストを送信するよう
にしたので、システムバスの無駄なアクセスをなくし、
システムバスの利用効率を向上させることができる。

【００１８】

【発明の効果】以上述べた如く、本発明によれば、共有
資源と複数のプロセッサをバス形式で接続したコンピュ
ータシステムにおいて、前記各プロセッサに、共有資源
に対するアクセスの可否を設定するセマフォレジスタを
設け、各プロセッサは、共有資源にアクセスするとき、
自己のセマフォレジスタを確認し、セマフォレジスタが
リセットされ、共有資源にアクセス可能なとき、他のプ
ロセッサのセマフォレジスタをセット状態にすると共
に、共有資源にアクセスするようにしたので、システム
バスの無駄なアクセスをなくし、システムバスの利用効
率を向上させることができる。

【図面の簡単な説明】

【図１】本発明によるコンピュータシステムの一例を示
すブロック線図。

【図２】本発明による制御手順を示すプログラムフロー
チャート図。

【図３】従来の排他制御の手順を示すプログラムフロー
チャート図。

【符号の説明】

１ システムバス ２ 共有資源 ３、４ プロセッサ ９ セマフォレジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】共有資源と複数のプロセッサをバス形式で
   接続したコンピュータシステムにおいて、前記各プロセ
   ッサに、共有資源に対するアクセスの可否を設定するセ
   マフォレジスタを設け、各プロセッサは、共有資源にア
   クセスするとき、自己のセマフォレジスタを確認し、セ
   マフォレジスタがリセットされ、共有資源にアクセス可
   能なとき、共有資源および各プロセッサのセマフォレジ
   スタをセット状態にすると共に、共有資源にアクセスす
   ることを特徴とするコンピュータシステム。