JPH07212232A - 区分的線形ガンマ補正されたアナログからデジタルへの変換装置 - Google Patents
区分的線形ガンマ補正されたアナログからデジタルへの変換装置Info
- Publication number
- JPH07212232A JPH07212232A JP6286905A JP28690594A JPH07212232A JP H07212232 A JPH07212232 A JP H07212232A JP 6286905 A JP6286905 A JP 6286905A JP 28690594 A JP28690594 A JP 28690594A JP H07212232 A JPH07212232 A JP H07212232A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- piecewise linear
- digital signal
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 101710129178 Outer plastidial membrane protein porin Proteins 0.000 abstract 2
- 102100037820 Voltage-dependent anion-selective channel protein 1 Human genes 0.000 abstract 2
- 230000000875 corresponding effect Effects 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 6
- 238000013139 quantization Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001143 conditioned effect Effects 0.000 description 2
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 1
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 101100382207 Arabidopsis thaliana CYP98A3 gene Proteins 0.000 description 1
- 101100512568 Arabidopsis thaliana MED33B gene Proteins 0.000 description 1
- 101100140581 Arabidopsis thaliana REF6 gene Proteins 0.000 description 1
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1235—Non-linear conversion not otherwise provided for in subgroups of H03M1/12
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
- H03M1/168—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters and delivering the same number of bits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 例えば画像センサーからの入力アナログ信号
を受け、それを区分的線形ガンマ補正されたデジタル信
号に変換するアナログからデジタルへの変換装置を提供
する。 【構成】 該装置は２つの変換ステージ及び補正された
デジタル信号を発生するよう配置された相互接続回路を
含む。
を受け、それを区分的線形ガンマ補正されたデジタル信
号に変換するアナログからデジタルへの変換装置を提供
する。 【構成】 該装置は２つの変換ステージ及び補正された
デジタル信号を発生するよう配置された相互接続回路を
含む。
Description
【０００１】
【産業上の利用分野】本発明はアナログからデジタルへ
の変換装置に関し、更に詳しくは画像センサーからのア
ナログ信号をデジタル信号へ変換するのに適切な該変換
装置に関する。
の変換装置に関し、更に詳しくは画像センサーからのア
ナログ信号をデジタル信号へ変換するのに適切な該変換
装置に関する。
【０００２】
【従来の技術】画像取込みに電荷結合素子（ＣＣＤ）を
用いたデジタル電子画像システムは通常の信号処理のニ
ーズを有する。これらは相関二重サンプリング（ＣＤ
Ｓ）、電圧利得、直流レベル安定化、及びアナログ反転
を含む。初期のシステムではこれらの機能はばらばらの
電子的素子を用いて実現された。今やよりコンパクトか
つコスト効率の良いシステムに対するニーズによりこれ
らの機能全てを単一の集積回路へ集積する応用特定集積
回路（ＡＳＩＣ）に向けた設計がなされている。
用いたデジタル電子画像システムは通常の信号処理のニ
ーズを有する。これらは相関二重サンプリング（ＣＤ
Ｓ）、電圧利得、直流レベル安定化、及びアナログ反転
を含む。初期のシステムではこれらの機能はばらばらの
電子的素子を用いて実現された。今やよりコンパクトか
つコスト効率の良いシステムに対するニーズによりこれ
らの機能全てを単一の集積回路へ集積する応用特定集積
回路（ＡＳＩＣ）に向けた設計がなされている。
【０００３】デジタル画像システムでＣＣＤ出力信号の
処理にしばしば用いられる付加的な機能はガンマ補正及
びアナログからデジタルへの（Ａ／Ｄ）変換である。一
般的にガンマ補正は入力ー出力伝達関数と称されここで Ｖout ＝Ｖinγ である。
処理にしばしば用いられる付加的な機能はガンマ補正及
びアナログからデジタルへの（Ａ／Ｄ）変換である。一
般的にガンマ補正は入力ー出力伝達関数と称されここで Ｖout ＝Ｖinγ である。
【０００４】多くの画像システムではガンマ＝０．４５
４であり、これは高いＣＣＤ信号レベルよりも大きな電
圧利得を受けるために低いＣＣＤ信号レベルを引き起こ
す。Ａ／Ｄ変換は連続的に変化するアナログ信号を離散
的デジタルコードにエンコードする機能である。一般的
なＡ／Ｄのアーキテクチャーはフラッシュアーキテクチ
ャーと呼ばれている。ここではアナログ電圧はこのアナ
ログ電圧をプリセット基準電圧と比較する回路のバンク
（比較器）に印加される。比較器は入力電圧が各基準電
圧の上か下かを示す。これらの比較器の出力はアナログ
入力電圧を表す二進コードに変換される。
４であり、これは高いＣＣＤ信号レベルよりも大きな電
圧利得を受けるために低いＣＣＤ信号レベルを引き起こ
す。Ａ／Ｄ変換は連続的に変化するアナログ信号を離散
的デジタルコードにエンコードする機能である。一般的
なＡ／Ｄのアーキテクチャーはフラッシュアーキテクチ
ャーと呼ばれている。ここではアナログ電圧はこのアナ
ログ電圧をプリセット基準電圧と比較する回路のバンク
（比較器）に印加される。比較器は入力電圧が各基準電
圧の上か下かを示す。これらの比較器の出力はアナログ
入力電圧を表す二進コードに変換される。
【０００５】アナログ電圧がエンコードされる精度はし
ばしば二進コードのデジタルビットＮの数の言葉で表現
される。例えば二進コード０００１００１０は８ビット
幅（それぞれが値０又は１をとる８つの場所を有する）
及びこの場合十進数の値１７を表す。斯くして８ビット
デジタルコードは２５６十進数値までを表せ、２５６中
の１の精度でアナログ電圧をエンコードしうる。
ばしば二進コードのデジタルビットＮの数の言葉で表現
される。例えば二進コード０００１００１０は８ビット
幅（それぞれが値０又は１をとる８つの場所を有する）
及びこの場合十進数の値１７を表す。斯くして８ビット
デジタルコードは２５６十進数値までを表せ、２５６中
の１の精度でアナログ電圧をエンコードしうる。
【０００６】過去には２つのステージの型のアナログか
らデジタルへの変換システムが最上位ビットを供する第
一のステージと最下位ビットを供する第二のステージと
を伴って用いられてきた。そのようなシステムはアメリ
カ特許明細書第４、９３９、５１８号に記載されてい
る。このシステムは画像化への応用では変換は完全に線
形であり、低レベル入力信号では充分な量子化がなされ
ず、高レベル入力信号では過剰な量子化がなされるとい
う問題を有する。
らデジタルへの変換システムが最上位ビットを供する第
一のステージと最下位ビットを供する第二のステージと
を伴って用いられてきた。そのようなシステムはアメリ
カ特許明細書第４、９３９、５１８号に記載されてい
る。このシステムは画像化への応用では変換は完全に線
形であり、低レベル入力信号では充分な量子化がなされ
ず、高レベル入力信号では過剰な量子化がなされるとい
う問題を有する。
【０００７】
【発明が解決しようとする課題】本発明の目的は区分的
線形ガンマ補正伝達関数を有する多ステージのアナログ
からデジタルへの変換装置を提供することにある。本発
明の更なる目的はアナログ信号の低値域ではより多くの
量子化レベルを、アナログ信号の高値域ではより少ない
量子化レベルを供するアナログからデジタルへの変換装
置を提供することにある。
線形ガンマ補正伝達関数を有する多ステージのアナログ
からデジタルへの変換装置を提供することにある。本発
明の更なる目的はアナログ信号の低値域ではより多くの
量子化レベルを、アナログ信号の高値域ではより少ない
量子化レベルを供するアナログからデジタルへの変換装
置を提供することにある。
【０００８】
【課題を解決するための手段】これらの目的は ａ） 第一の変換ステージは複数の第一の比較器と、区
分的線形ガンマ伝達曲線のブレークポイントを設定し第
一の比較器へ印加される比例基準電圧の第一の組を発生
する手段と、アナログ電圧を第一の比較器出力信号を供
するそれぞれの第一の比較器に印加する手段と、区分的
線形ガンマ補正デジタル信号の最上位ビットを供するそ
のような第一の比較器出力信号に対応する手段と有する
第一及び第二の変換ステージと； ｂ） 入力アナログ信号に対応する区分的選択ガンマ伝
達曲線の区域に依存する基準電圧Ｖhigh2 を選択する手
段と； ｃ） 調整された入力アナログ信号を供するため入力ア
ナログ信号からデジタル信号の最上位ビットを表すアナ
ログ信号を引く手段と； ｄ） 比例基準電圧の第二の組を発生する手段と調整さ
れたアナログ電圧にそれぞれ対応する複数の第二の比較
器と第二の比較器出力信号を発生する比例基準電圧の第
二の組とを含む第二のステージと； ｅ） それにより最下位ビット及び最上位ビットが区分
的線形ガンマ補正されたデジタル信号を供給する区分的
線形ガンマ伝達デジタル信号の最下位ビットを表すデジ
タル信号を発生する第二の比較器出力信号に応答する手
段と；からなる例えば画像センサーからの入力アナログ
信号を受け、それを区分的線形ガンマ補正されたデジタ
ル信号に変換するアナログからデジタルへの変換装置に
より達成される。
分的線形ガンマ伝達曲線のブレークポイントを設定し第
一の比較器へ印加される比例基準電圧の第一の組を発生
する手段と、アナログ電圧を第一の比較器出力信号を供
するそれぞれの第一の比較器に印加する手段と、区分的
線形ガンマ補正デジタル信号の最上位ビットを供するそ
のような第一の比較器出力信号に対応する手段と有する
第一及び第二の変換ステージと； ｂ） 入力アナログ信号に対応する区分的選択ガンマ伝
達曲線の区域に依存する基準電圧Ｖhigh2 を選択する手
段と； ｃ） 調整された入力アナログ信号を供するため入力ア
ナログ信号からデジタル信号の最上位ビットを表すアナ
ログ信号を引く手段と； ｄ） 比例基準電圧の第二の組を発生する手段と調整さ
れたアナログ電圧にそれぞれ対応する複数の第二の比較
器と第二の比較器出力信号を発生する比例基準電圧の第
二の組とを含む第二のステージと； ｅ） それにより最下位ビット及び最上位ビットが区分
的線形ガンマ補正されたデジタル信号を供給する区分的
線形ガンマ伝達デジタル信号の最下位ビットを表すデジ
タル信号を発生する第二の比較器出力信号に応答する手
段と；からなる例えば画像センサーからの入力アナログ
信号を受け、それを区分的線形ガンマ補正されたデジタ
ル信号に変換するアナログからデジタルへの変換装置に
より達成される。
【０００９】本発明によれば高品質なガンマ補正された
アナログ入力信号のデジタル表現された出力が提供さ
れ、それは電子的画像応用に実際的に適している。
アナログ入力信号のデジタル表現された出力が提供さ
れ、それは電子的画像応用に実際的に適している。
【００１０】
【実施例】図１にアナログからデジタルへの変換装置に
供給されるアナログ入力信号を示す。このアナログ入力
信号は画像センサー１０のような電子画像装置により供
給されるものである。第一の変換ステージ１１に示され
るように非線形に重み付けられた抵抗の梯子３４からな
る１７の直列の比例抵抗（Ｒ1 ーＲ17）３２がある。
供給されるアナログ入力信号を示す。このアナログ入力
信号は画像センサー１０のような電子画像装置により供
給されるものである。第一の変換ステージ１１に示され
るように非線形に重み付けられた抵抗の梯子３４からな
る１７の直列の比例抵抗（Ｒ1 ーＲ17）３２がある。
【００１１】固定基準電圧Ｖhigh1 （１ボルト）は梯子
３４の頂点に印加され固定低基準電圧Ｖ low1 （０ボル
ト）は梯子３４の底に印加される。梯子３４は一連の基
準電圧Ｖ REF(1-16)（表１参照）を供給する。図３のグ
ラフに４つの分離領域に別れた区分的線形ガンマ補正伝
達関数のブレークポイント１６を示す。ブレークポイン
ト間の基準電圧は線形である。
３４の頂点に印加され固定低基準電圧Ｖ low1 （０ボル
ト）は梯子３４の底に印加される。梯子３４は一連の基
準電圧Ｖ REF(1-16)（表１参照）を供給する。図３のグ
ラフに４つの分離領域に別れた区分的線形ガンマ補正伝
達関数のブレークポイント１６を示す。ブレークポイン
ト間の基準電圧は線形である。
【００１２】 表１ Ｖ REF(1-16)（ボルト） Ｒ1-17（オーム） Ｖ low ＝０．００Ｖ Ｖ REF1 ＝０．０２Ｖ Ｒ1 ＝２０Ω Ｖ REF2 ＝０．０４Ｖ Ｒ2 ＝２０Ω Ｖ REF3 ＝０．０６Ｖ Ｒ3 ＝２０Ω Ｖ REF4 ＝０．０８Ｖ Ｒ4 ＝２０Ω Ｖ REF5 ＝０．１０Ｖ Ｒ5 ＝２０Ω Ｖ REF6 ＝０．１４Ｖ Ｒ6 ＝４０Ω Ｖ REF7 ＝０．１８Ｖ Ｒ7 ＝４０Ω Ｖ REF8 ＝０．２２Ｖ Ｒ8 ＝４０Ω Ｖ REF9 ＝０．２６Ｖ Ｒ9 ＝４０Ω Ｖ REF10＝０．３２Ｖ Ｒ10＝６０Ω Ｖ REF11＝０．３８Ｖ Ｒ11＝６０Ω Ｖ REF12＝０．４４Ｖ Ｒ12＝６０Ω Ｖ REF13＝０．５０Ｖ Ｒ13＝６０Ω Ｖ REF14＝０．６６Ｖ Ｒ14＝１６０Ω Ｖ REF15＝０．８２Ｖ Ｒ15＝１６０Ω Ｖ REF16＝０．９８Ｖ Ｒ16＝１６０Ω Ｖhigh ＝１．００Ｖ Ｒ17＝２０Ω 第一の変換ステージはそれぞれがアナログ入力信号及び
基準電圧Ｖ REF(1-16)の１つに対応する１６の比較器３
８をまた含む。４ビットのデジタルエンコーダ４０は比
較器３８からの出力をエンコードし、所望の区分的線形
ガンマ補正デジタル信号の４つの最上位ビットに対応す
る出力Ａ4 、Ａ5 、Ａ6 、Ａ7 を発生する。これらの４
ビットは制御システム４２及びこれらの４つの最上位ビ
ットを符号ＶDAC で表されるアナログ電圧に変換する４
ビットＤ／Ａ変換器６０に供給される。以下により詳細
に説明する制御システム４２は入力信号レベルに位置す
るガンマ伝達曲線の４つの区域の１つに対応する電圧Ｖ
high2 を選択する。Ｖhigh 2 信号は０ー１．０ボルト間
にある。この電圧Ｖhigh2 は第二の比較器の組４８への
第二の線形（比例）重み付け出力電圧の組を生成する１
７の等しい重み付けされた抵抗４６で形成される線形抵
抗の梯子４４の頂上に印加される。抵抗の梯子４４及び
比較器４８は第二の変換ステージを形成する。
基準電圧Ｖ REF(1-16)の１つに対応する１６の比較器３
８をまた含む。４ビットのデジタルエンコーダ４０は比
較器３８からの出力をエンコードし、所望の区分的線形
ガンマ補正デジタル信号の４つの最上位ビットに対応す
る出力Ａ4 、Ａ5 、Ａ6 、Ａ7 を発生する。これらの４
ビットは制御システム４２及びこれらの４つの最上位ビ
ットを符号ＶDAC で表されるアナログ電圧に変換する４
ビットＤ／Ａ変換器６０に供給される。以下により詳細
に説明する制御システム４２は入力信号レベルに位置す
るガンマ伝達曲線の４つの区域の１つに対応する電圧Ｖ
high2 を選択する。Ｖhigh 2 信号は０ー１．０ボルト間
にある。この電圧Ｖhigh2 は第二の比較器の組４８への
第二の線形（比例）重み付け出力電圧の組を生成する１
７の等しい重み付けされた抵抗４６で形成される線形抵
抗の梯子４４の頂上に印加される。抵抗の梯子４４及び
比較器４８は第二の変換ステージを形成する。
【００１３】抵抗の梯子３４及び４４は両方とも固定入
力電圧を受けるよう適合され、比例基準電圧を発生す
る。梯子３４は一群の抵抗器を含む。梯子３４内の各群
のそれぞれの抵抗器は同じ抵抗値を有するがそのような
値は他の群のその値とは異なる。梯子４４では全ての抵
抗器は同じ抵抗値を有する。梯子４４の底では固定基準
電圧Ｖ low2 （０ボルト）が印加される。１６の別々な
基準出力が１６の比較器４８を有する第二のステージの
それぞれの入力に印加される。差動増幅器５０は２つの
入力を受け、一方は元のアナログ信号であり、他方はア
ナログ信号ＶDAC である。差動増幅器５０はその２つの
入力信号間の差に比例する調整されたアナログ信号を生
成する。調整されたアナログ信号は第二のステージの比
較器４８のそれぞれに印加される。第二のデジタルエン
コーダ７０は比較器４８の出力を受け、区分的線形ガン
マ補正デジタル信号の４つの最下位ビットＡ3 、Ａ2 、
Ａ1 、Ａ0 を発生する。最上位ビットＡ4 、Ａ5 、
Ａ6、Ａ7 及び最下位ビットＡ3 、Ａ2 、Ａ1 、Ａ0 は
勿論最終的に変換された区分的線形ガンマ補正デジタル
信号からなる。
力電圧を受けるよう適合され、比例基準電圧を発生す
る。梯子３４は一群の抵抗器を含む。梯子３４内の各群
のそれぞれの抵抗器は同じ抵抗値を有するがそのような
値は他の群のその値とは異なる。梯子４４では全ての抵
抗器は同じ抵抗値を有する。梯子４４の底では固定基準
電圧Ｖ low2 （０ボルト）が印加される。１６の別々な
基準出力が１６の比較器４８を有する第二のステージの
それぞれの入力に印加される。差動増幅器５０は２つの
入力を受け、一方は元のアナログ信号であり、他方はア
ナログ信号ＶDAC である。差動増幅器５０はその２つの
入力信号間の差に比例する調整されたアナログ信号を生
成する。調整されたアナログ信号は第二のステージの比
較器４８のそれぞれに印加される。第二のデジタルエン
コーダ７０は比較器４８の出力を受け、区分的線形ガン
マ補正デジタル信号の４つの最下位ビットＡ3 、Ａ2 、
Ａ1 、Ａ0 を発生する。最上位ビットＡ4 、Ａ5 、
Ａ6、Ａ7 及び最下位ビットＡ3 、Ａ2 、Ａ1 、Ａ0 は
勿論最終的に変換された区分的線形ガンマ補正デジタル
信号からなる。
【００１４】図２を参照するに、制御信号４２のより詳
細な概略ブロック図が示される。４つの差動増幅器５４
が設けられ、１つが区分的線形ガンマ補正伝達関数のそ
れぞれの線形区域に対応する（図３を参照）。これらの
差動増幅器は抵抗の梯子３４からの電圧を入力として受
ける。各差動増幅器５４はそれの対応する区域内の抵抗
の梯子３４からの２つの基準電圧を受ける。差動増幅器
はマルチプレクサ５６に信号を供給する。マルチプレク
サ５６は出力デジタル信号の最上位ビットに対応する信
号Ａ4 、Ａ5 、Ａ6 、Ａ7 を入力としてまた受ける。こ
れらの入力信号Ａ4 、Ａ5 、Ａ6 、Ａ7 に基づいて差動
増幅器５４からの出力電圧の１つがＶhi gh2 として選択
される。
細な概略ブロック図が示される。４つの差動増幅器５４
が設けられ、１つが区分的線形ガンマ補正伝達関数のそ
れぞれの線形区域に対応する（図３を参照）。これらの
差動増幅器は抵抗の梯子３４からの電圧を入力として受
ける。各差動増幅器５４はそれの対応する区域内の抵抗
の梯子３４からの２つの基準電圧を受ける。差動増幅器
はマルチプレクサ５６に信号を供給する。マルチプレク
サ５６は出力デジタル信号の最上位ビットに対応する信
号Ａ4 、Ａ5 、Ａ6 、Ａ7 を入力としてまた受ける。こ
れらの入力信号Ａ4 、Ａ5 、Ａ6 、Ａ7 に基づいて差動
増幅器５４からの出力電圧の１つがＶhi gh2 として選択
される。
【図１】本発明によるアナログからデジタルへの変換装
置の概略ブロック図である。
置の概略ブロック図である。
【図２】図３のＶhigh2 制御システムブロックのより詳
細を示す図である。
細を示す図である。
【図３】図１のシステムにより作られた区分的線形ガン
マ補正された伝達関数のグラフを示す図である。
マ補正された伝達関数のグラフを示す図である。
１０ 画像センサー １１ 第一のステージ １６ ブレークポイント ３４、４４ 抵抗の梯子 ３２、４６ 抵抗 ３８、４８ 比較器 ４０、７０ デジタルエンコーダ ４２ 制御システム ５０、５４ 差動増幅器 ５６ マルチプレクサ
Claims (1)
- 【請求項１】ａ） 第一の変換ステージは複数の第一の
比較器と、区分的線形ガンマ伝達曲線のブレークポイン
トを設定し第一の比較器へ印加される比例基準電圧の第
一の組を発生する手段と、アナログ電圧を第一の比較器
出力信号を供するそれぞれの第一の比較器に印加する手
段と、区分的線形ガンマ補正デジタル信号の最上位ビッ
トを供するそのような第一の比較器出力信号に対応する
手段と有する第一及び第二の変換ステージと； ｂ） 入力アナログ信号に対応する区分的選択ガンマ伝
達曲線の区域に依存する基準電圧Ｖhigh2 を選択する手
段と； ｃ） 調整された入力アナログ信号を供するため入力ア
ナログ信号からデジタル信号の最上位ビットを表すアナ
ログ信号を引く手段と； ｄ） 比例基準電圧の第二の組を発生する手段と調整さ
れたアナログ電圧にそれぞれ対応する複数の第二の比較
器と第二の比較器出力信号を発生する比例基準電圧の第
二の組とを含む第二のステージと； ｅ） それにより最下位ビット及び最上位ビットが区分
的線形ガンマ補正されたデジタル信号を供給する区分的
線形ガンマ伝達デジタル信号の最下位ビットを表すデジ
タル信号を発生する第二の比較器出力信号に応答する手
段と；からなる例えば画像センサーからの入力アナログ
信号を受け、それを区分的線形ガンマ補正されたデジタ
ル信号に変換するアナログからデジタルへの変換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15633093A | 1993-11-22 | 1993-11-22 | |
| US156330 | 1993-11-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212232A true JPH07212232A (ja) | 1995-08-11 |
Family
ID=22559114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6286905A Pending JPH07212232A (ja) | 1993-11-22 | 1994-11-21 | 区分的線形ガンマ補正されたアナログからデジタルへの変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0654908A1 (ja) |
| JP (1) | JPH07212232A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004364307A (ja) * | 2003-06-03 | 2004-12-24 | Asulab Sa | 画像センサ用の適応型可変利得アナログ−デジタル変換器および変換方法 |
| CN110048719A (zh) * | 2019-03-25 | 2019-07-23 | 湖州师范学院 | 一种分段并行比较型adc |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386080B1 (ko) * | 1996-09-16 | 2003-08-21 | 주식회사 하이닉스반도체 | 비디오 신호의 감마 보정장치 |
| KR100505502B1 (ko) * | 2000-12-30 | 2005-07-29 | 매그나칩 반도체 유한회사 | 감마 보정 기능을 갖는 아날로그-디지탈 컨버터 |
| US20080303767A1 (en) | 2007-06-01 | 2008-12-11 | National Semiconductor Corporation | Video display driver with gamma control |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2199233B1 (ja) * | 1972-09-14 | 1980-02-15 | Cit Alcatel | |
| FR2454229A1 (fr) * | 1979-04-11 | 1980-11-07 | Centre Nat Etd Spatiales | Convertisseur analogique-numerique logarithmique |
| JPH03212025A (ja) * | 1990-01-17 | 1991-09-17 | Canon Inc | 直並列アナログ・ディジタル変換装置 |
-
1994
- 1994-11-15 EP EP94420316A patent/EP0654908A1/en not_active Withdrawn
- 1994-11-21 JP JP6286905A patent/JPH07212232A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004364307A (ja) * | 2003-06-03 | 2004-12-24 | Asulab Sa | 画像センサ用の適応型可変利得アナログ−デジタル変換器および変換方法 |
| CN110048719A (zh) * | 2019-03-25 | 2019-07-23 | 湖州师范学院 | 一种分段并行比较型adc |
| CN110048719B (zh) * | 2019-03-25 | 2023-04-28 | 湖州师范学院 | 一种分段并行比较型adc |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0654908A1 (en) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459465A (en) | Sub-ranging analog-to-digital converter | |
| US5231398A (en) | Method and apparatus for self-tracking multiple analog to digital conversion | |
| US5053771A (en) | Adaptive dual range analog to digital converter | |
| US4638303A (en) | Digital-analog converter | |
| KR100436357B1 (ko) | 다중출력단을갖는디지털아날로그변환기및그변환방법 | |
| US5627537A (en) | Differential string DAC with improved integral non-linearity performance | |
| US4450433A (en) | D/A Converting circuit having two D/A converters for decoding and converting a digital signal into an analog signal | |
| EP0372548A2 (en) | Successive comparison type analog-to-digital converting apparatus | |
| US6295013B1 (en) | Nonlinear flash analog to digital converter used in an active pixel system | |
| GB2070361A (en) | Gain control | |
| US4122439A (en) | Serial parallel type analog to digital converting device | |
| JPH07212232A (ja) | 区分的線形ガンマ補正されたアナログからデジタルへの変換装置 | |
| EP1202460B1 (en) | Logarithmic a/d converter, method of logarithmic a/d conversion, logarithmic d/a converter, method of logarithmic d/a conversion, and system for measuring physical quantity | |
| JPH1041824A (ja) | Ｄ／ａ変換器及びａ／ｄ変換器 | |
| US5175615A (en) | White balance processing device | |
| JPH02501102A (ja) | Ｎビットａ／ｄ変換器によるｎ＋１ビット分解能 | |
| KR100454860B1 (ko) | 디지털 아날로그 변환기 | |
| KR100291723B1 (ko) | 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기 | |
| JPH09232961A (ja) | Ｄ／ａ変換器 | |
| US5684483A (en) | Floating point digital to analog converter | |
| KR0162633B1 (ko) | 아날로그-디지탈 변환기 | |
| JPH07202696A (ja) | アナログ−デジタル変換回路 | |
| JPH0685675A (ja) | Ａ／ｄ変換器 | |
| JPH066227A (ja) | アナログ−デジタルコンバータ | |
| JP2000068834A (ja) | 信号変換方法及び信号変換器 |