JPH07218580A - デジタルｉｃのインサーキットテスタによる足浮き及びブリッジ半田検出方法 - Google Patents
デジタルｉｃのインサーキットテスタによる足浮き及びブリッジ半田検出方法Info
- Publication number
- JPH07218580A JPH07218580A JP6026012A JP2601294A JPH07218580A JP H07218580 A JPH07218580 A JP H07218580A JP 6026012 A JP6026012 A JP 6026012A JP 2601294 A JP2601294 A JP 2601294A JP H07218580 A JPH07218580 A JP H07218580A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- pins
- pin
- input
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】 デジタルＩＣに対する専用プローブの必要性
をなくして、検査をスピード化する。 【構成】 基板に実装半田付けし、全電源ピン３４、４
０と全グランドピン３８、４４をそれぞれ独立パターン
４６、５０で接続し、少なくとも１個の入力ピン４２と
１個の出力ピン３６を独立パターン４８で接続する複数
の入力保護回路付きデジタルＩＣ３０、３２に対し、上
記入出力ピン４２、３６を接続する独立パターン４８
と、全電源ピン３４、４０或いは全グランドピン３８、
４４を接続する独立パターン４６又は５０との間に、交
流又は直流の定電圧を印加して電流を測定し、その電流
値によって足浮き及びブリッジ半田の有無を判定する。
をなくして、検査をスピード化する。 【構成】 基板に実装半田付けし、全電源ピン３４、４
０と全グランドピン３８、４４をそれぞれ独立パターン
４６、５０で接続し、少なくとも１個の入力ピン４２と
１個の出力ピン３６を独立パターン４８で接続する複数
の入力保護回路付きデジタルＩＣ３０、３２に対し、上
記入出力ピン４２、３６を接続する独立パターン４８
と、全電源ピン３４、４０或いは全グランドピン３８、
４４を接続する独立パターン４６又は５０との間に、交
流又は直流の定電圧を印加して電流を測定し、その電流
値によって足浮き及びブリッジ半田の有無を判定する。
Description
【０００１】
【産業上の利用分野】本発明はインサーキットテスタを
用いて行うプリント基板に実装半田付けした複数の入力
保護付きデジタルＩＣの足浮き及びブリッジ半田検出方
法に関する。
用いて行うプリント基板に実装半田付けした複数の入力
保護付きデジタルＩＣの足浮き及びブリッジ半田検出方
法に関する。
【０００２】
【従来の技術】従来、実装基板即ち種々の電子部品を半
田付けしたプリント基板はインサーキットテスタを用い
て、その基板の必要な各測定点に適宜プローブを接触さ
せ、それ等の各部品の電気的測定によって基板の良否の
判定を行っている。特に、被検査基板を載せる測定台上
にＸ−Ｙユニットを設置したものは、そのＸ軸方向に可
動するアームの上に、Ｙ軸方向に可動するＺ軸ユニット
を備え、そのＺ軸ユニットでプローブをＺ軸方向に可動
可能に支持しているので、そのＸ−Ｙユニットを制御す
ると、プローブを基板の上方からＸ軸、Ｙ軸、Ｚ軸方向
にそれぞれ適宜移動して、予め設定した各測定点に順次
接触できる。なお、１部品毎に複数個の測定点を同時に
測定しなければならないので、Ｘ−Ｙ方式のインサーキ
ットテスタには通常複数組のＸ−Ｙユニットを備え付け
る。
田付けしたプリント基板はインサーキットテスタを用い
て、その基板の必要な各測定点に適宜プローブを接触さ
せ、それ等の各部品の電気的測定によって基板の良否の
判定を行っている。特に、被検査基板を載せる測定台上
にＸ−Ｙユニットを設置したものは、そのＸ軸方向に可
動するアームの上に、Ｙ軸方向に可動するＺ軸ユニット
を備え、そのＺ軸ユニットでプローブをＺ軸方向に可動
可能に支持しているので、そのＸ−Ｙユニットを制御す
ると、プローブを基板の上方からＸ軸、Ｙ軸、Ｚ軸方向
にそれぞれ適宜移動して、予め設定した各測定点に順次
接触できる。なお、１部品毎に複数個の測定点を同時に
測定しなければならないので、Ｘ−Ｙ方式のインサーキ
ットテスタには通常複数組のＸ−Ｙユニットを備え付け
る。
【０００３】このようなインサーキットテスタを用い
て、プリント基板に実装半田付けしたデジタルＩＣ（集
積回路）の半田付け不良によるピンのパターンとの接触
不良、即ち足浮きを検査する場合、図６に示すような先
端部１０を拡張し、その先端部１０を金属電極１２と絶
縁体１４との積層体から構成した専用プローブ１６を用
いる。そして、検査時には専用プローブ１６の先端部１
０をデジタルＩＣ１８の本体上面に広く接触させ、他の
通常プローブ２０を基板上のパターン２２に接触させた
後、ピン２４とパターン２２との導通状態を知るため、
交流定電圧電源２６から両プローブ１６、２０の間に定
電圧を印加し、電流計２８を用いて電流を測定し、その
電流値によって足浮きの有無の判定を行っている。その
際、専用プローブ１６とデジタルＩＣ１８の本体とで数
ＰＦのコンデンサを形成するため、ピン２４とパターン
２２との半田付けが良好であれば電流値が大きくなる
が、足浮き状態にあれば電流値が小さくなる。なお、通
常のプローブ２０は先端まで全体が細長く、軸方向にス
プリング性を有し、先端を測定点に当て、静荷重を加え
ることによって電気的接触を得るものである。
て、プリント基板に実装半田付けしたデジタルＩＣ（集
積回路）の半田付け不良によるピンのパターンとの接触
不良、即ち足浮きを検査する場合、図６に示すような先
端部１０を拡張し、その先端部１０を金属電極１２と絶
縁体１４との積層体から構成した専用プローブ１６を用
いる。そして、検査時には専用プローブ１６の先端部１
０をデジタルＩＣ１８の本体上面に広く接触させ、他の
通常プローブ２０を基板上のパターン２２に接触させた
後、ピン２４とパターン２２との導通状態を知るため、
交流定電圧電源２６から両プローブ１６、２０の間に定
電圧を印加し、電流計２８を用いて電流を測定し、その
電流値によって足浮きの有無の判定を行っている。その
際、専用プローブ１６とデジタルＩＣ１８の本体とで数
ＰＦのコンデンサを形成するため、ピン２４とパターン
２２との半田付けが良好であれば電流値が大きくなる
が、足浮き状態にあれば電流値が小さくなる。なお、通
常のプローブ２０は先端まで全体が細長く、軸方向にス
プリング性を有し、先端を測定点に当て、静荷重を加え
ることによって電気的接触を得るものである。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな専用プローブ１６はプリント基板に実装半田付けし
た種々の電子部品の内、デジタルＩＣ１８のピン２４と
パターン２２との半田付け状態を検査する場合のみに使
用する専用具であるため問題がある。何故なら、他の電
子部品の電気的測定を行なう場合には通常のプローブ２
０を使用するので、デジタルＩＣ１８の足浮きの検査の
みに専用プローブ１６を必要とするのでは、検査上の負
担が大きくなるからである。特に、Ｘ−Ｙ方式インサー
キットテスタではデジタルＩＣ１８の足浮きを検査する
場合のみ１組のＸ−Ｙユニットに専用プローブ１６を装
着しなければならないが、それまで使用していた通常の
プローブ２０と専用プローブ１６との交換に時間がかか
る。それ故、検査をスピード化できず不都合である。
うな専用プローブ１６はプリント基板に実装半田付けし
た種々の電子部品の内、デジタルＩＣ１８のピン２４と
パターン２２との半田付け状態を検査する場合のみに使
用する専用具であるため問題がある。何故なら、他の電
子部品の電気的測定を行なう場合には通常のプローブ２
０を使用するので、デジタルＩＣ１８の足浮きの検査の
みに専用プローブ１６を必要とするのでは、検査上の負
担が大きくなるからである。特に、Ｘ−Ｙ方式インサー
キットテスタではデジタルＩＣ１８の足浮きを検査する
場合のみ１組のＸ−Ｙユニットに専用プローブ１６を装
着しなければならないが、それまで使用していた通常の
プローブ２０と専用プローブ１６との交換に時間がかか
る。それ故、検査をスピード化できず不都合である。
【０００５】因みに、プリント基板に複数のデジタルＩ
Ｃを実装する場合には、通常それ等のデジタルＩＣの全
電源ピン間と全グランドピン間をそれぞれ独立パターン
で接続するが、更にデジタルＩＣ間で少なくとも１個の
入力ピンと１個の出力ピンを独立パターンを介して接続
するものが多い。しかも、各デジタルＩＣは通常入力保
護回路を備えている。
Ｃを実装する場合には、通常それ等のデジタルＩＣの全
電源ピン間と全グランドピン間をそれぞれ独立パターン
で接続するが、更にデジタルＩＣ間で少なくとも１個の
入力ピンと１個の出力ピンを独立パターンを介して接続
するものが多い。しかも、各デジタルＩＣは通常入力保
護回路を備えている。
【０００６】本発明はこのような従来の問題点に着目し
てなされたものであり、デジタルＩＣ間に存在する特有
の接続関係を利用することによって、デジタルＩＣに対
する専用プローブの必要性をなくして、検査をスピード
化できるデジタルＩＣのインサーキットテスタによる足
浮き及びブリッジ半田検出方法を提供することを目的と
する。
てなされたものであり、デジタルＩＣ間に存在する特有
の接続関係を利用することによって、デジタルＩＣに対
する専用プローブの必要性をなくして、検査をスピード
化できるデジタルＩＣのインサーキットテスタによる足
浮き及びブリッジ半田検出方法を提供することを目的と
する。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるデジタルＩＣのインサーキットテスタ
による足浮き及びブリッジ半田検出方法では、基板に実
装半田付けし、全電源ピン３４、４０と全グランドピン
３８、４４をそれぞれ独立パターン４６、５０で接続
し、少なくとも１個の入力ピン４２と１個の出力ピン３
６を独立パターン４８で接続する複数の入力保護回路付
きデジタルＩＣ３０、３２に対し、上記入出力ピン４
２、３６を接続する独立パターン４８と、全電源ピン３
４、４０を接続する独立パターン４６或いは全グランド
ピン３８、４４を接続する独立パターン５０との間に、
交流或いは直流の定電圧を印加して電流を測定し、その
電流値によって足浮き及びブリッジ半田の有無を判定す
る。
に、本発明によるデジタルＩＣのインサーキットテスタ
による足浮き及びブリッジ半田検出方法では、基板に実
装半田付けし、全電源ピン３４、４０と全グランドピン
３８、４４をそれぞれ独立パターン４６、５０で接続
し、少なくとも１個の入力ピン４２と１個の出力ピン３
６を独立パターン４８で接続する複数の入力保護回路付
きデジタルＩＣ３０、３２に対し、上記入出力ピン４
２、３６を接続する独立パターン４８と、全電源ピン３
４、４０を接続する独立パターン４６或いは全グランド
ピン３８、４４を接続する独立パターン５０との間に、
交流或いは直流の定電圧を印加して電流を測定し、その
電流値によって足浮き及びブリッジ半田の有無を判定す
る。
【０００８】
【作用】上記入力保護回路付きデジタルＩＣ３２の入力
ピン内部等価回路は電源ピン４０とグランドピン４４と
の間に２個のダイオード６０、６２を各カソードを電源
ピン４０の側に向けて直列接続し、入力ピン４２と両ダ
イオード６０、６２の接続点との間に抵抗６４を接続し
た構成を備えており、出力ピン内部等価回路は電源ピン
３４とグランドピン３８との間に２個のダイオード５
２、５４を各カソードを電源ピン３４の側に向けて直列
接続し、出力ピン３６と両ダイオード５２、５４の接続
点とを直接接続した構成を備えている。それ故、入出力
ピン４２、３６を接続する独立パターン４８と、全電源
ピン３４、４０を接続する独立パターン４６或いは全グ
ランドピン３８、４４を接続する独立パターン５０とに
それぞれプローブを当接して、電源６６より交流又は直
流の定電圧を印加すると、その定電圧がダイオード６０
又は６２と抵抗６４との直列回路と、その両端に並列接
続するダイオード５２又は５４に加わる。
ピン内部等価回路は電源ピン４０とグランドピン４４と
の間に２個のダイオード６０、６２を各カソードを電源
ピン４０の側に向けて直列接続し、入力ピン４２と両ダ
イオード６０、６２の接続点との間に抵抗６４を接続し
た構成を備えており、出力ピン内部等価回路は電源ピン
３４とグランドピン３８との間に２個のダイオード５
２、５４を各カソードを電源ピン３４の側に向けて直列
接続し、出力ピン３６と両ダイオード５２、５４の接続
点とを直接接続した構成を備えている。それ故、入出力
ピン４２、３６を接続する独立パターン４８と、全電源
ピン３４、４０を接続する独立パターン４６或いは全グ
ランドピン３８、４４を接続する独立パターン５０とに
それぞれプローブを当接して、電源６６より交流又は直
流の定電圧を印加すると、その定電圧がダイオード６０
又は６２と抵抗６４との直列回路と、その両端に並列接
続するダイオード５２又は５４に加わる。
【０００９】そこで、定電圧印加回路に電流計６８を直
列接続しておくと、それ等の内部回路を通って外部に流
れる電流（合成電流）を測定できる。その際、両プロー
ブが接触する各独立パターン４６、４８又は４８、５０
に対する各ピン３４、３６、４０、４２又は３６、３
８、４２、４４の半田付けが全て良好に行なわれている
場合の電流と、それ等の各ピン３４、３６、４０、４２
又は３６、３８、４２、４４の半田付けが１つ又は複数
不良で、足浮き状態にある場合の電流とを比べると、後
者の電流値が２〜３割減少する。しかし、同一デジタル
ＩＣの入力ピン同士或いは出力ピン同士が半田でつなが
っているブリッジ半田の場合には逆に電流値が２〜３割
増加する。この結果、電流値によって足浮き及びブリッ
ジ半田の有無の判定が可能になる。なお、１つの入力ピ
ンに対して複数個の出力ピンを独立パターンで接続する
場合にはダイオードと抵抗との直列回路に、複数個のダ
イオードを並列接続することになり、１つの出力ピンに
対して複数個の入力ピンを独立パターンで接続する場合
にはダイオードに、ダイオードと抵抗との直列回路を複
数個並列接続することになる。
列接続しておくと、それ等の内部回路を通って外部に流
れる電流（合成電流）を測定できる。その際、両プロー
ブが接触する各独立パターン４６、４８又は４８、５０
に対する各ピン３４、３６、４０、４２又は３６、３
８、４２、４４の半田付けが全て良好に行なわれている
場合の電流と、それ等の各ピン３４、３６、４０、４２
又は３６、３８、４２、４４の半田付けが１つ又は複数
不良で、足浮き状態にある場合の電流とを比べると、後
者の電流値が２〜３割減少する。しかし、同一デジタル
ＩＣの入力ピン同士或いは出力ピン同士が半田でつなが
っているブリッジ半田の場合には逆に電流値が２〜３割
増加する。この結果、電流値によって足浮き及びブリッ
ジ半田の有無の判定が可能になる。なお、１つの入力ピ
ンに対して複数個の出力ピンを独立パターンで接続する
場合にはダイオードと抵抗との直列回路に、複数個のダ
イオードを並列接続することになり、１つの出力ピンに
対して複数個の入力ピンを独立パターンで接続する場合
にはダイオードに、ダイオードと抵抗との直列回路を複
数個並列接続することになる。
【００１０】
【実施例】以下、添付図面に基づいて、本発明の実施例
を説明する。図１は本発明によるデジタルＩＣのインサ
ーキットテスタによる足浮き検出方法の対象となる基板
に実装半田付けした２個の入力保護回路付きデジタルＩ
Ｃ間に存在する特有の接続関係を示す図である。図中、
３０、３２は第１、第２デジタルＩＣ、３４、３６、３
８は第１デジタルＩＣ３０の電源、出力、グランドの各
ピン、４０、４２、４４は第２デジタルＩＣ３２の電
源、入力、グランドの各ピン、４６は両電源ピン３４、
４０を接続する独立パターン、４８は出入力ピン３６、
４２を接続する独立パターン、５０は両グランドピン３
８、４４を接続する独立パターンである。なお、独立パ
ターン４６は電源に接続し、独立パターン５０は基板
（図示なし）のグランドに接続する。
を説明する。図１は本発明によるデジタルＩＣのインサ
ーキットテスタによる足浮き検出方法の対象となる基板
に実装半田付けした２個の入力保護回路付きデジタルＩ
Ｃ間に存在する特有の接続関係を示す図である。図中、
３０、３２は第１、第２デジタルＩＣ、３４、３６、３
８は第１デジタルＩＣ３０の電源、出力、グランドの各
ピン、４０、４２、４４は第２デジタルＩＣ３２の電
源、入力、グランドの各ピン、４６は両電源ピン３４、
４０を接続する独立パターン、４８は出入力ピン３６、
４２を接続する独立パターン、５０は両グランドピン３
８、４４を接続する独立パターンである。なお、独立パ
ターン４６は電源に接続し、独立パターン５０は基板
（図示なし）のグランドに接続する。
【００１１】この第１デジタルＩＣ３０の出力ピン内部
等価回路は図２に示すような電源ピン３４とグランドピ
ン３８との間に２個のダイオード５２、５４を各カソー
ドを電源ピン３４の側に向けて直列接続し、出力ピン３
６と両ダイオード５２、５４の接続点とを直接接続した
構成を備えている。なお、ＦＥＴ５６、５８をダイオー
ド５２、５４とそれぞれ等価と見る。又、第２デジタル
ＩＣ３２の入力ピン内部等価回路は入力保護回路を備え
ることにより、図３に示すような電源ピン４０とグラン
ドピン４４との間に２個のダイオード６０、６２を各カ
ソードを電源ピン４０の側に向けて直列接続し、入力ピ
ン４２と両ダイオード６０、６２の接続点との間に抵抗
６４を接続した構成を備えている。
等価回路は図２に示すような電源ピン３４とグランドピ
ン３８との間に２個のダイオード５２、５４を各カソー
ドを電源ピン３４の側に向けて直列接続し、出力ピン３
６と両ダイオード５２、５４の接続点とを直接接続した
構成を備えている。なお、ＦＥＴ５６、５８をダイオー
ド５２、５４とそれぞれ等価と見る。又、第２デジタル
ＩＣ３２の入力ピン内部等価回路は入力保護回路を備え
ることにより、図３に示すような電源ピン４０とグラン
ドピン４４との間に２個のダイオード６０、６２を各カ
ソードを電源ピン４０の側に向けて直列接続し、入力ピ
ン４２と両ダイオード６０、６２の接続点との間に抵抗
６４を接続した構成を備えている。
【００１２】図４はこのような実装基板におけるデジタ
ルＩＣの足浮きをＸ−Ｙ方式インサーキットテスタを用
いて検査する場合の回路例を示す図である。図中、６６
は交流又は直流の定電圧電源、６８は電流計、７０（７
０ａ、７０ｂ）は計測回路のグランドである。検査の際
には、先ずインサーキットテスタに備えた２組のＸ−Ｙ
ユニットをそれぞれ制御し、一方のプローブを入出力ピ
ン４２、３６を接続する独立パターン４８に当接し、他
方のプローブを電源ピン３４、４０を接続する独立パタ
ーン４６に当接する。そこで、電源６６より定電圧を印
加すると、その定電圧がダイオード６０と抵抗６４との
直列回路と、その両端に並列接続するダイオード５２に
加わる。それ故、その定電圧印加回路に電流計６８を直
列接続しておくと、それ等の内部回路を通って外部に流
れる電流（合成電流）を測定できる。そこで、両プロー
ブが接触する各独立パターン４６、４８に対する各ピン
３４、３６、４０、４２の半田付けが全て良好に行なわ
れている場合の電流と、それ等の各ピン３４、３６、４
０、４２の半田付けが１つ又は複数不良で、足浮き状態
にある場合の電流とを比べる。すると、後者の場合には
電流値が２〜３割減少するので、電流値によって足浮き
の有無の判定できる。
ルＩＣの足浮きをＸ−Ｙ方式インサーキットテスタを用
いて検査する場合の回路例を示す図である。図中、６６
は交流又は直流の定電圧電源、６８は電流計、７０（７
０ａ、７０ｂ）は計測回路のグランドである。検査の際
には、先ずインサーキットテスタに備えた２組のＸ−Ｙ
ユニットをそれぞれ制御し、一方のプローブを入出力ピ
ン４２、３６を接続する独立パターン４８に当接し、他
方のプローブを電源ピン３４、４０を接続する独立パタ
ーン４６に当接する。そこで、電源６６より定電圧を印
加すると、その定電圧がダイオード６０と抵抗６４との
直列回路と、その両端に並列接続するダイオード５２に
加わる。それ故、その定電圧印加回路に電流計６８を直
列接続しておくと、それ等の内部回路を通って外部に流
れる電流（合成電流）を測定できる。そこで、両プロー
ブが接触する各独立パターン４６、４８に対する各ピン
３４、３６、４０、４２の半田付けが全て良好に行なわ
れている場合の電流と、それ等の各ピン３４、３６、４
０、４２の半田付けが１つ又は複数不良で、足浮き状態
にある場合の電流とを比べる。すると、後者の場合には
電流値が２〜３割減少するので、電流値によって足浮き
の有無の判定できる。
【００１３】又、図５に示すように、一方のプローブを
グランドピン３８、４４を接続する独立パターン５０に
当接し、他方のプローブを入出力ピン４２、３６を接続
する独立パターン４８に当接し、同様に電源６６より定
電圧を印加してもよい。その際には、定電圧がダイオー
ド６２と抵抗６４との直列回路と、その両端に並列接続
するダイオード５４に加わる。それ故、電流計６８によ
って両プローブが接触する各独立パターン４８、５０に
対する各ピン３６、３８、４２、４４の半田付けが全て
良好に行なわれている場合の電流と、それ等の各ピン３
６、３８、４２、４４の半田付けが１つ又は複数不良
で、足浮き状態にある場合の電流とを比べると、やはり
後者の場合には電流値が２〜３割減少するので、電流値
によって足浮きの有無の判定できる。
グランドピン３８、４４を接続する独立パターン５０に
当接し、他方のプローブを入出力ピン４２、３６を接続
する独立パターン４８に当接し、同様に電源６６より定
電圧を印加してもよい。その際には、定電圧がダイオー
ド６２と抵抗６４との直列回路と、その両端に並列接続
するダイオード５４に加わる。それ故、電流計６８によ
って両プローブが接触する各独立パターン４８、５０に
対する各ピン３６、３８、４２、４４の半田付けが全て
良好に行なわれている場合の電流と、それ等の各ピン３
６、３８、４２、４４の半田付けが１つ又は複数不良
で、足浮き状態にある場合の電流とを比べると、やはり
後者の場合には電流値が２〜３割減少するので、電流値
によって足浮きの有無の判定できる。
【００１４】このようにして、デジタルＩＣ３０、３２
に対し、それ等の入出力ピン４２、３６を接続する独立
パターン４８と、電源ピン３４、４０を接続する独立パ
ターン４６或いはグランドピン３８、４４を接続する独
立パターン５０との間に、定電圧を印加して電流を測定
し、その電流値によって足浮きの有無の判定を行なう
と、他の実装部品の電気的測定に用いる通常のプローブ
をそのままデジタルＩＣ３０、３２の足浮きの検査に使
用できる。それ故、デジタルＩＣ専用プローブを製作す
る必要がなく、プローブ交換の必要性もないので検査を
スピード化できる。なお、１つの入力ピンに対して複数
個の出力ピンを独立パターンで接続する場合にはダイオ
ードと抵抗との直列回路に、複数個のダイオードが並列
接続することになり、１つの出力ピンに対して複数個の
入力ピンを独立パターンで接続する場合にはダイオード
に、ダイオードと抵抗との直列回路が複数個並列接続す
ることになる。
に対し、それ等の入出力ピン４２、３６を接続する独立
パターン４８と、電源ピン３４、４０を接続する独立パ
ターン４６或いはグランドピン３８、４４を接続する独
立パターン５０との間に、定電圧を印加して電流を測定
し、その電流値によって足浮きの有無の判定を行なう
と、他の実装部品の電気的測定に用いる通常のプローブ
をそのままデジタルＩＣ３０、３２の足浮きの検査に使
用できる。それ故、デジタルＩＣ専用プローブを製作す
る必要がなく、プローブ交換の必要性もないので検査を
スピード化できる。なお、１つの入力ピンに対して複数
個の出力ピンを独立パターンで接続する場合にはダイオ
ードと抵抗との直列回路に、複数個のダイオードが並列
接続することになり、１つの出力ピンに対して複数個の
入力ピンを独立パターンで接続する場合にはダイオード
に、ダイオードと抵抗との直列回路が複数個並列接続す
ることになる。
【００１５】なお、上記実施例ではデジタルＩＣの足浮
き検出について説明したが、同一デジタルＩＣの例えば
隣接する入力ピン同士或いは出力ピン同士が半田でつな
がるブリッジ半田の場合も同様の検出方法を採用する
と、正常な場合と比べ、電流値が変化するため検出が可
能になる。但し、ブリッジ半田の場合は正常の場合と比
べ、電流値が２〜３割増加する。
き検出について説明したが、同一デジタルＩＣの例えば
隣接する入力ピン同士或いは出力ピン同士が半田でつな
がるブリッジ半田の場合も同様の検出方法を採用する
と、正常な場合と比べ、電流値が変化するため検出が可
能になる。但し、ブリッジ半田の場合は正常の場合と比
べ、電流値が２〜３割増加する。
【００１６】
【発明の効果】以上説明した本発明によれば、基板に実
装半田付けした複数のデジタルＩＣの足浮き及びブリッ
ジ半田を検査する場合にも、デジタルＩＣ間に存在する
特有の接続関係を利用することによって、他の実装部品
の電気的測定に用いる通常のプローブをそのまま使用で
きる。それ故、デジタルＩＣ専用プローブを製作する必
要がなく、プローブ交換の必要性もないので検査をスピ
ード化できる。
装半田付けした複数のデジタルＩＣの足浮き及びブリッ
ジ半田を検査する場合にも、デジタルＩＣ間に存在する
特有の接続関係を利用することによって、他の実装部品
の電気的測定に用いる通常のプローブをそのまま使用で
きる。それ故、デジタルＩＣ専用プローブを製作する必
要がなく、プローブ交換の必要性もないので検査をスピ
ード化できる。
【図１】本発明によるデジタルＩＣのインサーキットテ
スタによる足浮き検出方法の対象となる基板に実装半田
付けした２個の入力保護回路付きデジタルＩＣ間に存在
する特有の接続関係を示す図である。
スタによる足浮き検出方法の対象となる基板に実装半田
付けした２個の入力保護回路付きデジタルＩＣ間に存在
する特有の接続関係を示す図である。
【図２】同デジタルＩＣの出力ピン内部等価回路を示す
図である。
図である。
【図３】同デジタルＩＣの入力ピン内部等価回路を示す
図である。
図である。
【図４】同実装基板におけるデジタルＩＣの足浮きをＸ
−Ｙ方式インサーキットテスタを用いて検査する場合の
回路例を示す図である。
−Ｙ方式インサーキットテスタを用いて検査する場合の
回路例を示す図である。
【図５】同実装基板におけるデジタルＩＣの足浮きをＸ
−Ｙ方式インサーキットテスタを用いて検査する場合の
他の回路例を示す図である。
−Ｙ方式インサーキットテスタを用いて検査する場合の
他の回路例を示す図である。
【図６】従来の実装基板におけるデジタルＩＣの足浮き
をＸ−Ｙ方式インサーキットテスタを用いて検査する場
合の回路例を示す図である。
をＸ−Ｙ方式インサーキットテスタを用いて検査する場
合の回路例を示す図である。
３０、３２…デジタルＩＣ ３４、４０…電源ピン ３
６、４２…出、入力ピン ３８、４４…グランドピン
４６、４８、５０…独立パターン ５２、５４、６０、
６２…ダイオード ６４…抵抗 ６６…定電圧電源 ６
８…電流計
６、４２…出、入力ピン ３８、４４…グランドピン
４６、４８、５０…独立パターン ５２、５４、６０、
６２…ダイオード ６４…抵抗 ６６…定電圧電源 ６
８…電流計
Claims (1)
- 【請求項１】 基板に実装半田付けし、全電源ピンと全
グランドピンをそれぞれ独立パターンで接続し、少なく
とも１個の入力ピンと１個の出力ピンを独立パターンで
接続する複数の入力保護回路付きデジタルＩＣのインサ
ーキットテスタによる足浮き及びブリッジ半田検出方法
において、上記入出力ピンを接続する独立パターンと、
全電源ピン或いは全グランドピンを接続する独立パター
ンとの間に、交流又は直流の定電圧を印加して電流を測
定し、その電流値によって足浮き及びブリッジ半田の有
無を判定することを特徴とするデジタルＩＣのインサー
キットテスタによる足浮き及びブリッジ半田検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6026012A JPH07218580A (ja) | 1994-01-27 | 1994-01-27 | デジタルｉｃのインサーキットテスタによる足浮き及びブリッジ半田検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6026012A JPH07218580A (ja) | 1994-01-27 | 1994-01-27 | デジタルｉｃのインサーキットテスタによる足浮き及びブリッジ半田検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07218580A true JPH07218580A (ja) | 1995-08-18 |
Family
ID=12181792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6026012A Pending JPH07218580A (ja) | 1994-01-27 | 1994-01-27 | デジタルｉｃのインサーキットテスタによる足浮き及びブリッジ半田検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07218580A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130115117A (ko) * | 2012-04-10 | 2013-10-21 | 니혼덴산리드가부시키가이샤 | 부품내장기판의 검사방법 |
-
1994
- 1994-01-27 JP JP6026012A patent/JPH07218580A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130115117A (ko) * | 2012-04-10 | 2013-10-21 | 니혼덴산리드가부시키가이샤 | 부품내장기판의 검사방법 |
| JP2013217796A (ja) * | 2012-04-10 | 2013-10-24 | Nidec-Read Corp | 部品内蔵基板の検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625292A (en) | System for measuring the integrity of an electrical contact | |
| JPH04309875A (ja) | インサーキット試験装置 | |
| JPH06160457A (ja) | 回路板試験装置 | |
| TWI793179B (zh) | 電阻測定裝置、基板檢查裝置以及電阻測定方法 | |
| US4720671A (en) | Semiconductor device testing device | |
| JPH0670666B2 (ja) | 回路網検査装置及び方法 | |
| US6452410B1 (en) | Apparatus and method for electrolytic bare board testing | |
| US6353327B2 (en) | Circuit board misalignment detection apparatus and method | |
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| TWI703328B (zh) | 電性連接裝置 | |
| JPH07218580A (ja) | デジタルｉｃのインサーキットテスタによる足浮き及びブリッジ半田検出方法 | |
| JP3281164B2 (ja) | Ｉｃのインサーキットテスタによる足浮き検出方法 | |
| JPH07104026A (ja) | 実装部品の半田付け不良検出方法 | |
| JPH0789126B2 (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| JP4411064B2 (ja) | バイパスコンデンサの実装・非実装検査方法 | |
| JP4982543B2 (ja) | 多層基板のスルーホール断線検出方法 | |
| JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
| JP3703042B2 (ja) | Ｉｃのインサーキットテスタによる足浮き検出方法並びにその足押え具 | |
| JPH07287042A (ja) | インサーキット検査方法 | |
| JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
| JP2004271538A (ja) | 電子回路検査装置 | |
| JPH10190181A (ja) | プリント基板及びその検査方法 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JP2004028975A (ja) | ディジタルｉｃのリード半田付け不良検出方法 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 |