JPH07287042A

JPH07287042A - インサーキット検査方法

Info

Publication number: JPH07287042A
Application number: JP6104729A
Authority: JP
Inventors: Minoru Niizaki; 稔新崎; Takashi Senda; 隆千田; Minoru Uchida; 実内田
Original assignee: Yokogawa Hewlett Packard Ltd
Current assignee: Hewlett Packard Japan Inc
Priority date: 1994-04-19
Filing date: 1994-04-19
Publication date: 1995-10-31

Abstract

(57)【要約】【目的】プリント配線板に実装された部品のはんだ付け
部分の検査において、良否判定の信頼性が高い検査を低
コストで実現する方法を提示する。【構成】フライング・プローバー装置において、３個の
プローブと静電容量測定器を構成要素とする。第１のプ
ローブ４を被検査電子部品の任意の端子３に接触させ、
第２のプローブ９を被検査半田付け部分の導体パターン
８に接触させ、プローブ４とプローブ９の間の静電容量
を静電容量測定器１１で測定する。次に第３のプローブ
１０を導体パターン８にはんだ付けされている電子部品
の端子１に接触させ、該接触圧で端子１を導体パターン
８に接触させ、再びプローブ４とプローブ９の間の静電
容量を測定する。フライング・プローバー内の論理演算
部で、この２回の測定値の差を計算し、差が所定のしき
い値より大きければ、はんだ付けされていないと判定す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、プリント配線板に実装さ
れた電子部品のはんだ付け不良を検査する装置の分野に
関し、特に表面実装部品の端子の半田付けがオープン状
態であることを検出する方法に関する。なお本明細書に
おいて、インピーダンスには抵抗、容量などの他にダイ
オードの順方向および逆方向の抵抗を含むものとする。

【０００２】

【従来技術と問題点】電子機器の小型化・軽量化の要求
により、電子部品が高性能・高密度化されて端子ピッチ
の狭小化が進んでいる。それに伴い、プリント配線板も
配線の微細化が進み、また実装されたプリント回路板の
機能は複雑になっている。このため、実装プリント回路
板の検査の重要性が高くなっている。しかし微細化の傾
向は、信頼性の高い実装と検査の実現を困難にしてい
る。特に実装上の問題点は、部品の微細な端子と微細な
プリント・パターン間のはんだ付け不良である。半田付
け不良のために起こる重欠点は、端子とプリント・パタ
ーンが接触していない状態になることである。本明細書
では、この状態をオープンと言うことにする。プリント
回路板を検査する方法は、従来より種々考案されてき
た。複雑な機能のプリント回路板の検査は、まず始めに
インサーキット検査で、はんだ付けや部品の不良を検出
し、これを修理して次に動作させて機能検査を行う方法
が一般的である。インサーキット検査には、フィクスチ
ャー方式とフィクスチャーレス方式の２つの方式が実用
化されている。

【０００３】フィクスチャー方式では、検査用の信号の
入出力ためのプローブピンを搭載したフィクスチャーを
用意する。プローブピンは検査に有効な特定の点に接触
しなければならないので、プリント回路板の種類毎に専
用のフィクスチャーが必要である。またフィクスチャー
には多数のプローブピンを搭載するので高価である。こ
れをプリント回路板の種類だけ用意しなければならない
ので、検査のコストがかさむ欠点がある。しかし、検査
スピードが早いので大量生産用の検査に適している。フ
ィクスチャーレス方式はフライング・プローバー方式あ
るいはＸ−Ｙインサーキット方式とも言われるものであ
る。通常複数のプローブが平面上の任意の点に移動し、
その移動平面に平行に置かれたプリント回路板にプロー
ブが接近し接触する。そのためこのプローブは、フライ
ング・プローブと名付けられている。フライング・プロ
ーバ方式は検査する点へプローブが移動していくので、
プリント回路板の種類別に専用のハードウェア治具を用
意する必要がない。すなわち検査を制御するプログラム
の中に、プローブの制御を組み込めばよいので、検査対
象の変化に柔軟に対応できる。従って、低コストで検査
を実施することができ、小量生産・変量生産に適する。
しかし、検査する点ごとにプローブが移動するので検査
時間はフィクスチャー方法に比べて長くなる。

【０００４】フィクスチャー方式あるいはフィクスチャ
ーレス方式で、オープンを検出する方法には、抵抗測定
法と静電容量測定法がある。これらについて以下に詳述
する。図４は、抵抗測定法の基本原理図である。図はプ
リント回路板の断面図で、７がプリント配線板、６及び
８が導体パターンである。電子部品２の端子１および３
がそれぞれ導体パターン８及び６にはんだ付けされる。
図は、端子３と導体パターン６ははんだ接合５で接続さ
れているが、端子１と導体パターン８間ははんだ付けさ
れずオープンになっている例を示している。オープン検
査は、プローブ１０と９をそれぞれ端子１と導体パター
ン８に接触させ、プローブ間の抵抗を抵抗測定器１３で
測定し、その測定値からはんだ付け不良か否かの判定を
行う。図示するように、端子１と導体パターン８の間が
オープンであればこの検査方法でオープンを簡単に判定
できる。しかしプローブ１０を端子１に接触させると、
この接触圧によって微細な端子１は導体パターン８に一
時的な接触をする。この結果、正常なはんだ付けのとき
の抵抗と、一時的な接触のときの接触抵抗との差を判別
できないとオープンの判定はできないことになる。現実
の装置では、プローブ９、１０と抵抗測定器１３を結ぶ
導線の抵抗、プローブ９と導体パターン８の接触抵抗お
よびプローブ１０と端子１の接触抵抗の和が、端子１と
導体パターン８の間の接触抵抗や正常なはんだ接合抵抗
に比べて大きい。このため、はんだ付けの抵抗と一時的
な接触抵抗の差の判別は不可能である。従って、この基
本原理による検査方法は実用的ではない。

【０００５】上記の基本原理の欠点を解決するために、
従来技術では低抵抗の測定に適する４端子抵抗測定法を
応用している。図５にその構成を示す。図４のプローブ
９とプローブ１０がプローブ１４と１５に、２端子式の
抵抗測定器１３が４端子式抵抗測定器１６に置き換えら
れている。プローブ１４及び１５は、同軸形の構造で中
心導体と外部導体がそれぞれ接触ピンを構成している２
端子形プローブである。この２本のプローブで４端子を
構成している。４端子抵抗測定法は、プローブと抵抗測
定器間の接続導線の抵抗やプローブと被測定導体との接
触抵抗の影響を受ない。このため図４の方法に比較すれ
ば、プローブの接触圧による一時的な導通状態の抵抗値
と正常なはんだ付けの抵抗値の差が判別できそうであ
る。しかし、正常なはんだ付けの抵抗と一時的接触抵抗
の差が大きくないため、判別のしきい値を低くすると正
常なはんだ付けを不良と判定し、しきい値を高くすると
不良を良品と判定してしまい、誤判定を除くことは不可
能である。また、図では４端子の原理を示すため、簡単
な構造を示しているが、細密化された実装回路に実用で
きるプローブの構造は複雑である。このためプローブの
製造が困難でり、細密な端子や導体パターンに接触させ
るために接近している２つのピンに付着したはんだフラ
ックスの除去や機械的な保守がやっかいである。従っ
て、コスト高でもある。以上のように、４端子測定法も
プローブの接触圧で一時的に接触した不良を高い信頼性
で判別できない上に、コスト高のため少量生産に適して
いない。なお４端子抵抗測定法は、フィクスチャー方式
とフィクスチャーレス方式のいずれにも適用できるが、
高価な２端子式のプローブを用いるためフィクスチャー
レス方式の方が適している。

【０００６】図６は従来技術の静電容量測定法（または
静電容量性結合法と云う）による検査方法である。電子
部品２のパッケージの上面に絶縁膜１７を介して電極１
８を載値し、この電極と導体パターン８に接触している
プローブ２１との間に交流信号源１９と交流電流計２０
を接続し、電子部品の端子１に接続されている電子部品
内の導体と電極１８とで構成される静電容量（これを以
後Ｃfと記す）に交流電流を流す。この電流を交流電流
計２０で測定する。もし端子１と導体パターン８の間が
オープンであれば電流が検出されないか、正常のはんだ
付け時に比べて小さい値となるので、電流の大きさで良
否を判定する。図６の変形として、交流信号源１９と交
流電流計２０を静電容量測定器に置き換え、電極１８と
プローブ２１間の静電容量を測定する方法もある。この
方法では、導体パターン８と端子１の間のはんだ付けが
正常であればＣfを測定し、はんだ付け不良でオープン
であれば、端子１と導体パターン８で構成される静電容
量とＣfとの直列容量を測定する。従って正常にはんだ
付けされたプリント回路板でＣfの値をあらかじめ測定
しておき、検査時に測定値とＣfを比較し良否を判定す
る。図６のように、電子部品の端子１にプローブ２１を
接触させないので、検査時にオープンが一時的に導通状
態にならず、オープンの検出が可能である。静電容量性
結合は、電子部品の各々の端子について電流値あるいは
Ｃfをあらかじめ調べておく必要がある。さらに電子部
品のロットやバージョン変更の影響を考慮する必要があ
る。また再現性のあるＣfを確保するために、電子部品
２と電極１８の位置・平行度等の安定性も重要で、電極
１８をテスト治具に固定する必要がある。またプリント
回路板上の電子部品の数だけ電極を用意する必要があ
る。従ってこの方式はフィクスチャー方式に適用されて
いる。以上のように本方式は、オープンを検出できるが
コスト高となるため、大量生産のプリント回路板の検査
にのみ使用されている。静電容量性結合法については、
特願平３−３５４９２１、特願平５−７６２９６、特願
平５−１５７８２０および特願平５−３１７３７６を参
照のこと。

【０００７】以上に述べた各種の従来技術の問題点を要
約し、さらに共通の問題点について述べる。オープン状
態になっている電子部品の端子にプローブを接触したと
き、その接触圧でオープンが一時的に導通状態になり、
従来技術の抵抗測定法では良否の判定に誤りを生じる。
従来技術の静電容量測定法では、オープンを判別するこ
とができるが、高価な検査装置と高価な検査治具を必要
とするため、生産量の少ないプリント回路板に適用する
ことはコスト的に困難である。従来技術に共通の問題点
は、無洗浄のプリント回路板の場合に残留しているフラ
ックスのために、部品やパターンとプローブが接触不良
を起こし、検査に誤りを生じることである。特に、複雑
な構造のプローブにはフラックスが付着しやすく検査の
誤りの確率が高くなる。したがって従来技術では、少量
生産に適した低コストで信頼性の高い実用的な検査方法
がないのが現状である。

【０００８】

【発明の目的】本発明の目的は、従来技術の判定の信頼
性が低いこと、あるいは検査装置・治具が高価であるこ
と等の問題点を解決し、信頼性の高い検査を低コストで
実現する方法を提示することである。

【０００９】

【発明の概要】本発明の実施例は、フィクスチャー方式
に比べて低コストのフィクスチャーレス方式の検査装置
にインピーダンス測定を応用して、プローブの接触圧で
一時的に導通状態になるはんだ付け不良をも検出する方
法である。

【００１０】

【発明の実施例】本発明の実施例おけるインピーダンス
測定には、静電容量測定と抵抗測定の他にダイオードの
順方向抵抗および逆方向抵抗測定があるが、静電容量測
定が実用上最も応用範囲が広い。従って、まず静電容量
測定を利用した検査方法を述べ、その変形として抵抗測
定とダイオードの抵抗測定を利用した方法について述べ
る。本発明の静電容量測定を利用した実施例の基本形を
図１に示す。図４、図５および図６と同じ構成要素には
同じ参照番号を付している。本発明の構成は、フィクス
チャーレス方式の３個のフライング・プローブ４、９と
１０、およびプローブ４とプローブ９の間に接続されて
いる静電容量測定器１１から成っている。図は、電子部
品２の端子１と導電パターン８の間のはんだ付けが不良
でオープンになっている例を示している。この部分がは
んだ付けされているか否かの判定をする順序をまず述べ
る。第１のプローブ４を被検査電子部品２の任意の端子
３に接触させ、第２のプローブ９を導体パターン８に接
触させ、第１のプローブと第２のプローブ間の静電容量
を静電容量測定器１１で測定する。このとき、第３のプ
ローブ１０は端子１には接触していない。次に第３のプ
ローブ１０を端子１に接触させ、再び第１のプローブと
第２のプローブ間の静電容量を測定する。プローバーの
演算制御部がこの２回の測定値の差を演算で求め、差が
あるときはんだ付け部分はオープンと判定する。次にこ
の判定の根拠を以下に述べる。

【００１１】ここで、端子１に接続している電子部品内
の回路と端子３に接続している電子部品内の回路で構成
している静電容量をＣiと表す。次に導体パターン６に
接続しているプリント回路と導体パターン８に接続して
いるプリント回路との間の静電容量をＣpと表す。また
導体パターン８と端子１が接触していない時、この空隙
に構成される静電容量をＣgと表す。以下に端子１と導
体パターン８が接続されている場合と、オープンの場合
について、１回目と２回目の測定値について述べる。

【００１２】端子１と導体パターン８が接続されている
場合の１回目の測定値Ｃ1sはＣiとＣpとの和になる。す
なわち、

【００１３】

【数１】

【００１４】端子１と導体パターン８が接続されている
場合の２回目の測定値Ｃ2sは、１回目と等しい。

【００１５】

【数２】

【００１６】次に端子１と導体パターン８がオープンの
場合の１回目の測定値Ｃ1oはＣiとＣgの直列容量とＣp
との和になる。

【００１７】

【数３】

【００１８】２回目の測定では、プローブ１０の接触圧
で端子１が導体パターン８に接触するため、その測定値
はＣ2ｓになる。従って１回目と２回目の測定値の間に
差があれば、オープンであると判定することが出来る。
しかも電子部品やプリント回路内の静電容量をあらかじ
め測定しておく必要はない。２つの測定は短い間隔で行
われるので、短期的な測定系の安定度があれば高感度で
良否を判別でき、判定の信頼性は高い。しかも、静電容
量は接触抵抗に比べ高インピーダンスのため、プローブ
と被検査導体との間の接触抵抗の影響は無視できる。上
述で測定値の差の有無でオープンを判定すると述べた
が、実際の測定にはばらつきが伴う。それによる誤判定
を避けるために、あるしきい値を設定しそれを越えたと
き差が有ると判定しなければならない。このしきい値が
小さいほど判定の感度は上がるが、差が無いのに有りと
判定する誤りが大きくなる。この誤りを避けて、最も感
度が高い判定が可能なしきい値は、測定系の分解能であ
る。

【００１９】プローブ４を接触させる端子３は前述のよ
うに任意であるが、電子部品が半導体集積回路の場合は
電源端子または接地端子が最適である。その理由を述べ
る。半導体集積回路のＣiは主にゲートや隣接している
パターンで構成されている。従って、プローブ４を接触
させる任意の端子３を電源端子または接地端子にすると
Ｃiが大きくなる。その結果、Ｃiと端子がオープンの容
量Ｃgとの差が大きくなり、良否の判定がしやすくな
る。また上述では、プローブ４を端子３に接触させると
述べたが、導体パターン６に接触させても同様の結果が
得られる。ただし端子３と導体パターン６がオープンで
ないことが前提になる。一般に端子よりも導体パターン
の方が広いので、プローブ４を電源端子または接地端子
がはんだ付けされる導体パターン６側に接触させて測定
したい場合は、まずこの部分の半田付けを検査すればよ
い。

【００２０】図１に示す電子部品はリード付きである
が、リードなしの部品であってもプローブが接触できる
端子があれば、本発明の実施例で検査できる。もしプロ
ーブ１０の接触圧が加わっても端子１と導体パターン８
間がオープン状態を保持している場合があると、図１の
方法では１回目と２回目の測定値が変化しない。従って
この場合にはオープンを判別できない欠点がある。プロ
ーブ１０の接触圧でも端子１が導体パターン８に接触し
ない事例は、リードなし部品の場合や端子１と導体パタ
ーン８の間にフラックスが固まって残留した場合に発生
する可能性がある。

【００２１】次に本発明の第２の実施例として上記欠点
を除去する一例を図２に示す。図２の構成は、図１の構
成にスイッチ１２が追加されている。スイッチ１２は静
電容量測定器１１をプローブ９に接続させるか、プロー
ブ１０に接続させるかを切り換える。はんだ付け良否の
判定の順序は、図１の場合と同様である。まずプローブ
４を端子３に、プローブ９を導体パターン８に接触さ
せ、静電容量測定器１１がプローブ９に接続されされる
ようスイッチ１２を設定する。静電容量測定器はプロー
ブ９とプローブ４の間の静電容量を測定する。次にプロ
ーブ１０を端子１に接触させ、スイッチ１２をプローブ
１０側に切り換えて、プローブ１０とプローブ４の間の
静電容量を測定する。図１の実施例と同様に、この２回
の測定値の差が判別されたときオープンと判定する。プ
ローブ１０を端子１に接触させたとき、端子１が導体パ
ターン８に接触すれば、前記図１と同様に（２）式の静
電容量測定値Ｃ2sが得られオープンの判定をする。プロ
ーブ１０の接触圧が加わっても端子１と導体パターン８
間がオープン状態を保持している場合の測定値をＣ2oと
表すと、Ｃ2oは次式で表される。

【００２２】

【数４】

【００２３】これは（３）式で示される１回目の測定値
Ｃ1oと異なるため、オープンの判定が可能である。次に
本発明の第３の実施例を図３に示す。本実施例の構成
は、２本のフライング・プローブ４と９および静電容量
測定器１１から成る。図３は図２を簡易化した方法で、
スイッチで静電容量測定のプローブを切り替えるのでは
なく、２回目の測定はプローブ９を端子１に移動し接触
させて行う方法である。この方法での測定値は図２の実
施例と同様で、端子１と導体パターン８がオープンのと
きの１回目の測定値は（３）式で、２回目の測定値でも
オープンを保持しているときの測定値は（４）式とな
り、オープンの判定が可能である。

【００２４】電子部品が通常のディジタル集積回路や高
抵抗の組抵抗の場合は上記のように静電容量測定でオー
プンを検出できる。しかし、低抵抗の組抵抗の場合は、
静電容量に並列に低抵抗成分があるため、静電容量測定
では検出が困難になってくる。この場合、前述の静電容
量測定法の容量測定を抵抗測定に置き換え、同様の判定
方法でオープンの検出が可能になる。抵抗測定であって
も、従来技術の接触抵抗を測定する方法ではないため、
プローブと導体間の接触抵抗やプローブと抵抗測定器間
の導線の影響は受けない。また集積回路（以下ＩＣと記
す）の特定の端子に注目すれば、静電容量よりＩＣ内部
にあるダイードの抵抗を測定した方がオープンを検出し
やすい場合がある。従来技術では、逆向きに搭載された
電子部品を検出する目的でＩＣ内のダイオードを利用し
ている。本発明はこのダイオードをオープン検査に利用
するものであるが、部品の逆向き検査を同時に行うこと
ができる利点がある。本発明の検査方法に利用できるＩ
Ｃ内のダイオードの例を図７と図８に示す。図７はバイ
ポーラ演算増幅器の入力回路の例を、図８はＣＭＯＳの
入力回路の例である。図７のＮＰＮトランジスタ２３の
ベース・コレクタ接合は、ベースを陽極としコレクタを
陰極とするダイオードとみなせる。本発明の実施例で
は、ベースに接続している入力端子２４を陽極としコレ
クタに接続している電源端子２２を陰極としてダイオー
ドの順逆両方向の抵抗を下記の方法で測定し、良否を判
定する。図８では入力保護ダイオード２７の陽極が接地
端子２８に、陰極が保護抵抗２６を介して入力端子２５
に接続されている。従って端子２８を陽極とし、端子２
５を陰極とするダイオードとみなして演算増幅器の場合
と同様の測定と判定を行う。

【００２５】ダイオード抵抗測定の構成は、本発明の前
述の構成において、静電容量測定器を抵抗測定器に置き
換えた低抵抗の組抵抗の構成と同様である。ただし抵抗
測定器は、測定電圧の極性が切り換え可能である必要が
ある。また静電容量測定の実施例と異なり、あらかじめ
電子部品の端子間のダイオードの存在とその順逆両方向
の抵抗を調べておく必要がある。測定の順序は、静電容
量測定の実施例と同様で、１回目の測定を図１、２また
は３に示す導電パターン８と端子３の間で、２回目の測
定を端子１と端子３の間で行う。それぞれの測定では測
定電圧の正負を切り換えて順方向と逆方向の抵抗を測定
する。この１回目の測定で、あらかじめ調査しておいた
所定のダイオードの抵抗が測定されれば、はんだ付けお
よび電子部品の搭載向きは正常と判定する。１回目の測
定で所定のダイオードの抵抗が測定されず、２回目の測
定で所定の値を示せばはんだ付け不良と判定する。２回
目も所定のダイードの抵抗を示さない時は電子部品の不
良または逆向きの搭載と判定する。以上に本発明の実施
例として静電容量測定法、抵抗測定法およびダイオード
抵抗測定法を示したが、例示の様式、部分形、配置、そ
の他に限定するものでなく、必要に応じて本発明の要旨
を失うことなく構成の変形も許容される。

【００２６】

【発明の効果】本発明によれば、被検査プリント回路板
の正常値をあらかじめ記憶しておく必要がなく、高価な
専用治具も必要ない。特殊プローブを用いず、構造が簡
単で保守が容易な通常のプローブを用いて、短期間の２
回の測定値の差の有無で良否の判定を行う。これらによ
り、プローブの接触圧による一時的接触の影響を受け
ず、信頼性の高い判定が可能である。その結果、高価な
治具を用いることが出来ない多品種少量生産や試作等に
も信頼性の高い検査を実施でき、実用に供して有益であ
る。

【図面の簡単な説明】

【図１】本発明の実施例を示す図である。

【図２】本発明の第２の実施例を示す図である。

【図３】本発明の第３の実施例を示す図である。

【図４】従来技術の抵抗測定法の基本原理を示す図であ
る。

【図５】従来技術の４端子法による低抵抗測定法を示す
図である。

【図６】従来技術の静電容量性結合法を示す図である。

【図７】演算増幅器集積回路の入力回路の一例を示す図
である。

【図８】ＣＭＯＳ集積回路の入力回路の一例を示す図で
ある。

【符号の説明】

１：電子部品の端子２：電子部品３：電子部品の端子４：プローブ５：はんだ接合６：導体パターン７：プリント配線板８：導体パターン９：プローブ１０：プローブ１１：静電容量測定器１２：スイッチ１３：抵抗測定器１４：２端子形プローブ１５：２端子形プローブ１６：４端子式抵抗測定器１７：絶縁膜１８：電極１９：交流信号源２０：交流電流計２１：プローブ２２：演算増幅器の電源端子２３：演算増幅器のトランジスタ２４：演算増幅器の入力端子２５：ＣＭＯＳの入力端子２６：ＣＭＯＳの保護抵抗２７：ＣＭＯＳの保護ダイオード２８：ＣＭＯＳの接地端子

Claims

【特許請求の範囲】

【請求項１】プリント配線板に搭載された部品のはんだ
付けの良否を検査する装置において、第１のプローブを
被検査搭載部品の任意の端子または該端子がはんだ接合
する導体パターンに接触させ、第２のプローブを該部品
の被検査箇所の導体パターンに接触させ、第１のプロー
ブと第２のプローブ間のインピーダンスを測定し、次に
第３のプローブを該部品の前記被検査箇所の部品の端子
に接触させて、再び第１のプローブと第２のプローブ間
のインピーダンスを測定し、該２回の測定値を演算処理
して該検査箇所のはんだ付けの良否を判定することを特
徴とする、インサーキット検査方法。
【請求項２】プリント配線板に搭載された部品のはんだ
付けの良否を検査する装置において、第１のプローブを
被検査搭載部品の任意の端子または該端子がはんだ接合
する導体パターンに接触させ、第２のプローブを該部品
の被検査箇所の導体パターンに接触させ、第１のプロー
ブと第２のプローブ間のインピーダンスを測定し、次に
第３のプローブを該部品の前記被検査箇所の部品の端子
に接触させて、第１のプローブと第３のプローブ間のイ
ンピーダンスを測定し、該２回の測定値を演算処理して
該検査箇所のはんだ付けの良否を判定することを特徴と
する、インサーキット検査方法。
【請求項３】プリント配線板に搭載された部品のはんだ
付けの良否を検査する装置において、第１のプローブを
被検査搭載部品の任意の端子または該端子がはんだ接合
する導体パターンに接触させ、第２のプローブを該部品
の被検査箇所の導体パターンに接触させ、第１のプロー
ブと第２のプローブ間のインピーダンスを測定し、次に
第２のプローブを該部品の前記被検査箇所の部品の端子
に接触させて、第１のプローブと第２のプローブ間のイ
ンピーダンスを測定し、該２回の測定値を演算処理して
該検査箇所のはんだ付けの良否を判定することを特徴と
する、インサーキット検査方法。
【請求項４】前記測定するインピーダンスが静電容量に
関連した値であることを特徴とする請求項１、２、また
は３に記載のインサーキット検査方法。
【請求項５】前記測定するインピーダンスが抵抗に関連
した値であることを特徴とする請求項１、２、または３
に記載のインサーキット検査方法。
【請求項６】前記測定するインピーダンスがダイオード
の順方向抵抗と逆方向抵抗に関連した値であることを特
徴とする請求項１、２、または３に記載のインサーキッ
ト検査方法。
【請求項７】前記検査の良否判定を行う演算処理が、前
記２回の測定値の差を演算しこの値が測定系の分解能よ
り大きいときはんだ付け不良と判定することを特徴とす
る請求項１、２、または３記載のインサーキット検査方
法。
【請求項８】前記第１のプローブを接触させる任意の端
子を、被検査電子部品の電源端子まは接地端子とするこ
とを特徴とする請求項１、２、または３に記載のインサ
ーキット検査方法。