JPH07221102A - 半導体装置の突起電極構造およびその突起電極形成方法 - Google Patents

半導体装置の突起電極構造およびその突起電極形成方法

Info

Publication number
JPH07221102A
JPH07221102A JP6029090A JP2909094A JPH07221102A JP H07221102 A JPH07221102 A JP H07221102A JP 6029090 A JP6029090 A JP 6029090A JP 2909094 A JP2909094 A JP 2909094A JP H07221102 A JPH07221102 A JP H07221102A
Authority
JP
Japan
Prior art keywords
electrode
metal layer
openings
base metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6029090A
Other languages
English (en)
Inventor
Takeshi Wakabayashi
猛 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP6029090A priority Critical patent/JPH07221102A/ja
Publication of JPH07221102A publication Critical patent/JPH07221102A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の突起電極構造において、突起電
極の下地金属層とアルミ電極との間において、ストレス
が内在しにくいような構造として、機械的に安定した良
好な接合部が得られるようにする。 【構成】 基板1のアルミ電極3が露出するパッシベー
ション膜4の開口にアルミ電極3と接続する下地金属層
5を設け、この下地金属層5の上に備えた突起電極6に
おいて、前記開口を2分割等の複数に分離された開口部
4a,4bとして形成する。そして、この複数の開口部
4a,4bに跨るようにして下地金属層5を形成して、
この下地金属層5を複数の開口部4a,4bにそれぞれ
露出したアルミ電極3にそれぞれ接続する。さらに、こ
の下地金属層5の上に複数の開口部4a,4bに跨るよ
うにして突起電極6を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板に形成する
バンプ電極等の半導体装置の突起電極構造と、その突起
電極形成方法に関するものである。
【0002】
【従来の技術】例えば、半導体基板(以下、単に基板と
呼ぶ)に突起電極(バンプ電極)を形成する場合、基板
の突起電極形成面にメッキレジスト層を形成し、このメ
ッキレジスト層を現像によりエッチングして開口を形成
することにより、この開口からパッド部を露出させ、そ
の露出したパッド部にメッキ装置を用いて金等のメッキ
を施し、その施したメッキによって突起電極を形成して
いる。
【0003】図4(a)および(b)はこのような基板
に突起電極を形成した状態を示したものである。先ず、
図4(a)に示すように、基板41に酸化シリコンから
なる酸化膜42を介してアルミ電極43が形成されてお
り、アルミ電極43の周囲はパッシベーション膜44に
より覆われている。このパッシベーション膜44は、酸
化シリコンまたは窒化シリコンからなる絶縁膜による保
護膜であり、図4(c)に示すように、アルミ電極43
の内側に位置する開口部44aを有している。
【0004】そして、このアルミ電極43およびパッシ
ベーション膜44の上に、後述するメッキ処理時におけ
るメッキ電流の通電のための下地金属層45を真空蒸着
法、スパッター法等の薄膜形成方法により形成する。こ
の下地金属層45の構造は、2層構造であり、その1層
目(アルミ電極43側から)の接着層45aは、アルミ
電極43およびパッシベーション膜44との接着の役目
をしており、その使用される金属材料には、Cr,T
i,TiとWとの合金等の材料が用いられる。また、2
層目のバリア層45bは、アルミと突起電極に用いられ
る金属材料の相互拡散を防止または遅延させるために用
いられるもので、その使用される金属材料には、Pt,
Pd,Cu,Ni等の材料が用いられる。なお、3層目
として、2層目のバリア層45bの表面酸化防止の目的
や、突起電極形成方法のバンプメッキにおいて良好な剪
断強度を維持するために、500〜2000Å程度の膜
厚のAuが用いられることがある。
【0005】次に、以上の下地金属層45の表面に、図
示しないが既知のように、メッキレジストをスピンコー
ト法等の方法を用いて塗布し、フォトマスクを用いて露
光、現像を実施してパターンニングを行い、メッキレジ
スト層および所定のレジスト開口部を形成する。次に、
基板41をフェイスダウン(基板41の表面を下に向け
る)にし、バンプメッキカップに設置して、メッキ処理
を行う。このメッキ処理により、レジスト開口部に突起
電極金属材料(金または半田)が析出する。この突起電
極金属材料の厚みは15〜25μm程度である。次に、
メッキレジスト層および下地金属層45を、エッチング
等により次々に除去することで、突起電極46を形成す
る。
【0006】
【発明が解決しようとする課題】このように、従来の突
起電極構造においては、単一の開口44aによって、ア
ルミ電極43に下地金属層45を介して突起電極46が
接合されている構造となっていた。
【0007】従って、パッシベーション膜44の開口4
4aを大きくして、接触面積が大きくなってきた場合に
は、通常の下地金属層45の1層目の接着層45aとし
て用いるCr,Ti,TiとWとの合金等の材料による
比較的熱膨張係数の小さな膜と、電極43のアルミ材料
等の大きな熱膨張係数を持った膜との接触面積の増大に
よって、ストレス(応力)が内在されやすく、接着不良
を発生しやすい構造となっている欠点があった。
【0008】そこで、本発明の目的は、突起電極の下地
金属層とアルミ電極との間において、ストレスが内在し
にくいような構造として、機械的に安定した良好な接合
部が得られるようにした半導体装置の突起電極構造を提
供するとともに、その突起電極形成方法を提供すること
にある。
【0009】
【課題を解決するための手段】以上の課題を解決すべく
請求項1記載の発明は、電極が露出する開口に電極と接
続する下地金属層を設け、この下地金属層の上に突起電
極を備えた半導体装置の突起電極構造であって、前記開
口を複数(例えば、2分割等)に分離された開口部より
構成する。そして、この複数の開口部に跨って前記下地
金属層を介して前記突起電極を形成してなる構成を特徴
としている。
【0010】また、請求項2記載の発明は、電極が露出
する開口に電極と接続する下地金属層を設け、この下地
金属層の上に突起電極を備えた半導体装置の突起電極形
成方法であって、前記開口を複数(例えば、2分割等)
に分離された開口部として形成する。そして、この複数
の開口部に跨るようにして前記下地金属層を形成して、
この下地金属層を前記複数の開口部にそれぞれ露出した
前記電極にそれぞれ接続する。さらに、この下地金属層
の上に前記複数の開口部に跨るようにして前記突起電極
を形成するようにしたことを特徴としている。
【0011】
【作用】請求項1記載の発明によれば、電極が露出する
2分割等の複数の開口部に跨って下地金属層を介して突
起電極を形成した構造なので、電極と下地金属層との接
合が開口部の数に応じた複数箇所(例えば、2箇所等)
となり、特に、個々の開口部が従来より小さくなること
から、下地金属層とアルミ電極との間にストレスが内在
しにくいような構造となり、個々の開口部において、機
械的に安定した良好な接合部が得られる。
【0012】また、請求項2記載の発明によれば、電極
が露出する2分割等の複数の開口部に跨るようにして下
地金属層を形成して、この下地金属層を複数の開口部に
それぞれ露出した電極にそれぞれ接続し、この下地金属
層の上に複数の開口部に跨るようにして突起電極を形成
するようにしたので、電極と下地金属層との接合を開口
部の数に応じた複数箇所(例えば、2箇所等)として、
特に、個々の開口部を従来より小さくできることから、
下地金属層とアルミ電極との間にストレスが内在しにく
いような構造として、個々の開口部において、機械的に
安定した良好な接合部となる。
【0013】
【実施例】以下に、本発明に係る半導体装置の突起電極
構造およびその突起電極形成方法の実施例を図1乃至図
3に基づいて説明する。
【0014】先ず、図1(a)〜(c)は本発明を適用
した一例としての突起電極構造を示すもので、1は基
板、2は酸化膜、3はアルミ電極、4はパッシベーショ
ン膜、5は下地金属層、6は突起電極である。
【0015】図1(a)に示すように、基板1には、従
来と同様に、酸化シリコンからなる酸化膜2を介してア
ルミ電極3が形成されており、このアルミ電極3の周囲
は、酸化シリコンまたは窒化シリコンからなる絶縁膜に
よる保護膜であるパッシベーション膜4により覆われて
いる。このパッシベーション膜4は、図1(b)および
(c)に示すように、アルミ電極3の内側に位置する左
右に分割された2個の開口部4a,4bよりなる開口を
有している。即ち、この開口部4a,4bの間には仕切
部4cが設けられている。
【0016】そして、このように基板1表面のパッシベ
ーション膜4に設けた2個の開口部4a,4bにそれぞ
れ露出したアルミ電極3およびパッシベーション膜4の
上に、図1(a)および(b)に示すように、下地金属
層5を真空蒸着法またはスパッター法等の薄膜形成技術
を用いて、2個の開口部4a,4bにそれぞれ露出した
アルミ電極3に跨るように接続して、且つその間の仕切
部4cに跨るように形成する。この下地金属層5は、図
示のように、2層の構造である。
【0017】即ち、下地金属層5において、先ず、1層
目(アルミ電極3側から)の接着層5aは、アルミ電極
3およびパッシベーション膜4との接着の役目をするも
ので、この接着層5aには、従来と同様、Cr,Ti,
TiとWとの合金等の材料が用いられる。また、2層目
のバリア層5bは、アルミと突起電極に用いられる金属
材料の相互拡散を防止または遅延させるために用いられ
るもので、その使用される金属材料には、従来と同様、
Pt,Pd,Cu,Ni等の材料が用いられる。
【0018】そして、以上の下地金属層5の上に、突起
電極6を形成している。
【0019】次に、本発明による突起電極形成方法につ
いて説明する。先ず、図2(a)に示すように、基板1
の表面に酸化膜2を介して所定パターンによるアルミ電
極3を形成し、アルミ電極3の周囲をパッシベーション
膜4により覆う。このパッシベーション膜4は、アルミ
電極3の内側に位置する左右に分割された2個の開口部
4a,4bの部分を除いて形成する。
【0020】次に、図2(b)に示すように、アルミ電
極3およびパッシベーション膜4の上に、後述するメッ
キ処理時におけるメッキ電流の通電のための下地金属層
5を前記薄膜形成方法により形成する。即ち、この下地
金属層5は、1層目の接着層5aと2層目のバリア層5
bとからなる2層構造のもので、パッシベーション膜4
に設けた2個の開口部4a,4bにそれぞれ露出したア
ルミ電極3およびその間の仕切部4cに跨るように接続
するとともに、その間の仕切部4cに跨るようにして形
成する。
【0021】次に、以上の下地金属層5の表面に、メッ
キレジストをスピンコート法等の方法を用いて塗布し、
既知のように、図示しないフォトマスクを用いて露光、
現像を実施してパターンニングを行い、図2(c)に示
すように、メッキレジスト層7および所定のレジスト開
口部7aを形成する。
【0022】次に、図2(d)に示すように、基板1を
フェイスダウン(基板1の表面を下に向ける)にし、既
知のように、図示しないバンプメッキカップに設置し
て、メッキ処理を行う。このメッキ処理により、レジス
ト開口部7aに突起電極金属材料(金または半田)8が
析出する。この突起電極金属材料8の厚みは15〜25
μm程度である。
【0023】次に、メッキレジスト層7および下地金属
層5を、既知のように、エッチング等により次々に除去
することで、図1(a)に示したように、突起電極6を
形成する。
【0024】以上の通り、本発明による突起電極形成方
法によれば、アルミ電極3と下地金属層5との接合が開
口部4a,4bの数に応じた2箇所となっており、その
個々の開口部4a,4bが従来の開口より小さくなって
いるため、下地金属層5の接着層5aとアルミ電極3と
の間のストレスが分散されて、その間にストレスが内在
しにくいような構造となっている。従って、接着不良
等、電極部を破壊する程の力の集中を防止することがで
き、従来より面積を小さくした個々の開口部4a,4b
において、機械的に安定した良好な接合部を得ることが
できるものとなる。
【0025】そして、このように接合部を分割すること
により、ストレスの集中を緩和でき、接合不良が発生し
にくい構造となっているので、下地金属層5の材質選択
や形成条件等に自由度が広がる利点もある。
【0026】また、接合部を分割したことによって、パ
ッシベーション膜4と下地金属層5の接合部が、開口部
4a,4bの間の仕切部4cに跨る分だけ増大するが、
前記したように、一般にパッシベーション膜4は、酸化
シリコン、窒化シリコン等で熱膨張は下地金属層5に近
く接合の安定性は高いので、接合はさらに良好なものと
なる。
【0027】次に、本発明を適用した突起電極構造の第
2実施例を示す図3(a)および(b)について説明す
る。
【0028】この第2実施例において、前記実施例と同
様のパッシベーション膜4は、図示のように、アルミ電
極3の内側に位置する上下左右に分割された4個の開口
部4d,4e,4f,4gよりなる開口を有している。
即ち、この開口部4d,4e,4f,4gの互いに隣合
う間には、十字状をなす仕切部4h,4h,4h,4h
がそれぞれ設けられている。
【0029】そして、このように基板1表面のパッシベ
ーション膜4に設けた4個の開口部4d,4e,4f,
4gにそれぞれ露出したアルミ電極3およびパッシベー
ション膜4の上に、前記実施例と同様の下地金属層5を
薄膜形成技術を用いて、4個の開口部4d,4e,4
f,4gにそれぞれ露出したアルミ電極3に跨るように
接続して、且つその互いに隣合う間の十字状をなす仕切
部4h,4h,4h,4hにそれぞれ跨るようにして形
成している。
【0030】このように4個の開口部4d,4e,4
f,4gとして、接合部を4分割しても、前記実施例と
ほぼ同様の効果が得られる。また、図示しないが、3個
の開口部として、接合部を3分割しても、ほぼ同様の効
果が得られる。
【0031】なお、以上の実施例においては、2層構造
の下地電極層としたが、本発明はこれに限定されるもの
ではなく、下地電極層を3層構造としてもよい。また、
パッシベーション膜の開口部の形状および個数、各膜の
材質や電極の金属材料等も任意であり、その他、具体的
な細部構造等についても適宜に変更可能であることは勿
論である。
【0032】
【発明の効果】以上のように、請求項1記載の発明に係
る半導体装置の突起電極構造によれば、電極と下地金属
層との接合が開口部の数に応じた複数箇所(例えば、2
箇所等)となるため、特に、個々の開口部が従来より小
さくなり、下地金属層とアルミ電極との間にストレスが
内在しにくいような構造となることから、個々の開口部
において、機械的に安定した良好な接合部を得ることが
できる。
【0033】また、請求項2記載の発明に係る半導体装
置の突起電極形成方法によれば、電極と下地金属層との
接合を開口部の数に応じた複数箇所(例えば、2箇所
等)にすることができるため、特に、個々の開口部を従
来より小さくなり、下地金属層とアルミ電極との間にス
トレスが内在しにくいような構造となることから、個々
の開口部において、機械的に安定した良好な接合部にす
ることができる。
【図面の簡単な説明】
【図1】本発明を適用した一例としての突起電極構造を
示すもので、(a)は突起電極を形成した状態を示す断
面図、(b)は突起電極部分の平面図、(c)は突起電
極を形成する前の接合のための開口部を示す平面図であ
る。
【図2】本発明による突起電極形成方法を示したもの
で、(a)はアルミ電極およびパッシベーション膜の形
成工程を示す断面図、(b)は下地金属層の形成工程を
示す断面図、(c)はメッキレジストのパターンニング
工程を示す断面図、(d)はバンプメッキ工程を示す断
面図である。
【図3】本発明を適用した突起電極構造の第2実施例を
示すもので、(a)は突起電極部分の平面図、(b)は
突起電極を形成する前の接合のための開口部を示す平面
図である。
【図4】従来の突起電極構造の一例を示したもので、
(a)は突起電極を形成した状態を示す断面図、(b)
は突起電極部分の平面図、(c)は突起電極を形成する
前の接合のための開口部を示す平面図である。
【符号の説明】
1 基板 2 酸化膜 3 アルミ電極 4 パッシベーション膜 4a,4b,4d,4e,4f,4g 開口部 4c,4h 仕切部 5 下地金属層 5a 接着層 5b バリア層 6 突起電極 7 メッキレジスト 7a レジスト開口部 8 突起電極金属材料

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 電極が露出する開口に電極と接続する下
    地金属層を設け、この下地金属層の上に突起電極を備え
    た半導体装置の突起電極構造であって、 前記開口を複数に分離された開口部より構成して、 この複数の開口部に跨って前記下地金属層を介して前記
    突起電極を形成してなることを特徴とする半導体装置の
    突起電極構造。
  2. 【請求項2】 電極が露出する開口に電極と接続する下
    地金属層を設け、この下地金属層の上に突起電極を備え
    た半導体装置の突起電極形成方法であって、 前記開口を複数に分離された開口部として形成し、 この複数の開口部に跨るようにして前記下地金属層を形
    成して、この下地金属層を前記複数の開口部にそれぞれ
    露出した前記電極にそれぞれ接続し、 この下地金属層の上に前記複数の開口部に跨るようにし
    て前記突起電極を形成することを特徴とする半導体装置
    の突起電極形成方法。
JP6029090A 1994-01-31 1994-01-31 半導体装置の突起電極構造およびその突起電極形成方法 Pending JPH07221102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6029090A JPH07221102A (ja) 1994-01-31 1994-01-31 半導体装置の突起電極構造およびその突起電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6029090A JPH07221102A (ja) 1994-01-31 1994-01-31 半導体装置の突起電極構造およびその突起電極形成方法

Publications (1)

Publication Number Publication Date
JPH07221102A true JPH07221102A (ja) 1995-08-18

Family

ID=12266660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6029090A Pending JPH07221102A (ja) 1994-01-31 1994-01-31 半導体装置の突起電極構造およびその突起電極形成方法

Country Status (1)

Country Link
JP (1) JPH07221102A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648340B2 (en) 2010-07-23 2014-02-11 Jtekt Corporation Semiconductor device for driving electric motor
JP2019114803A (ja) * 2017-09-26 2019-07-11 晶元光電股▲ふん▼有限公司Epistar Corporation 発光素子
JP2021145149A (ja) * 2019-03-19 2021-09-24 晶元光電股▲ふん▼有限公司Epistar Corporation 発光素子
WO2025150361A1 (ja) * 2024-01-12 2025-07-17 ローム株式会社 半導体素子および半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648340B2 (en) 2010-07-23 2014-02-11 Jtekt Corporation Semiconductor device for driving electric motor
JP2019114803A (ja) * 2017-09-26 2019-07-11 晶元光電股▲ふん▼有限公司Epistar Corporation 発光素子
JP2021145149A (ja) * 2019-03-19 2021-09-24 晶元光電股▲ふん▼有限公司Epistar Corporation 発光素子
WO2025150361A1 (ja) * 2024-01-12 2025-07-17 ローム株式会社 半導体素子および半導体装置

Similar Documents

Publication Publication Date Title
US5249728A (en) Bumpless bonding process having multilayer metallization
JPH07221102A (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JP2000150518A (ja) 半導体装置の製造方法
JP2730492B2 (ja) 半導体装置
JPH03101234A (ja) 半導体装置の製造方法
JPH02253628A (ja) 半導体装置の製造方法
JPH02224336A (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JP3548814B2 (ja) 突起電極の構造およびその形成方法
JPH0373535A (ja) 半導体装置およびその製造方法
JPS621249A (ja) 半導体装置
JPH04278542A (ja) 半導体装置及びその製造方法
JPH0233929A (ja) 半導体装置
JP2874184B2 (ja) 半導体装置の製造方法
JP3802211B2 (ja) 半導体装置の電極構造、および半導体装置における電極構造の製造方法
JPS6341050A (ja) 半導体装置の製造方法
JPS5943734Y2 (ja) 半導体装置
JPH07183305A (ja) バンプ電極形成方法
JPH02138740A (ja) 半導体装置の製造方法
JPH10340907A (ja) 突起電極の形成方法
JPS63202943A (ja) 半導体装置の製造方法
JPS63220549A (ja) 集積回路装置
JPH0366130A (ja) バンプ形成方法
JPH0715909B2 (ja) 半導体装置の製造方法
JPS6031245A (ja) 半導体装置