JPH0722128B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0722128B2
JPH0722128B2 JP16883785A JP16883785A JPH0722128B2 JP H0722128 B2 JPH0722128 B2 JP H0722128B2 JP 16883785 A JP16883785 A JP 16883785A JP 16883785 A JP16883785 A JP 16883785A JP H0722128 B2 JPH0722128 B2 JP H0722128B2
Authority
JP
Japan
Prior art keywords
liquid crystal
wafer
pattern
laser
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16883785A
Other languages
English (en)
Other versions
JPS6230332A (ja
Inventor
伸夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16883785A priority Critical patent/JPH0722128B2/ja
Publication of JPS6230332A publication Critical patent/JPS6230332A/ja
Publication of JPH0722128B2 publication Critical patent/JPH0722128B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔概要〕 直接描画による堆積(deposition)またはエッチング
を、レーザと液晶遮蔽板を用いて行う方法である。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するもので、更に詳
しく言えばレーザと液晶遮蔽板を用いて配線パターンま
たは絶縁膜のパターンを形成する方法に関するものであ
る。
〔従来の技術〕
第3図を参照して多結晶シリコン(ポリシリコン)配線
を絶縁膜上に形成する方法を説明すると、先ず同図
(a)に示される如く基板31(例えばシリコンウエハ)
上に二酸化シリコン(SiO2)の絶縁膜32を作り、その上
にポリシリコンを例えば化学気相成長(CVD)法で堆積
し、ポリシリコン膜33を形成する。
次いで同図(b)に示される如くポリシリコン膜33上に
ホトレジスト(以下レジストという)を塗布してレジス
ト膜34を形成する。
次に同図(c)に示される如く、別途作成された所定の
パターンをもつマスク35を通し紫外線36をレジスト膜34
に照射し、レジストを現像して得られるレジストパター
ンをマスクにしてポリシリコンをエッチングし、レジス
トを除去すると、同図(d)に模式的に示されるポリシ
リコン配線37のパターンが作られる。
他方、マスク35の製造方法を第4図を参照して説明す
る。
先ず、ガラス基板41上にクロム(Cr)を例えば蒸着で被
着してクロム膜42を作る。
次いで同図(b)に示される如くクロム膜の上にレジス
トを塗布してレジスト膜43を作る。
次に、別途作成されたマスクデータを用いコンピュータ
で制御された電子ビーム(EBビーム)44でレジストを露
光する(同図(c))。
次いでレジストを現像して得られるレジストパターンを
マスクにしてクロムをエッチングすると、同図(d)に
模式的に示されるクロムパターン45が得られる。
〔発明が解決しようとする問題点〕
上記はポリシリコン配線の形成工程であるが、それには
多くの工程とマスクが必要となる。
本発明はこのような点に鑑みて創作されたもので、レー
ザおよび液晶遮蔽板を用い直接描画によってパターンの
形成をなす方法を提供することを目的とする。
〔問題点を解決するための手段〕
第1図は本発明実施例の断面図、第2図は第1図の液晶
遮蔽板の詳細を示す断面図である。
第1図の装置を用いて試料例えばウエハ11上にアルミニ
ウム(Al)配線を形成するには、減圧チャンバ12内にウ
エハ11を配置し、チャンバ12内には所定の成長ガスとキ
ャリアガスを導入し、他方レーザ光13をマスクデータ記
憶装置20のマスクデータに対応して駆動される液晶遮蔽
板14を通してウエハ11に照射して前記装置20の記憶する
パターンのAl配線をウエハ11上に形成する。
〔作用〕
前記した成長ガスをトリメチルアルミニウムのガス、キ
ャリアガスを水素(H2)ガスとし、前者と後者の混合比
を1:3としてチャンバ内に導入すると、トリメチルアル
ミニウムがレーザ光を吸収し、光分解を起し、ウエハ上
の光の照射されたところにだけAlが成長し、光照射部は
所望のパターンを作成するマスクデータによって決定さ
れるので、所望のパターンのAl配線がウエハ上に形成さ
れる。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に説明す
る。
第1図に戻ると、ウエハ11はXYステージ15上に冷却部16
を介して置かれたホットチャック17上に配置され、チャ
ンバ12は0.5Torrの圧力に保たれ、トリメチルアルミニ
ウム:H2=1:3の混合比のガスがチャンバ12内に供給さ
れ、チャンバ12にはレーザ光13の透過のための窓12aが
設けてある。
エキシマレーザ18から出てくるレーザ光13は、液晶遮蔽
板14、レンズ19、窓12aを通してウエハ11を照射する。
レンズはレーザ光13(KrFレーザ、波長248nm)を1/100
に縮小する。ウエハ11上のレーザ光13が照射したところ
では、トリメチルアルミニウムの光分解によってAlが堆
積する。レーザ光13のウエハ上の照射領域はマスクデー
タ記憶装置20からの情報によって働くコンピュータ21に
よって制御される駆動手段22によって操作される液晶遮
蔽板14によって制御されるので、マスクデータ記憶装置
20の記憶する所望のパターンにAl配線がウエハ11上に形
成される。
液晶遮蔽板14は第2図に詳細に示される装置であり、透
明電極23、AC電源24、TN型液晶25、偏光板26からなる。
レーザ光13はエキシマレーザ18を出るとき図に矢印Iで
示す如く変更されており、AC電源24からTN型液晶25に加
えられる交流電界がOFFのときには偏光面は90゜回転す
るため(図に矢印IIで示す)偏光板26によりレーザ光は
遮断され、電界がONのときには液晶が配列変化をなし、
偏光面は変化しない(図に矢印Iで示す)ために光は偏
光板26を透過する。
以上はAl配線の形成について説明したが、ポリシリコン
配線はシランガスを用いて同様に形成され、またSiO2
の所望の部分に窓開けをなすときはHClガスのClを同様
に遊離させそれでSiO2と反応させ窓開けをなし、更には
シランとO2ガスを供給して所望の部分にSiO2膜を形成す
るなど、本発明の適用範囲は広範囲にわたる。
〔発明の効果〕
以上述べてきたように、本発明によれば、従来の多数の
工程が1工程に短縮され、半導体装置製造の作業性が向
上する効果がある。
【図面の簡単な説明】
第1図は本発明実施例の断面図、 第2図は第1図の液晶遮蔽板の断面図、 第3図と第4図は従来例の断面図である。 第1図と第2図において、 11はウエハ、 12はチャンバ、 12aは窓、 13はレーザ光、 14は液晶遮蔽板、 15はXYステージ、 16は冷却部、 17はホットチャック、 18はエキシマレーザ、 19はレンズ、 20はマスクデータ記憶装置、 21はコンピュータ、 22は駆動手段、 23は透明電極、 24はAC電源、 25はTN型液晶、 26は偏光板である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】成長ガスが光吸収によって光分解を発生す
    る条件のチャンバ(12)内に試料(11)を配置し、 前記試料(11)に対し、マスクデータ記憶装置(20)に
    より作動する液晶遮蔽板(14)を通してレーザ光(13)
    を照射し、 試料(11)に対しマスクデータ記憶装置(20)の記録す
    るパターンを転写することを特徴とする半導体装置の製
    造方法。
JP16883785A 1985-07-31 1985-07-31 半導体装置の製造方法 Expired - Lifetime JPH0722128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16883785A JPH0722128B2 (ja) 1985-07-31 1985-07-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16883785A JPH0722128B2 (ja) 1985-07-31 1985-07-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6230332A JPS6230332A (ja) 1987-02-09
JPH0722128B2 true JPH0722128B2 (ja) 1995-03-08

Family

ID=15875441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16883785A Expired - Lifetime JPH0722128B2 (ja) 1985-07-31 1985-07-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0722128B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157791A (ja) * 1987-12-15 1989-06-21 Komatsu Ltd レーザ転写処理装置

Also Published As

Publication number Publication date
JPS6230332A (ja) 1987-02-09

Similar Documents

Publication Publication Date Title
US5344522A (en) Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process
US7718539B2 (en) Method for photomask fabrication utilizing a carbon hard mask
JP3286103B2 (ja) 露光用マスクの製造方法及び製造装置
EP0909986A1 (en) Photolithographic processing method and apparatus
US4608117A (en) Maskless growth of patterned films
EP1279072B1 (en) Ozone-enhanced silylation process to increase etch resistance of ultra thin resists
JPS61154031A (ja) 基板表面上にサブミクロン構造体を形成する方法
JP2012008545A (ja) 多階調フォトマスクの製造方法、及びパターン転写方法
JPH0722128B2 (ja) 半導体装置の製造方法
JPS6041229A (ja) 半導体装置の製造方法及びその製造装置
JP2586700B2 (ja) 配線形成方法
JP2966036B2 (ja) エッチングパターンの形成方法
JPS6043824A (ja) 半導体装置の製造方法
JPS62116786A (ja) 表面選択処理方法
JP2968657B2 (ja) 熱cvd方法
JPS62145819A (ja) レ−ザ・エツチング方法
JP2709175B2 (ja) エッチングパターンの形成方法
JPH065529A (ja) 薄膜作成方法ならびにその装置
JPS63259080A (ja) 薄膜の形成方法
JPH0466944A (ja) 位相シフトマスク及びその製造方法
JPS633413A (ja) 半導体装置
JPS60253215A (ja) 薄膜形成方法
JPH01157531A (ja) 半導体装置の製造方法
JPH0628235B2 (ja) 薄膜デバイスのビツトパタ−ン形成方法
JPH038332A (ja) 堆積膜パターン形成法