JPH0722140B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0722140B2 JPH0722140B2 JP1208139A JP20813989A JPH0722140B2 JP H0722140 B2 JPH0722140 B2 JP H0722140B2 JP 1208139 A JP1208139 A JP 1208139A JP 20813989 A JP20813989 A JP 20813989A JP H0722140 B2 JPH0722140 B2 JP H0722140B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- polysilicon layer
- polysilicon
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 230000002265 prevention Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 229910005091 Si3N Inorganic materials 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置の製造方法に関し、特に小口径、高
段差のコンタクトの電気的特性の改善を図った半導体装
置の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which the electrical characteristics of a contact having a small diameter and a high step are improved.
（ロ）従来の技術 半導体装置の集積度の向上に伴って、その内部の素子を
接続するコンタクト孔は小口径、高段差となってきてお
り、Alスパッタによる単純なコンタクト方式ではその段
差部におけるAl膜厚の低下に起因するコンタクト抵抗の
上昇、さらには段差部におけるAl配線の断線が避けられ
なくなっている。このため、Al配線に先だってコンタク
ト孔にポリシリコンを埋め込んでステップカバレッジを
改善するコンタクト方式が提案されている。(B) Conventional technology As the degree of integration of semiconductor devices has improved, the contact holes for connecting the elements inside have become smaller in diameter and have higher steps. With a simple contact method using Al sputtering, Increasing the contact resistance due to the decrease in the Al film thickness, and further, disconnection of the Al wiring in the step portion cannot be avoided. Therefore, a contact method has been proposed in which polysilicon is embedded in the contact hole before the Al wiring to improve the step coverage.
以下、第２図を参照して従来のポリシリコン埋め込みコ
ンタクトの製造工程を説明する。Hereinafter, a manufacturing process of a conventional polysilicon buried contact will be described with reference to FIG.
今日、最も一般的な絶縁膜構造は第２図（１）に示され
るような、減圧気相成長装置により3000Å厚のSiO2膜
（23）、この上面に常圧気相成長装置により形成される
8000Å厚のBPSG（ボロン・ホスホラス・シリケート・グ
ラス以下、BPSGと称する）（24）の２層構造であって、
このような２層構造の絶縁膜に形成されるポリシリコン
埋め込みコンタクトの製造工程は概略以下のようなもの
である。なお、工程番号と図面番号は対応している。Today, the most common insulating film structure is a 3000 Å thick SiO 2 film (23) formed by a low pressure vapor phase growth apparatus as shown in FIG.
It has a two-layer structure of 8000Å-thick BPSG (boron phosphorous silicate glass, hereinafter referred to as BPSG) (24),
The manufacturing process of the polysilicon-embedded contact formed on the insulating film having such a two-layer structure is roughly as follows. The process numbers correspond to the drawing numbers.
1.コンタクトエッチ ホトリソグラフィと酸化膜エッチングにより、ウェハ
（21）に予め形成されたコンタクト領域（22）の上面に
0.8μｍ×0.8μｍ、深さ1.1μｍのコンタクト孔（26）
をあける。1. Contact Etching On the upper surface of the contact region (22) previously formed on the wafer (21) by photolithography and oxide film etching.
0.8μm x 0.8μm, 1.1μm deep contact hole (26)
Open
2.ポリシリコンデポジション 減圧気相成長装置により12000Å厚のポリシリコン層（2
7）を成長させる。2. Polysilicon deposition 12000Å thick polysilicon layer (2
7) Grow.
3.ポリシリコンエッチバック ケミカルドライエッチングによりポリシリコン層（27）
の等方性エッチングを行い、コンタクト孔（26）内部の
ポリシリコン層（27）のみを残すようにポリシリコン
（27）は図示するようにエッチバックされる。3. Polysilicon etch back Polysilicon layer by chemical dry etching (27)
Is etched, and the polysilicon (27) is etched back as shown so as to leave only the polysilicon layer (27) inside the contact hole (26).
4.イオン注入 ポリシリコン層（27）に“りん”イオンのイオン注入を
行った後、窒素ガス雰囲気中において900℃、30min.の
アニールを行い、コンタクト領域（22）と同一導電型、
かつ高導電率とする。4. Ion implantation After implanting “phosphorus” ions into the polysilicon layer (27), anneal at 900 ° C. for 30 min. In a nitrogen gas atmosphere to obtain the same conductivity type as the contact region (22).
And it has high conductivity.
5.Alスパッタ Alスパッタ装置により、0.8μｍ厚のAl（アルミニウ
ム）膜（28）を形成する。5. Al sputtering An Al (aluminum) film (28) having a thickness of 0.8 μm is formed by an Al sputtering device.
6.Alエッチ ホトリソグラフィとAlエッチングにより、アルミ配線領
域（28）を残す。この後、低温熱処理を行い、アルミニ
ウムとシリコンとの接触性を良好なものとする。6. Al etch Photolithography and Al etching leave aluminum wiring area (28). After that, low-temperature heat treatment is performed to improve the contact property between aluminum and silicon.
上記したポリシリコン埋め込みコンタクトはステップカ
バレッジが良好であるため、イオン注入およびアニール
が適正に行われれば電気的特性が極めて良好なコンタク
トが得られる筈である。然るに、これまで設計されたコ
ンタクト性能、即ちコンタクト抵抗およびオーム性が得
られることは少なく、その原因も不明であった。Since the above-mentioned polysilicon-embedded contact has good step coverage, a contact with extremely good electrical characteristics should be obtained if ion implantation and annealing are properly performed. However, the contact performances designed up to now, that is, the contact resistance and the ohmic property are rarely obtained, and the cause thereof is unknown.
発明者等がこの点につき研究を行った結果、前記プロセ
ス４のアニール時にBPSG（24）からポリシリコン層（2
7）に逆導電型の不純物、ボロンが拡散することにより
コンペンセートされてポリシリコン層（27）の導電率が
低下すること、また第３図に図示するように、工程４に
よりイオン注入されたイオンがその後の熱処理によりア
ウトディフュージョンしてアルミ配線領域（28）とポリ
シリコン層（27）の界面の不純物濃度が低下することに
より、異種導体接触によるバリアが形成されること等が
解明された。As a result of the inventors' research on this point, the BPSG (24) was changed from the polysilicon layer (2
Impurity of the opposite conductivity type, boron, is diffused into 7) to be compensated to reduce the conductivity of the polysilicon layer (27). Also, as shown in FIG. 3, ions are implanted in step 4. It has been clarified that the ions are out-diffused by the subsequent heat treatment and the impurity concentration at the interface between the aluminum wiring region (28) and the polysilicon layer (27) is lowered, thereby forming a barrier due to contact between different conductors.
（ハ）発明が解決しようとする課題 本発明は従来技術に存する課題の上記した原因の解明に
基づくものであって、小口径、高段差のコンタクトの電
気的特性、即ち電気抵抗、安定性およびオーム性の改善
を図った半導体装置の製造方法を提供することを目的と
する。(C) Problems to be Solved by the Invention The present invention is based on the elucidation of the above-mentioned causes of the problems existing in the prior art, and has the following characteristics. It is an object of the present invention to provide a method for manufacturing a semiconductor device with an improved ohmic property.
（ニ）課題を解決するための手段 本発明は、コンタクト孔側壁部を含むウェハの一面にSi
3N4膜を成長させる工程、コンタクト孔側壁部Si3N4膜の
みを残す異方性エッチングする工程、ウェハの一面にポ
リシリコン層を形成し、このポリシリコンによりコンタ
クト孔を埋める工程、コンタクト孔内のポリシリコンの
みを残すポリシリコン層の等方性エッチングする工程、
コンタクト孔内のポリシリコンに不純物をイオン注入す
る工程、アウトディフュージョン防止膜形成後イオン注
入領域のアニールを行う工程、アウトディフュージョン
防止膜除去後Al膜を形成する工程、Al膜およびバリアメ
タル膜エッチにより、アルミ配線領域を残す、一連の工
程からなる。(D) Means for Solving the Problem The present invention is directed to Si on one surface of a wafer including a contact hole sidewall portion.
Step of growing 3 N 4 film, step of anisotropic etching that leaves only Si 3 N 4 film on the side wall of contact hole, step of forming polysilicon layer on one surface of wafer and filling contact hole with this polysilicon, contact Isotropic etching of the polysilicon layer leaving only the polysilicon in the holes,
By implanting impurities into the polysilicon in the contact hole, annealing the ion implantation region after forming the out diffusion prevention film, forming an Al film after removing the out diffusion prevention film, and etching the Al film and barrier metal film. , A series of steps for leaving the aluminum wiring area.
（ホ）作用 コンタクトホール側壁部をSi3N4膜で被覆するプロセス
は、BPSGから埋め込みポリシリコン層への逆導電型の不
純物の拡散によるポリシリコン層の不純物コンペンセー
ションを防止する。また、アウトディフュージョン防止
膜形成後イオン注入領域のアニールを行うプロセスは、
注入されたイオンのアウトディフュージョンを防止し、
埋め込みポリシリコン層の導電率の低下およびその界面
のバリアの形成を防止する。(E) Action The process of covering the side wall of the contact hole with the Si 3 N 4 film prevents impurity compensation of the polysilicon layer due to diffusion of impurities of the opposite conductivity type from BPSG to the buried polysilicon layer. In addition, the process of annealing the ion implantation region after forming the out diffusion prevention film is
Prevents out-diffusion of injected ions,
It prevents a decrease in conductivity of the buried polysilicon layer and formation of a barrier at its interface.
（ヘ）実施例 以下、製造工程を説明する第１図を参照して本発明の実
施例を説明する。なお、工程番号と図面番号は対応して
いる。(F) Example An example of the present invention will be described below with reference to FIG. 1 for explaining the manufacturing process. The process numbers correspond to the drawing numbers.
本実施例は以下の10のプロセスによりなる。ただし、以
下の説明で使用する数値は何れも代表的な値であって、
本発明の技術範囲を限定するものではない。This example comprises the following 10 processes. However, all the numerical values used in the following description are typical values,
It does not limit the technical scope of the present invention.
1.コンタクト孔エッチ ウェハ（１）全面に減圧気相成長装置により形成した30
00Å厚のSiO2膜（３）、このSiO2膜（３）上面に常圧気
相成長装置により形成した8000Å厚のBPSG（４）からな
る絶縁膜にホトリソグラフィと酸化膜エッチングを使用
して0.8μｍ×0.8μｍ、深さ1.1μｍのコンタクト孔
（６）をあける。なお、領域（２）はコンタクトのため
に格別に形成された高濃度のコンタクト領域である。1. Contact hole etching Formed on the entire surface of the wafer (1) using a low pressure vapor phase epitaxy system 30
00Å thick SiO 2 film (3), using the SiO 2 film (3) in an insulating film made of BPSG of 8000Å thickness was formed by an atmospheric gas phase growth apparatus (4) on the upper surface and photolithography oxide etch 0.8 A contact hole (6) having a size of μm × 0.8 μm and a depth of 1.1 μm is formed. The region (2) is a high-concentration contact region specially formed for contact.
2.Si3N4膜デポジション 減圧気相成長装置によりコンタクト孔（６）の側壁部を
含むウェハ（１）の全面に500Å厚のSi3N4膜（７）を成
長させる。2.Si 3 N 4 film by deposition vacuum vapor deposition apparatus to grow a wafer (1) Si 3 N 4 film on the entire surface of 500Å thick (7) comprising a side wall of the contact hole (6).
3.Si3N4膜エッチ リアクティブイオンエッチ等のドライエッチングにより
異方性エッチングを行い、コンタクト孔（６）の側壁部
のSi3N4膜のみを残す。3. Si 3 N 4 film etching Anisotropic etching is performed by dry etching such as reactive ion etching to leave only the Si 3 N 4 film on the side wall of the contact hole (6).
4.ポリシリコンデポジション 減圧気相成長装置により12000Å厚のポリシリコン層
（８）を成長させる。4. Polysilicon deposition A 12,000Å-thick polysilicon layer (8) is grown using a low pressure vapor phase growth apparatus.
5.ポリシリコンエッチバック ケミカルドライエッチングによりポリシリコン層（８）
の等方性エッチングを行い、コンタクト孔（６）内のポ
リシリコン（８）のみを残す。このとき、BPSG（４）が
表面に現れるようにポリシリコン（８）はエッチバック
される。5. Polysilicon etch back Polysilicon layer by chemical dry etching (8)
Isotropic etching is performed to leave only the polysilicon (8) in the contact hole (6). At this time, the polysilicon (8) is etched back so that the BPSG (4) appears on the surface.
6.イオン注入 加速電界80keV、ドーズ量１×1016イオン/cm2の条件に
て、ポリシリコン層（８）に“りん”イオンを打ち込
む。6. Ion implantation “Phosphorus” ions are implanted into the polysilicon layer (8) under the conditions of an acceleration electric field of 80 keV and a dose of 1 × 10 16 ions / cm 2 .
7.アウトディフュージョン防止膜形成 減圧気相成長成長装置によって、500Å厚のSi3N4膜
（９）を成長させる。この後、窒素ガス雰囲気中におい
て、900℃、30min.のアニールを行って、イオン注入さ
れたポリシリコン層（８）をコンタクト領域（２）と同
一導電型かつ高導電率とする。さらに、アニール後Si3N
4膜（９）を除去する。7. Out-diffusion prevention film formation A 500Å-thick Si 3 N 4 film (9) is grown using a low pressure vapor phase growth apparatus. After that, annealing is performed at 900 ° C. for 30 min. In a nitrogen gas atmosphere so that the ion-implanted polysilicon layer (8) has the same conductivity type as the contact region (2) and high conductivity. Furthermore, after annealing Si 3 N
4 Remove the membrane (9).
8.Alスパッタ Alスパッタ装置により、0.8μｍ厚のAl（アルミニウ
ム）膜（11）を形成する。8. Al sputter Using an Al sputter device, an Al (aluminum) film (11) with a thickness of 0.8 μm is formed.
9.Alエッチ ホトリソグラフィとAlエッチングにより、アルミ配線領
域（11）を残す。この後、低温熱処理を行ってアルミニ
ウムとシリコンとの接触性を良好なものとする。9. Al etch Photolithography and Al etching leave the aluminum wiring area (11). Then, low temperature heat treatment is performed to improve the contact property between aluminum and silicon.
（ト）発明の効果 以上述べたように本発明によれば、コンタクト孔側壁の
Si3N4膜により、BPSGからの不純物拡散およびアニール
時の横方向拡散が防止されてポリシリコン埋め込み層の
導電率の低下が防止される。(G) Effect of the Invention As described above, according to the present invention, the contact hole side wall
The Si 3 N 4 film prevents impurity diffusion from BPSG and lateral diffusion at the time of annealing to prevent the conductivity of the polysilicon burying layer from lowering.
また、アウトディフュージョン防止膜によりアニール時
の不純物のアウトディフュージョンが防止されて、アル
ミ配線領域と埋め込みポリシリコン層の界面のショット
キーバリアの形成および導電率の低下が防止される。Further, the out-diffusion prevention film prevents out-diffusion of impurities during annealing, and prevents the formation of a Schottky barrier at the interface between the aluminum wiring region and the buried polysilicon layer and the reduction in conductivity.
第１図は本発明の実施例を説明する製造工程フローを示
す断面図、 第２図は従来技術を説明する製造工程フローを示す断面
図、 第３図はアニールによる界面不純物濃度の低下を説明す
る図である。 １……ウェハ、２……コンタクト領域、３……SiO2膜、
４……BPSG、６……コンタクト孔、７、９……Si3N
4膜、11……Al（アルミニウム）。FIG. 1 is a sectional view showing a manufacturing process flow for explaining an embodiment of the present invention, FIG. 2 is a sectional view showing a manufacturing process flow for explaining a conventional technique, and FIG. 3 is a decrease in interface impurity concentration due to annealing. FIG. 1 ... Wafer, 2 ... Contact area, 3 ... SiO 2 film,
4 ... BPSG, 6 ... Contact hole, 7,9 ... Si 3 N
4 films, 11 …… Al (aluminum).
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−63059（ＪＰ，Ａ) 特開 昭63−215080（ＪＰ，Ａ) 特開 昭59−144174（ＪＰ，Ａ) 特開 昭50−10578（ＪＰ，Ａ) 特開 昭57−155726（ＪＰ，Ａ) 特開 平１−151232（ＪＰ，Ａ) 特公 昭57−18702（ＪＰ，Ｂ２) 特公 昭61−33253（ＪＰ，Ｂ２) ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A-61-63059 (JP, A) JP-A-63-215080 (JP, A) JP-A-59-144174 (JP, A) JP-A-50- 10578 (JP, A) JP 57-155726 (JP, A) JP 1-151232 (JP, A) JP 57-18702 (JP, B2) JP 61-33253 (JP, B2)
Claims (2)
ト孔を形成する工程、 コンタクト孔内面を含むウェハの一面にSi3N4膜を成長
させる工程、 コンタクト孔側壁部のSi3N4膜のみを残すように異方性
エッチングする工程、 ウェハの一面にポリシリコン層を形成し、このポリシリ
コンによりコンタクト孔を埋める工程、 コンタクト孔内のポリシリコン層のみを残すようにポリ
シリコン層を等方性エッチングする工程、 コンタクト孔内のポリシリコン層に不純物をイオン注入
する工程、 アウトディフュージョン防止膜形成後、イオン注入領域
のアニールを行う工程、 前記アウトディフュージョン防止膜除去後、Al膜を形成
する工程、 Al膜エッチにより、アルミ配線領域を残す工程とを具備
することを特徴とする半導体装置の製造方法。1. A step of forming a contact hole in an insulating film provided on one main surface of a wafer, a step of growing a Si3N4 film on one surface of a wafer including the inner surface of the contact hole, and leaving only the Si3N4 film on the side wall of the contact hole. Anisotropic etching process, forming a polysilicon layer on one side of the wafer, filling the contact hole with this polysilicon, and etching the polysilicon layer isotropically to leave only the polysilicon layer in the contact hole A step of ion-implanting impurities into the polysilicon layer in the contact hole, a step of annealing the ion-implanted region after forming the out-diffusion prevention film, a step of forming an Al film after removing the out-diffusion prevention film, an Al film And a step of leaving an aluminum wiring region by etching, which is a method for manufacturing a semiconductor device.
4膜により形成されることを特徴とする請求項１記載の
半導体装置の製造方法。2. The out-diffusion prevention film is Si3N
The method of manufacturing a semiconductor device according to claim 1, wherein the method is formed of four films.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208139A JPH0722140B2 (en) | 1989-08-10 | 1989-08-10 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1208139A JPH0722140B2 (en) | 1989-08-10 | 1989-08-10 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371626A JPH0371626A (en) | 1991-03-27 |
| JPH0722140B2 true JPH0722140B2 (en) | 1995-03-08 |
Family
ID=16551284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1208139A Expired - Fee Related JPH0722140B2 (en) | 1989-08-10 | 1989-08-10 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722140B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW471123B (en) * | 2000-07-06 | 2002-01-01 | United Microelectronics Corp | Manufacturing method for bit lines of mask ROM |
| CN115172265B (en) * | 2022-06-23 | 2026-04-03 | 上海华虹宏力半导体制造有限公司 | Methods to improve the effect of BPSG on contact resistance |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630705B2 (en) * | 1973-05-24 | 1981-07-16 | ||
| FI60569C (en) * | 1980-03-28 | 1982-02-10 | Valtion Teknillinen | FOERFARANDE FOER TILLVERKNING AV REGENERERADE CELLULOSAPRODUKTER OCH AOTERVINNING AV LOESNINGSKEMIKALIER |
| JPS57155726A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS59144174A (en) * | 1983-02-08 | 1984-08-18 | Nec Corp | semiconductor equipment |
| JPS6133253A (en) * | 1984-07-23 | 1986-02-17 | Toyota Motor Corp | Rotary atomization electrostatic painting device for robot |
| JPS6163059A (en) * | 1984-09-05 | 1986-04-01 | Hitachi Ltd | semiconductor equipment |
| JPS63215080A (en) * | 1987-03-04 | 1988-09-07 | Toshiba Corp | Nonvolatile semiconductor memory and manufacture thereof |
| JPH0673350B2 (en) * | 1987-12-08 | 1994-09-14 | 富士電機株式会社 | Method for manufacturing semiconductor device |
-
1989
- 1989-08-10 JP JP1208139A patent/JPH0722140B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0371626A (en) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4502913A (en) | Total dielectric isolation for integrated circuits | |
| US4839306A (en) | Method of manufacturing a trench filled with an insulating material in a semiconductor substrate | |
| US4249968A (en) | Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers | |
| JP2551353B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH03171632A (en) | Transistor and its manufacturing method | |
| US5028557A (en) | Method of making a reverse self-aligned BIMOS transistor integrated circuit | |
| US4871684A (en) | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors | |
| JPS625349B2 (en) | ||
| JPH08139278A (en) | Method for manufacturing semiconductor device | |
| US5071780A (en) | Reverse self-aligned transistor integrated circuit | |
| JP2550906B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0722140B2 (en) | Method for manufacturing semiconductor device | |
| RU1830156C (en) | Method of producing semiconducting device | |
| JPH0482180B2 (en) | ||
| JPH0793355B2 (en) | Method for manufacturing semiconductor device | |
| JP3142336B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0974132A (en) | Method for manufacturing semiconductor device | |
| JP2920912B2 (en) | Method for manufacturing semiconductor device | |
| JPH0590196A (en) | Manufacture of semiconductor device | |
| JP3219191B2 (en) | Method for manufacturing semiconductor device | |
| JPH03155126A (en) | Manufacture of semiconductor device | |
| JPH03163832A (en) | Semiconductor device | |
| JPH06333934A (en) | Manufacture of semiconductor device | |
| JPH0682629B2 (en) | Method for manufacturing semiconductor device | |
| JP2003151986A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |