JPH0722194B2 - 不揮発性メモリ - Google Patents
不揮発性メモリInfo
- Publication number
- JPH0722194B2 JPH0722194B2 JP59154788A JP15478884A JPH0722194B2 JP H0722194 B2 JPH0722194 B2 JP H0722194B2 JP 59154788 A JP59154788 A JP 59154788A JP 15478884 A JP15478884 A JP 15478884A JP H0722194 B2 JPH0722194 B2 JP H0722194B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- floating gate
- insulating film
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
Landscapes
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 本発明は、MOS（Metal−Oxide−Semiconductor）構造を
有する浮遊ゲート型不揮発性半導体メモリに関する。
有する浮遊ゲート型不揮発性半導体メモリに関する。
従来、浮遊ゲート電極を有する不揮発性メモリにおい
て、浮遊ゲートに書き込まれた情報（電荷）の読み出し
動作時に不揮発性メモリのドレインに読み出し電圧を印
加すると、ドレイン領域と浮遊ゲート電極間の電圧によ
り絶縁膜を通して浮遊ゲート電極から電荷が流出して不
揮発性メモリの記憶保持特性を劣化させることがあつ
た。特に不揮発性メモリデバイスの微細化や、プログラ
ム電圧の低電圧化の進行によつて浮遊ゲート電極下の絶
縁膜が、トンネル効果によりトンネル電流が流れる、い
わゆるトンネル絶縁膜の程度に膜厚が薄くなるに従い、
読み出し時の電荷流出の危険度は増大する。また不揮発
性メモリのドレインに外部から静電気等に起因するサー
ジ電圧がかかつた場合にも、容易に浮遊ゲート電極から
の電荷の流出が起るという欠点を有していた。
て、浮遊ゲートに書き込まれた情報（電荷）の読み出し
動作時に不揮発性メモリのドレインに読み出し電圧を印
加すると、ドレイン領域と浮遊ゲート電極間の電圧によ
り絶縁膜を通して浮遊ゲート電極から電荷が流出して不
揮発性メモリの記憶保持特性を劣化させることがあつ
た。特に不揮発性メモリデバイスの微細化や、プログラ
ム電圧の低電圧化の進行によつて浮遊ゲート電極下の絶
縁膜が、トンネル効果によりトンネル電流が流れる、い
わゆるトンネル絶縁膜の程度に膜厚が薄くなるに従い、
読み出し時の電荷流出の危険度は増大する。また不揮発
性メモリのドレインに外部から静電気等に起因するサー
ジ電圧がかかつた場合にも、容易に浮遊ゲート電極から
の電荷の流出が起るという欠点を有していた。
本発明は、前述のような欠点を克服するためになされた
ものであり、ドレイン領域に電圧が印加されても浮遊ゲ
ート電極からの電荷流出の起りにくい構造を有する不揮
発性メモリを提供するものである。
ものであり、ドレイン領域に電圧が印加されても浮遊ゲ
ート電極からの電荷流出の起りにくい構造を有する不揮
発性メモリを提供するものである。
以下、本発明の実施例について第１図から第３図を用い
て詳細に説明する。
て詳細に説明する。
第１図に本発明を不揮発性メモリに応用した一実施例の
断面図を示す。第１図において１はＰ型基板、読出し時
において２はソース領域、３はドレイン領域、即ち読出
し領域として動作する領域であり、５は浮遊ゲート電
極、６は制御ゲート電極、７は絶縁膜である。以下２及
び３はメモリの読み出し時を基準とした名称を用いる。
20及び30はそれぞれソース領域２及びドレイン領域３の
取り出し電極である。ソース領域２及びドレイン領域３
は共に高濃度のｎ型不純物領域により形成されるが、ド
レイン領域３の浮遊ゲート電極５の下にあたる部分は低
濃度のｎ型不純物領域35が形成されている。この低濃度
のｎ型不純物領域35を除けば、第１図は一般に良く知ら
れたチヤンネル注入型の不揮発性メモリと同じである。
浮遊ゲート電極５に電子を注入する場合（以下プログラ
ムと称す）に、制御ゲート電極６及びドレイン領域３に
印加すべき最低電圧は絶縁膜７の膜厚が薄い程低くする
ことができる。プログラムに必要な電圧を低減する上で
ばかりでなく、不揮発性メモリを微細化していく時に短
チヤンネル効果等の寄生効果を減少するためにも絶縁膜
７を薄くする必要がある。これらの理由で浮遊ゲート電
極５の下の絶縁膜７が薄くなりトンネル絶縁膜程度にな
ると、一般にチヤンネル注入型の不揮発性メモリでは、
読み出し動作時にドレイン領域３と浮遊ゲート電極５と
の間の電圧差により絶縁膜７を通して浮遊ゲート電極５
からの電子の流出の起る危険性が高くなる。特に浮遊ゲ
ート電極５に電子が多く注入されて浮遊ゲート電極５が
負に帯電しており、浮遊ゲート下のチヤンネルが非導通
になつている場合には、読み出しの為ドレイン領域３に
は読み出し電圧がそのまま印加されて負に帯電した浮遊
ゲート電極との間に大きな電圧差が生じ、浮遊ゲートか
らの電子の流出の可能性は極めて高くなる。このような
電子の流出はたとえわずかであつても、不揮発性メモリ
を長期に渡つて使用する上で記憶保持特性に重大な影響
を与えることになる。しかし本発明に基づく第１図の不
揮発性メモリにおいては、ドレイン領域３の浮遊ゲート
電極５の下にあたる部分は低濃度不純物領域35が設けら
れている為、浮遊ゲート電極５が負に帯電し、ドレイン
領域３に正の電圧が印加されている状態でのドレイン領
域３と浮遊ゲート電極５の間の電圧は低濃度不純物領域
35の表面部分の空乏層に吸収され、直接絶縁膜７にかか
る電圧は軽減される。
断面図を示す。第１図において１はＰ型基板、読出し時
において２はソース領域、３はドレイン領域、即ち読出
し領域として動作する領域であり、５は浮遊ゲート電
極、６は制御ゲート電極、７は絶縁膜である。以下２及
び３はメモリの読み出し時を基準とした名称を用いる。
20及び30はそれぞれソース領域２及びドレイン領域３の
取り出し電極である。ソース領域２及びドレイン領域３
は共に高濃度のｎ型不純物領域により形成されるが、ド
レイン領域３の浮遊ゲート電極５の下にあたる部分は低
濃度のｎ型不純物領域35が形成されている。この低濃度
のｎ型不純物領域35を除けば、第１図は一般に良く知ら
れたチヤンネル注入型の不揮発性メモリと同じである。
浮遊ゲート電極５に電子を注入する場合（以下プログラ
ムと称す）に、制御ゲート電極６及びドレイン領域３に
印加すべき最低電圧は絶縁膜７の膜厚が薄い程低くする
ことができる。プログラムに必要な電圧を低減する上で
ばかりでなく、不揮発性メモリを微細化していく時に短
チヤンネル効果等の寄生効果を減少するためにも絶縁膜
７を薄くする必要がある。これらの理由で浮遊ゲート電
極５の下の絶縁膜７が薄くなりトンネル絶縁膜程度にな
ると、一般にチヤンネル注入型の不揮発性メモリでは、
読み出し動作時にドレイン領域３と浮遊ゲート電極５と
の間の電圧差により絶縁膜７を通して浮遊ゲート電極５
からの電子の流出の起る危険性が高くなる。特に浮遊ゲ
ート電極５に電子が多く注入されて浮遊ゲート電極５が
負に帯電しており、浮遊ゲート下のチヤンネルが非導通
になつている場合には、読み出しの為ドレイン領域３に
は読み出し電圧がそのまま印加されて負に帯電した浮遊
ゲート電極との間に大きな電圧差が生じ、浮遊ゲートか
らの電子の流出の可能性は極めて高くなる。このような
電子の流出はたとえわずかであつても、不揮発性メモリ
を長期に渡つて使用する上で記憶保持特性に重大な影響
を与えることになる。しかし本発明に基づく第１図の不
揮発性メモリにおいては、ドレイン領域３の浮遊ゲート
電極５の下にあたる部分は低濃度不純物領域35が設けら
れている為、浮遊ゲート電極５が負に帯電し、ドレイン
領域３に正の電圧が印加されている状態でのドレイン領
域３と浮遊ゲート電極５の間の電圧は低濃度不純物領域
35の表面部分の空乏層に吸収され、直接絶縁膜７にかか
る電圧は軽減される。
第２図（ａ）及び（ｂ）に浮遊ゲート電極下のドレイン
領域に低濃度不純物領域35がある場合とない場合のポテ
ンシヤルエネルギー分布を示す。なお、図中ＣとＶはそ
れぞれ伝導帯及び価電子帯のバンドエツジを示す。第２
図（ａ）は本発明にもとづく低濃度不純物領域35がある
場合のポテンシヤルエネルギー図であり、低濃度不純物
領域35の空乏層に大くの電圧が印加されて、絶縁膜７に
は比較的小さな電圧が印加されているだけである。一方
従来では、第２図（ｂ）に示すように低濃度不純物領域
32のかわりに高濃度不純物のドレイン領域３があり、ド
レイン，浮遊ゲート間の電位差は殆んど全て絶縁物７に
印加されることになり、その絶縁物の膜厚がトンネル電
流が流れる程度に薄くなった場合、すなわちトンネル絶
縁膜の膜厚程度になった場合、浮遊ゲートから電子がト
ンネル効果等により流出しやすい状態となる。従つて、
低濃度不純物領域35の不純物濃度は縮退濃度以下でない
と絶縁膜７にかかる電圧の低減効果は少ない。
領域に低濃度不純物領域35がある場合とない場合のポテ
ンシヤルエネルギー分布を示す。なお、図中ＣとＶはそ
れぞれ伝導帯及び価電子帯のバンドエツジを示す。第２
図（ａ）は本発明にもとづく低濃度不純物領域35がある
場合のポテンシヤルエネルギー図であり、低濃度不純物
領域35の空乏層に大くの電圧が印加されて、絶縁膜７に
は比較的小さな電圧が印加されているだけである。一方
従来では、第２図（ｂ）に示すように低濃度不純物領域
32のかわりに高濃度不純物のドレイン領域３があり、ド
レイン，浮遊ゲート間の電位差は殆んど全て絶縁物７に
印加されることになり、その絶縁物の膜厚がトンネル電
流が流れる程度に薄くなった場合、すなわちトンネル絶
縁膜の膜厚程度になった場合、浮遊ゲートから電子がト
ンネル効果等により流出しやすい状態となる。従つて、
低濃度不純物領域35の不純物濃度は縮退濃度以下でない
と絶縁膜７にかかる電圧の低減効果は少ない。
以上説明したように第１図の低濃度領域35により、読み
出し動作に対し、優れた記憶保持特性を有する不揮発性
メモリが得られる。しかしこの低濃度不純物領域35は第
１図のチヤンネル注入型不揮発性メモリのプログラム電
圧を高くするという欠点もある。これは低濃度不純物領
域がプログラム時にホツトエレクトロンを発生するドレ
イン近傍の空乏層中の電位勾配をゆるくしてしまう為で
ある。この問題を回避するには、プログラム時において
はドレイン領域３側を接地してソース領域２にプログラ
ム電圧を印加するような回路的工夫を必要とする。
出し動作に対し、優れた記憶保持特性を有する不揮発性
メモリが得られる。しかしこの低濃度不純物領域35は第
１図のチヤンネル注入型不揮発性メモリのプログラム電
圧を高くするという欠点もある。これは低濃度不純物領
域がプログラム時にホツトエレクトロンを発生するドレ
イン近傍の空乏層中の電位勾配をゆるくしてしまう為で
ある。この問題を回避するには、プログラム時において
はドレイン領域３側を接地してソース領域２にプログラ
ム電圧を印加するような回路的工夫を必要とする。
第３図に本発明を適用することにより前記問題を生じな
い他の実施例を示す。第１図との唯一の相違点は選択ゲ
ート電極４がソース領域２と浮遊ゲート電極５の間に挿
入されていることである。本構造の不揮発性メモリにお
いては、プログラムに必要なホツトエレクトロンの発生
はドレイン領域３の近傍の空乏層中ではなく、選択ゲー
ト電極４で作られるチヤンネルから浮遊ゲート電極５で
作られるチヤンネルへの遷移点近傍で起るため、低濃度
不純物領域35の存在がプログラム電圧に影響を与えるこ
とはない。このプログラム方式によるホツトエレクトロ
ンの発生は、ソース領域を基板１に接地した状態で選択
ゲート電極４に選択ゲートのしきい値近傍の電圧を与
え、制御ゲート電極６及びドレインに正の電圧を与える
ことで可能となる。プログラムに必要な制御ゲート電極
６及びドレイン領域３に印加すべき最低電圧は絶縁膜７
の膜厚を薄くする程低くすることができる。又微細化す
るためにも第１図の不揮発性メモリと同様の理由で絶縁
膜７を薄くする必要がある。本構造の不揮発性メモリで
の浮遊ゲート電極５の帯電状態の読み出しは、選択ゲー
ト電極４に充分高い電圧を与えて選択ゲート下のチヤン
ネルを導通させ、制御ゲート電極７をソース領域２とと
もに基板７に接地した時の浮遊ゲート電極５の下のチヤ
ンネルの導通状態をドレイン領域３に検出電圧を印加し
て行なう。従つて浮遊ゲート電極５の下の絶縁膜７が薄
くなると低濃度不純物領域35の無い場合、読み出し時に
浮遊ゲート電極５から電荷の流出の危険度が増大する。
しかしながら低濃度不純物領域35の有る場合、浮遊ゲー
ト電極５から電荷流出の起りにくい安定した特性を期待
できるのは第１図の説明と同様である。
い他の実施例を示す。第１図との唯一の相違点は選択ゲ
ート電極４がソース領域２と浮遊ゲート電極５の間に挿
入されていることである。本構造の不揮発性メモリにお
いては、プログラムに必要なホツトエレクトロンの発生
はドレイン領域３の近傍の空乏層中ではなく、選択ゲー
ト電極４で作られるチヤンネルから浮遊ゲート電極５で
作られるチヤンネルへの遷移点近傍で起るため、低濃度
不純物領域35の存在がプログラム電圧に影響を与えるこ
とはない。このプログラム方式によるホツトエレクトロ
ンの発生は、ソース領域を基板１に接地した状態で選択
ゲート電極４に選択ゲートのしきい値近傍の電圧を与
え、制御ゲート電極６及びドレインに正の電圧を与える
ことで可能となる。プログラムに必要な制御ゲート電極
６及びドレイン領域３に印加すべき最低電圧は絶縁膜７
の膜厚を薄くする程低くすることができる。又微細化す
るためにも第１図の不揮発性メモリと同様の理由で絶縁
膜７を薄くする必要がある。本構造の不揮発性メモリで
の浮遊ゲート電極５の帯電状態の読み出しは、選択ゲー
ト電極４に充分高い電圧を与えて選択ゲート下のチヤン
ネルを導通させ、制御ゲート電極７をソース領域２とと
もに基板７に接地した時の浮遊ゲート電極５の下のチヤ
ンネルの導通状態をドレイン領域３に検出電圧を印加し
て行なう。従つて浮遊ゲート電極５の下の絶縁膜７が薄
くなると低濃度不純物領域35の無い場合、読み出し時に
浮遊ゲート電極５から電荷の流出の危険度が増大する。
しかしながら低濃度不純物領域35の有る場合、浮遊ゲー
ト電極５から電荷流出の起りにくい安定した特性を期待
できるのは第１図の説明と同様である。
以上説明してきたように本発明によれば繰り返しの読み
出し動作に対し記憶保持特性に優れた不揮発性メモリを
提供することができる。また外部から不意のサージ電圧
がドレイン領域にもれてきた場合にも、浮遊ゲート電極
に蓄積されたデータ破壊の起りにくい不揮発性半導体メ
モリを提供することが可能となる。
出し動作に対し記憶保持特性に優れた不揮発性メモリを
提供することができる。また外部から不意のサージ電圧
がドレイン領域にもれてきた場合にも、浮遊ゲート電極
に蓄積されたデータ破壊の起りにくい不揮発性半導体メ
モリを提供することが可能となる。
なお、発明の詳細な説明を通じて不揮発性メモリが形成
される半導体領域として半導体基板を用いて説明してき
たが、この半導体領域は半導体基板中に設けられたウエ
ル領域や絶縁基板上に作られた島状の半導体領域でよい
ことはいうまでもない。また、浮遊ゲート電極の電位を
制御する制御ゲート電極が付いている不揮発性メモリを
例に取つたが、この制御ゲート電極がないものについて
も、本発明の適用して同様の効果が得られることはもち
ろんである。
される半導体領域として半導体基板を用いて説明してき
たが、この半導体領域は半導体基板中に設けられたウエ
ル領域や絶縁基板上に作られた島状の半導体領域でよい
ことはいうまでもない。また、浮遊ゲート電極の電位を
制御する制御ゲート電極が付いている不揮発性メモリを
例に取つたが、この制御ゲート電極がないものについて
も、本発明の適用して同様の効果が得られることはもち
ろんである。
第１図は本発明の不揮発性半導体メモリセルの一実施例
の断面図、第２図（ａ）は本発明に基づく不揮発性メモ
リデバイスの浮遊ゲートからドレイン領域にかけてのポ
テンシヤル分布図、第２図（ｂ）は従来のメモリデバイ
スの浮遊ゲートからドレイン領域にかけてのポテンシヤ
ル分布図である。 第３図は、本発明の不揮発性半導体メモリセルの他の実
施例の断面図である。 １…Ｐ型半導体基板 ２…高不純物濃度のソース領域 ３…高不純物濃度のドレイン領域（読出し領域） ４…選択ゲート電極 ５…浮遊ゲート電極 ６…制御ゲート電極 ７…絶縁膜 35…低不純物濃度のドレイン領域（読出し領域）
の断面図、第２図（ａ）は本発明に基づく不揮発性メモ
リデバイスの浮遊ゲートからドレイン領域にかけてのポ
テンシヤル分布図、第２図（ｂ）は従来のメモリデバイ
スの浮遊ゲートからドレイン領域にかけてのポテンシヤ
ル分布図である。 第３図は、本発明の不揮発性半導体メモリセルの他の実
施例の断面図である。 １…Ｐ型半導体基板 ２…高不純物濃度のソース領域 ３…高不純物濃度のドレイン領域（読出し領域） ４…選択ゲート電極 ５…浮遊ゲート電極 ６…制御ゲート電極 ７…絶縁膜 35…低不純物濃度のドレイン領域（読出し領域）
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092 29/78 8934−4Ｍ Ｈ０１Ｌ 27/08 ３２１ Ｅ (72)発明者 神谷 昌明 東京都江東区亀戸６丁目31番１号 セイコ ー電子工業株式会社内 (72)発明者 小島 芳和 東京都江東区亀戸６丁目31番１号 セイコ ー電子工業株式会社内 (56)参考文献 特開 昭56−104473（ＪＰ，Ａ)
Claims (3)
- 【請求項１】第１導電型の半導体領域と、前記半導体領
域表面部分に設けられた前記第１導電型と異なる第２導
電型の読出し領域と、前記半導体領域及び前記読出し領
域上にトンネル絶縁膜を介して設けられた浮遊ゲート電
極とから成り、前記トンネル絶縁膜を介して前記浮遊ゲ
ート電極と重なる前記読出し領域の表面部分は、前記浮
遊ゲート電極内に注入された電子によって空乏化する第
２導電型の低不純物濃度領域により形成されていること
を特徴とする不揮発性メモリ。 - 【請求項２】前記低濃度不純物領域の不純物濃度が縮退
濃度より低いことを特徴とする特許請求の範囲第１項記
載の不揮発性メモリ。 - 【請求項３】前記半導体領域表面部分に前記読出し領域
から離れて第２導電型のソース領域を設けると共に、前
記浮遊ゲート電極と前記ソース領域とによってはさまれ
た前記半導体領域表面上に絶縁膜を介して選択ゲート電
極を設けたことを特徴とする特許請求の範囲第１項記載
の不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59154788A JPH0722194B2 (ja) | 1984-07-24 | 1984-07-24 | 不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59154788A JPH0722194B2 (ja) | 1984-07-24 | 1984-07-24 | 不揮発性メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132478A JPS6132478A (ja) | 1986-02-15 |
| JPH0722194B2 true JPH0722194B2 (ja) | 1995-03-08 |
Family
ID=15591908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59154788A Expired - Lifetime JPH0722194B2 (ja) | 1984-07-24 | 1984-07-24 | 不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722194B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3059442B2 (ja) | 1988-11-09 | 2000-07-04 | 株式会社日立製作所 | 半導体記憶装置 |
| JP3069607B2 (ja) * | 1988-10-25 | 2000-07-24 | セイコーインスツルメンツ株式会社 | 半導体不揮発性メモリの動作方法 |
| JP3522788B2 (ja) * | 1992-10-29 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104473A (en) * | 1980-01-25 | 1981-08-20 | Hitachi Ltd | Semiconductor memory device and manufacture thereof |
-
1984
- 1984-07-24 JP JP59154788A patent/JPH0722194B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6132478A (ja) | 1986-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300802A (en) | Semiconductor integrated circuit device having single-element type non-volatile memory elements | |
| US5172200A (en) | MOS memory device having a LDD structure and a visor-like insulating layer | |
| KR930008024B1 (ko) | 반도체 기억장치 | |
| US4622656A (en) | Non-volatile semiconductor memory | |
| JPH05110114A (ja) | 不揮発性半導体記憶素子 | |
| US4665418A (en) | Semiconductor memory device | |
| JP2817393B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS59500343A (ja) | 電気的に改変可能の不揮発性浮動ゲ−ト記憶装置 | |
| JPH0464186B2 (ja) | ||
| JPH0722194B2 (ja) | 不揮発性メモリ | |
| JPS6057673A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6178169A (ja) | 半導体記憶装置 | |
| JP2643860B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP3069607B2 (ja) | 半導体不揮発性メモリの動作方法 | |
| US5838616A (en) | Gate edge aligned EEPROM transistor | |
| JP2797466B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2686450B2 (ja) | 半導体不揮発性メモリ | |
| JPS60182777A (ja) | 不揮発性半導体メモリ | |
| JPH07183410A (ja) | 不揮発性半導体記憶装置 | |
| JP2631499B2 (ja) | 半導体不揮発性メモリ | |
| JPH0260170A (ja) | 半導体不揮発性メモリ | |
| JP3424898B2 (ja) | 不揮発性半導体記憶装置の書き換え方法 | |
| KR100214470B1 (ko) | 이이피롬 셀의 제조방법 | |
| JPH0430755B2 (ja) | ||
| JPS58220465A (ja) | 浮遊ゲ−ト型半導体記憶装置における書き込みおよび読み出し方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |