JPH0722331B2 - Semiconductor integrated circuit for image signal correction - Google Patents
Semiconductor integrated circuit for image signal correctionInfo
- Publication number
- JPH0722331B2 JPH0722331B2 JP2309535A JP30953590A JPH0722331B2 JP H0722331 B2 JPH0722331 B2 JP H0722331B2 JP 2309535 A JP2309535 A JP 2309535A JP 30953590 A JP30953590 A JP 30953590A JP H0722331 B2 JPH0722331 B2 JP H0722331B2
- Authority
- JP
- Japan
- Prior art keywords
- log
- circuit
- image
- correction
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012937 correction Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 230000015654 memory Effects 0.000 claims description 16
- 238000003705 background correction Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
Description
本発明は、画像信号をダーク補正したりシェーディング
補正したりする画像信号補正用半導体集積回路に関する
ものである。The present invention relates to an image signal correcting semiconductor integrated circuit that performs dark correction or shading correction on an image signal.
原稿の画像をイメージセンサで読み取った場合、イメー
ジセンサ出力を、ダーク補正およびシェーディング補正
といった補正を施して、画像信号出力とすることが行わ
れている。 第4図は、そのような画像読取装置を示す。第4図にお
いて、1は画像、2は光源、3はイメージセンサ、4は
AD変換回路、5はダーク補正回路、6はシェーディング
補正回路、7は出力端子である。ダーク補正回路5やシ
ェーディング補正回路6は、半導体集積回路として構成
されている。 イメージセンサ3は、光源2で照らされた画像1の反射
光を受けることにより画像を読み取り、その出力はAD変
換回路4でディジタル量に変換される。ついでダーク補
正回路5およびシェーディング補正回路6でそれぞれ補
正された後、出力端子7より画像信号として出力され
る。 第5図に、従来の画像信号補正用半導体集積回路を示
す。符号は第4図のものに対応し、8はデータ入力端
子、9はクロック入力端子、10はDフリップフロップ、
11は減算器、12はDフリップフロップ、13はラインメモ
リ、14はタイミングコントローラ、15はスタート信号
線、16は書き込み指令信号線、17はアドレス信号線、18
はライトイネーブル信号線、19は出力データイネーブル
信号線、20はDフリップフロップ、21は除算器、22はD
フリップフロップ、23はラインメモリ、24はタイミング
コントローラ、25はスタート信号線、26は書き込み指令
信号線、27はアドレス信号線、28はライトイネーブル信
号線、29は出力データイネーブル信号線である。 Dフリップフロップ10,12,20,22は、データを次段へ送
るのに、クロックに同期させるために設けられている。
ラインメモリ13,23は、画像の1ライン(行)分のデー
タを記憶させるためのメモリであり、RAM(ランダム・
アクセス・メモリ)が用いられる。タイミングコントロ
ーラ14,24は、それぞれの補正回路の動作のタイミング
を取るためのものである。なお、ADはアドレス,WEはラ
イトイネーブル,DEはデータイネーブルを意味してい
る。 次に回路の動作を説明する。補正に先立ち、次のような
準備がなされる。 まず、第4図の画像1を黒基準面とし、光源2をオフに
する。この時のイメージセンサ3の出力を、AD変換回路
4を経て第5図のデータ入力端子8に入力する。それ
を、黒基準データBiとしてラインメモリ13に書き込まれ
る。書き込みは、タイミングコントローラ14からのAD信
号,WE信号に従って行われる。これが、ダーク補正の基
準値として用いられる。 第6図は、ダーク補正を説明する図であり、横軸はライ
ン方向位置(イメージセンサ3の長手方向)を表し、縦
軸はイメージセンサ3の出力を表している。第6図
(イ)は、黒基準データBiを示している。黒基準面を読
み取った時のイメージセンサ3の出力は、理想的にはゼ
ロであるが、実際にはゼロではなく、図示するように幾
らかの出力が出ている。これは、いわばオフセット分で
ある。 次に、画像1を白基準面とし、光源2をオンにする。こ
の時のイメージセンサ3の出力を、AD変換回路4を経
て、同じく第5図のデータ入力端子8に入力する。それ
を白基準データWiとし、減算器11にてラインメモリ13に
書き込まれている黒基準データBiとの差Wi−Biを取る。
この差をシェーディング補正回路6へ送り、ラインメモ
リ23に書き込む。これがシェーディング補正の基準値と
して用いられる。 画像1を、読み取ろうとしている画像にし、光源2をオ
ンにしてイメージセンサ3で読み取った時のデータ入力
端子8への画像データをViとする。すると、減算器11に
て、Viと黒基準データBiとの差Vi−Biが取られる。この
差をとることが、ダーク補正であり、第6図(ロ)で言
えば、Viからオフセット分である黒基準データBiを差し
引く補正である。 ダーク補正された画像データVi−Biは、シェーディング
補正回路6の除算器21にて、ラインメモリ23に格納され
ているWi−Biで除算される。その結果得られた が、シェーディング補正された画像データである。これ
が出力端子7より出力される。When an image of a document is read by an image sensor, the output of the image sensor is subjected to corrections such as dark correction and shading correction and then output as an image signal. FIG. 4 shows such an image reading device. In FIG. 4, 1 is an image, 2 is a light source, 3 is an image sensor, and 4 is
An AD conversion circuit, 5 is a dark correction circuit, 6 is a shading correction circuit, and 7 is an output terminal. The dark correction circuit 5 and the shading correction circuit 6 are configured as a semiconductor integrated circuit. The image sensor 3 reads an image by receiving the reflected light of the image 1 illuminated by the light source 2, and the output thereof is converted into a digital amount by the AD conversion circuit 4. Then, after being respectively corrected by the dark correction circuit 5 and the shading correction circuit 6, the image signal is output from the output terminal 7. FIG. 5 shows a conventional semiconductor integrated circuit for image signal correction. Reference numerals correspond to those in FIG. 4, 8 is a data input terminal, 9 is a clock input terminal, 10 is a D flip-flop,
11 is a subtractor, 12 is a D flip-flop, 13 is a line memory, 14 is a timing controller, 15 is a start signal line, 16 is a write command signal line, 17 is an address signal line, 18
Is a write enable signal line, 19 is an output data enable signal line, 20 is a D flip-flop, 21 is a divider, 22 is D
Flip-flop, 23 is a line memory, 24 is a timing controller, 25 is a start signal line, 26 is a write command signal line, 27 is an address signal line, 28 is a write enable signal line, and 29 is an output data enable signal line. The D flip-flops 10, 12, 20, 22 are provided for synchronizing data with the clock when sending data to the next stage.
The line memories 13 and 23 are memories for storing data for one line (row) of an image, and are RAM (random.
Access memory) is used. The timing controllers 14 and 24 are for timing the operation of the respective correction circuits. AD means address, WE means write enable, and DE means data enable. Next, the operation of the circuit will be described. Prior to the correction, the following preparations are made. First, the image 1 in FIG. 4 is used as the black reference plane, and the light source 2 is turned off. The output of the image sensor 3 at this time is input to the data input terminal 8 of FIG. It is written in the line memory 13 as black reference data Bi. Writing is performed according to the AD signal and the WE signal from the timing controller 14. This is used as a reference value for dark correction. FIG. 6 is a diagram for explaining the dark correction, in which the horizontal axis represents the line direction position (longitudinal direction of the image sensor 3) and the vertical axis represents the output of the image sensor 3. FIG. 6A shows the black reference data Bi. The output of the image sensor 3 when the black reference plane is read is ideally zero, but it is not actually zero, and some output is output as shown in the figure. This is, so to speak, an offset amount. Next, the image 1 is used as the white reference plane, and the light source 2 is turned on. The output of the image sensor 3 at this time is also inputted to the data input terminal 8 of FIG. 5 via the AD conversion circuit 4. The difference is Wi-Bi with the black reference data Bi written in the line memory 13 by the subtractor 11 as white reference data Wi.
This difference is sent to the shading correction circuit 6 and written in the line memory 23. This is used as a reference value for shading correction. The image 1 is set as the image to be read, the light source 2 is turned on, and the image data to the data input terminal 8 when read by the image sensor 3 is Vi. Then, the subtractor 11 obtains the difference Vi-Bi between Vi and the black reference data Bi. Taking this difference is dark correction, and in FIG. 6B, it is correction that subtracts the black reference data Bi that is the offset amount from Vi. The dark-corrected image data Vi-Bi is divided by Wi-Bi stored in the line memory 23 in the divider 21 of the shading correction circuit 6. As a result Is the image data that has undergone shading correction. This is output from the output terminal 7.
しかしながら、前記した従来の画像信号補正用半導体集
積回路には、次のような問題点があった。 第1の問題点は、ダーク補正回路とシェーディング補正
回路との構成が異なるので、それぞれ別々に製作しなけ
ればならず、手間が面倒であると共にコスト高になると
いう点である。 第2の問題点は、シェーディング補正回路には除算器を
含んでいなければならないが、除算器を構成するには多
数のトランジスタを必要とするという点である。 本発明は、以上のような問題点を解決することを課題と
するものである。However, the above-described conventional semiconductor integrated circuit for image signal correction has the following problems. The first problem is that since the dark correction circuit and the shading correction circuit have different configurations, they must be manufactured separately, which is troublesome and costly. The second problem is that the shading correction circuit must include a divider, but a large number of transistors are required to form the divider. An object of the present invention is to solve the above problems.
前記課題を解決するため、本発明の画像信号補正用半導
体集積回路では、補正の基準値を記憶するラインメモリ
と、入力データより該基準値を減ずる減算器と、該減算
器の出力をセレクト信号の指示によりLOG変換または逆L
OG変換するLOG・逆LOG変換回路とを具えたこととした。In order to solve the above-mentioned problems, in a semiconductor integrated circuit for correcting an image signal of the present invention, a line memory for storing a reference value for correction, a subtracter for subtracting the reference value from input data, and an output of the subtractor for a select signal. LOG conversion or reverse L
It was decided to have a LOG / inverse LOG conversion circuit for OG conversion.
画像信号補正用半導体集積回路であるダーク補正回路も
シェーディング補正回路も、ハード的な構成は全く同じ
であるので、製作の手間を少なくすることが可能となる
と共に、コストを安くすることが可能となる。 また、その画像信号補正用半導体集積回路には、除算器
を含んでいないので、トランジスタの数が少なくなる。Since the dark correction circuit and the shading correction circuit, which are semiconductor integrated circuits for image signal correction, have exactly the same hardware configuration, it is possible to reduce the manufacturing labor and cost. Become. Further, since the image signal correcting semiconductor integrated circuit does not include a divider, the number of transistors is reduced.
以下、本発明の実施例を図面に基づいて詳細に説明す
る。 第1図に、本発明の画像信号補正用半導体集積回路を示
す。符号は第5図のものに対応し、31はLOG・逆LOG変換
回路、32は減算器、33はLOG・逆LOG変換回路、34はセレ
クト信号入力端子、35はインバータである。 LOG・逆LOG変換回路は、LOG変換回路として用いること
も出来るし、逆LOG変換回路として用いることも出来る
回路であり、その切り換えは、セレクト信号によって行
われる。 LOG変換回路は、入力をLOG値に変換する回路である。第
2図はLOG変換を示す図であり、横軸は入力,縦軸は出
力を示す。例えば、「7」が入力された時には、「Log
7」が出力される。 逆LOG変換回路は、入力のLOG値をLOGのつかない値に変
換する回路である。第3図は逆LOG変換を示す図であ
り、横軸は入力,縦軸は出力を示す。例えば、「Log7」
が入力された時には、「7」が出力される。 本発明では、ダーク補正回路5とシェーディング補正回
路6とのハード的な構成は全く同じである。ただ、ダー
ク補正回路5ではLOG・逆LOG変換回路31をLOG変換回路
として働かせ、シェーディング補正回路6ではLOG・逆L
OG変換回路33を逆LOG変換回路として働かせている点が
異なるのみである。 次に動作を説明する。ラインメモリ13には従来と同様に
して、黒基準データBiが格納される。これが、ダーク補
正の基準値として用いられる。 次に、やはり従来と同様にして画像1が白基準面の時の
イメージセンサ3の出力を、第4図のAD変換回路4を経
てダーク補正回路5に、即ち第1図のデータ入力端子8
に入力する。それを白基準データWiとし、減算器11にて
ラインメモリ13に格納されている黒基準データBiとの差
Wi−Biを取る。この差をLOG・逆LOG変換回路31にてLOG
変換し、log(Wi−Bi)を得る。これをシェーディング
補正回路6へ送り、ラインメモリ23に格納する。これが
シェーディング補正の基準値として用いられる。 画像1を、読み取ろうとしている画像にし、光源2をオ
ンにしてイメージセンサ3で読み取った時のデータ入力
端子8への画像データをViとする。すると、減算器11に
て、Viと黒基準データBiとの差Vi−Biが取られてダーク
補正がなされ、更にLOG・逆LOG変換回路31でLOG変換さ
れて、log(Vi−Bi)とされる。 シェーディング補正回路6では、入力されて来たlog(V
i−Bi)と、ラインメモリ23に格納されているlog(Wi−
Bi)との差が取られる。log(Vi−Bi)−log(Wi−Bi)
は即ち、 である。 減算器32で得られた上記結果は、LOG・逆LOG変換回路33
で逆LOG変換され、 となる。これにより、従来と同様のシェーディング補正
された画像データが得られたことになる。 なお、インバータ35は、セレクト信号入力端子34からLO
G・逆LOG変換回路31をLOG変換回路として働かせるセレ
クト信号を入力した時、その信号を利用してLOG・逆LOG
変換回路33を逆LOG変換回路として働かせるセレクト信
号を作るために挿入されている。 本発明のダーク補正回路5とシェーディング補正回路6
とは、ハード的な構成は同一であるので、同じ半導体集
積回路で間に合うことになり、従来のような異なった回
路を作るのに比べれば、手間も少なくコストも安くな
る。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a semiconductor integrated circuit for image signal correction according to the present invention. Reference numerals correspond to those in FIG. 5, 31 is a LOG / inverse LOG conversion circuit, 32 is a subtractor, 33 is a LOG / inverse LOG conversion circuit, 34 is a select signal input terminal, and 35 is an inverter. The LOG / inverse LOG conversion circuit can be used as both a LOG conversion circuit and an inverse LOG conversion circuit, and its switching is performed by a select signal. The LOG conversion circuit is a circuit that converts an input into a LOG value. FIG. 2 is a diagram showing LOG conversion, in which the horizontal axis represents input and the vertical axis represents output. For example, when "7" is entered, "Log
7 ”is output. The inverse LOG conversion circuit is a circuit that converts an input LOG value into a value without LOG. FIG. 3 is a diagram showing inverse LOG conversion, in which the horizontal axis represents input and the vertical axis represents output. For example, "Log7"
When is input, "7" is output. In the present invention, the dark correction circuit 5 and the shading correction circuit 6 have exactly the same hardware configuration. However, in the dark correction circuit 5, the LOG / inverse LOG conversion circuit 31 works as a LOG conversion circuit, and in the shading correction circuit 6, LOG / inverse L
The only difference is that the OG conversion circuit 33 is operated as an inverse LOG conversion circuit. Next, the operation will be described. The black reference data Bi is stored in the line memory 13 as in the conventional case. This is used as a reference value for dark correction. Next, as in the conventional case, the output of the image sensor 3 when the image 1 is the white reference plane is passed through the AD conversion circuit 4 of FIG. 4 to the dark correction circuit 5, that is, the data input terminal 8 of FIG.
To enter. The white reference data Wi is used as the difference, and the subtracter 11 subtracts the difference from the black reference data Bi stored in the line memory 13.
Take Wi-Bi. This difference is LOG in the LOG / inverse LOG conversion circuit 31.
Convert to get log (Wi-Bi). This is sent to the shading correction circuit 6 and stored in the line memory 23. This is used as a reference value for shading correction. The image 1 is set as the image to be read, the light source 2 is turned on, and the image data to the data input terminal 8 when read by the image sensor 3 is Vi. Then, in the subtractor 11, the difference Vi−Bi between Vi and the black reference data Bi is obtained and dark correction is performed, and further LOG conversion is performed by the LOG / inverse LOG conversion circuit 31 to obtain log (Vi−Bi). To be done. In the shading correction circuit 6, log (V
i-Bi) and the log (Wi-
Bi) is taken. log (Vi-Bi) -log (Wi-Bi)
That is, Is. The above result obtained by the subtracter 32 is the LOG / inverse LOG conversion circuit 33.
Reverse LOG conversion with Becomes As a result, the same shading-corrected image data as the conventional one is obtained. The inverter 35 is connected to the LO signal from the select signal input terminal 34.
When the select signal that causes the G / reverse LOG conversion circuit 31 to function as a LOG conversion circuit is input, that signal is used to perform LOG / reverse LOG.
It is inserted to create a select signal that causes the conversion circuit 33 to function as an inverse LOG conversion circuit. Dark correction circuit 5 and shading correction circuit 6 of the present invention
Since the hardware configurations are the same, it means that the same semiconductor integrated circuit can be used in time, which is less labor and cost than the conventional different circuits.
以上述べた如く、本発明の画像信号補正用半導体集積回
路によれば、次のような効果を奏する。 画像信号補正用半導体集積回路であるダーク補正回
路もシェーディング補正回路も、ハード的な構成を全く
同じにしたので、製作の手間が少なくなると共に、コス
トを安くすることが出来る。 画像信号補正用半導体集積回路には、除算器を含ん
でいないので、トランジスタの数が少なくなる。As described above, the semiconductor integrated circuit for image signal correction of the present invention has the following effects. The dark correction circuit and the shading correction circuit, which are semiconductor integrated circuits for image signal correction, have exactly the same hardware configuration, so that the manufacturing labor is reduced and the cost can be reduced. Since the image signal correcting semiconductor integrated circuit does not include a divider, the number of transistors is reduced.
第1図…本発明の画像信号補正用半導体集積回路 第2図…LOG変換を示す図 第3図…逆LOG変換を示す図 第4図…画像読取装置 第5図…従来の画像信号補正用半導体集積回路 第6図…ダーク補正を説明する図 図において、1は画像、2は光源、3はイメージセン
サ、4はAD変換回路、5はダーク補正回路、6はシェー
ディング補正回路、7は出力端子、8はデータ入力端
子、9はクロック入力端子、10はDフリップフロップ、
11は減算器、12はDフリップフロップ、13はラインメモ
リ、14はタイミングコントローラ、15はスタート信号
線、16は書き込み指令信号線、17はアドレス信号線、18
はライトイネーブル信号線、19は出力データイネーブル
信号線、20はDフリップフロップ、21は除算器、22はD
フリップフロップ、23はラインメモリ、24はタイミング
コントローラ、25はスタート信号線、26は書き込み指令
信号線、27はアドレス信号線、28はライトイネーブル信
号線、29は出力データイネーブル信号線、31はLOG・逆L
OG変換回路、32は減算器、33はLOG・逆LOG変換回路、34
はセレクト信号入力端子、35はインバータである。1 ... Semiconductor integrated circuit for image signal correction of the present invention FIG. 2 ... Diagram showing LOG conversion FIG. 3 ... Diagram showing inverse LOG conversion FIG. 4 ... Image reading device FIG. 5 ... Conventional image signal correction Semiconductor integrated circuit FIG. 6 is a diagram for explaining dark correction. In the figure, 1 is an image, 2 is a light source, 3 is an image sensor, 4 is an AD conversion circuit, 5 is a dark correction circuit, 6 is a shading correction circuit, and 7 is an output. Terminal, 8 is a data input terminal, 9 is a clock input terminal, 10 is a D flip-flop,
11 is a subtractor, 12 is a D flip-flop, 13 is a line memory, 14 is a timing controller, 15 is a start signal line, 16 is a write command signal line, 17 is an address signal line, 18
Is a write enable signal line, 19 is an output data enable signal line, 20 is a D flip-flop, 21 is a divider, 22 is D
Flip-flop, 23 line memory, 24 timing controller, 25 start signal line, 26 write command signal line, 27 address signal line, 28 write enable signal line, 29 output data enable signal line, 31 log・ Reverse L
OG conversion circuit, 32 subtractor, 33 LOG / inverse LOG conversion circuit, 34
Is a select signal input terminal, and 35 is an inverter.
Claims (1)
入力データより該基準値を減ずる減算器と、該減算器の
出力をセレクト信号の指示によりLOG変換または逆LOG変
換するLOG・逆LOG変換回路とを具えたことを特徴とする
画像信号補正用半導体集積回路。1. A line memory for storing a reference value for correction,
A semiconductor for image signal correction, comprising a subtracter for subtracting the reference value from input data, and a LOG / inverse LOG conversion circuit for LOG conversion or inverse LOG conversion of the output of the subtractor according to an instruction of a select signal. Integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2309535A JPH0722331B2 (en) | 1990-11-15 | 1990-11-15 | Semiconductor integrated circuit for image signal correction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2309535A JPH0722331B2 (en) | 1990-11-15 | 1990-11-15 | Semiconductor integrated circuit for image signal correction |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04180465A JPH04180465A (en) | 1992-06-26 |
| JPH0722331B2 true JPH0722331B2 (en) | 1995-03-08 |
Family
ID=17994188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2309535A Expired - Lifetime JPH0722331B2 (en) | 1990-11-15 | 1990-11-15 | Semiconductor integrated circuit for image signal correction |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722331B2 (en) |
-
1990
- 1990-11-15 JP JP2309535A patent/JPH0722331B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04180465A (en) | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900837B2 (en) | Image sensor and pixel reading method used this image sensor | |
| US5457547A (en) | Original image reading apparatus | |
| JPH0722331B2 (en) | Semiconductor integrated circuit for image signal correction | |
| JPH05122542A (en) | Image processing device | |
| JPH06121162A (en) | Shading correction method and defective position specifying method for white reference member | |
| JP3410119B2 (en) | Image processing device | |
| JP2673995B2 (en) | Image signal processing device | |
| JP2938107B2 (en) | Pattern recognition device | |
| JPH05268479A (en) | Picture reader and picture processing method in picture reader | |
| JP2744292B2 (en) | Image processing device | |
| JPS6359264A (en) | Image input device | |
| JPH0377474A (en) | image input device | |
| JP2726053B2 (en) | Image reading device | |
| JPH05199404A (en) | Variable enlargement processing method for image reader | |
| JPS62252265A (en) | Inproved picture processor concerning data selecting table | |
| JPS63132562A (en) | Signal processing system for image sensor | |
| JPH01115267A (en) | Image reader | |
| JP2002232729A (en) | Color image processing circuit | |
| JPH0385966A (en) | Image signal correction method for document reading device | |
| JPH02288548A (en) | Original reader | |
| JPH04185062A (en) | Original reader | |
| JPH06105146A (en) | Image reader | |
| JPS62221270A (en) | Image processor capable of enlargement/reduction | |
| JPH01304947A (en) | Image signal conversion device | |
| KR19990014138A (en) | An image reading apparatus and method having a plurality of read / write accesses associated with an image data memory |