JPH04180465A - Semiconductor integrated circuit for picture signal correction - Google Patents

Semiconductor integrated circuit for picture signal correction

Info

Publication number
JPH04180465A
JPH04180465A JP2309535A JP30953590A JPH04180465A JP H04180465 A JPH04180465 A JP H04180465A JP 2309535 A JP2309535 A JP 2309535A JP 30953590 A JP30953590 A JP 30953590A JP H04180465 A JPH04180465 A JP H04180465A
Authority
JP
Japan
Prior art keywords
circuit
log
correction
correction circuit
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2309535A
Other languages
Japanese (ja)
Other versions
JPH0722331B2 (en
Inventor
Hitoshi Ikeda
仁 池田
Tomoyuki Shotani
智之 庄谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2309535A priority Critical patent/JPH0722331B2/en
Publication of JPH04180465A publication Critical patent/JPH04180465A/en
Publication of JPH0722331B2 publication Critical patent/JPH0722331B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To reduce the cost and to simplify the manufacture by using a dark correction circuit and a shading correction circuit whose hardware configuration is identical and forming a picture correction circuit not requiring a divider. CONSTITUTION:When a picture data Vi is inputted to a dark correction circuit 5, a subtractor 11 is used to calculate a difference Vi-Bi with a black reference data Bi stored in a line memory 13 for data correction and a transformation circuit 31 applies logarithmic transformation to send log(Vi-Bi) to a shading correction circuit 6, stored in a line memory 23 and used for a reference of shading correction. A subtractor 32 of the correction circuit 6 takes a difference between log(Vi-Bi) and log(Wi-Bi) and a transformation circuit 33 applies inverse logarithmic transformation to obtain (Vi-Bi)/(Wi-Bi) to apply shading correction. Since the dark correction circuit and the shading correction circuit are identical in terms of the hardware, the circuit is simply and inexpensively manufactured.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

本発明は、画像信号をダーク補正したりシェーディング
補正したりする画像信号補正用半導体集積回路に関する
ものである。
The present invention relates to an image signal correction semiconductor integrated circuit that performs dark correction or shading correction on an image signal.

【従来の技術】[Conventional technology]

原稿の画像をイメージセンサで読み取った場合、イメー
ジセンサ出力を、ダーク補正およびシェーディング補正
といった補正を施して、画像信号出力とすることが行わ
れている。 第4図は、そのような画像読取装置を示す、第4図にお
いて、1は画像、2は光源、3はイメージセンサ、4は
AD変換回路、5はダーク補正回路、6はシェーディン
グ補正回路、7は出力端子である。ダーク補正回路5や
シェーディング補正回路6は、半導体集積回路として構
成されている。 イメージセンサ3は、光源2で照らされた画像1の反射
光を受けることにより画像を読み取り、その出力はAD
変換回路4でディジタル量に変換される。ついでダーク
補正回路5およびシェーディング補正回路6でそれぞれ
補正された後、出力端子7より画像信号として出力され
る。 第5図に、従来の画像信号補正用半導体集積回路を示す
、符号は第4図のものに対応し、8はデータ入力端子、
9はクロック入力端子、10はDフリップフロップ、1
1は減算器、12はDフリツブフロップ、13はライン
メモリ、14はタイミングコントローラ、15はスター
ト信号線、16は書き込み指令信号線、17はアドレス
信号線、18はライトイネーブル信号線、19は出力デ
ータイネーブル信号線、20はDフリップフロップ、2
1は除算器、22ばDフリップフロップ、23はライン
メモリ、24はタイミングコントローラ、25はスター
ト信号線、26は書き込み指令信号線、27はアドレス
信号線、28はライトイネーブル信号線、29は出力デ
ータイネーブル信号線である。 Dフリップフロップ!0.12.20.22は、データ
を次段へ送るのに、クロックに同期させるために設けら
れている。ラインメモリ13.23は、画像の1ライン
(行)分のデータを記憶させるためのメモリであり、R
AM (ランダム・アクセス・メモリ)が用いられる。 タイミングコントローラ14.24は、それぞれの補正
回路の動作のタイミングを取るためのものである。なお
、ADはアドレス、WEはライトイネーブル、DEはデ
ータイネーブルを意味している。 次に回路の動作を説明する。補正に先立ち、次のような
準備がなされる。 まず、第4図の画像1を!!L、基準面とし、光源2を
オフにする。この時のイメージセンサ3の出力を、AD
変換回IM4を経て第5図のデータ入力端子8に入力す
る。それを、黒基準データB、としてラインメモリ13
に書き込まれる。書き込みは、タイミングコントローラ
】4からのAD倍信号WE倍信号従って行われる。これ
が、ダーク補正の基準値として用いられる。 第6図は、ダーク補正を説明する図であり、横軸はライ
ン方向位置(イメージセンサ3の長手方向)を表し、縦
軸はイメージセンサ3の出力を表している。第6図(イ
)は、黒基準データB、を示している。黒基準面を読み
取った時のイメージセンサ3の出力は、理想的にはゼロ
であるが、実際にはゼロではなく、図示するように幾ら
かの出力が出ている。これは、いわばオフセット分であ
る。 次に、画像1を白基準面とし、光源2をオンにする。こ
の時のイメージセンサ3の出力を、AD変換回路4を経
て、同じく第5図のデータ入力端子8に入力する。それ
を白基準データW、とし、減算器11にてラインメモリ
13に書き込まれている黒基準データB、との差W、−
B、を取る。 この差をシェーディング補正回路6へ送り、ラインメモ
リ23に書き込む、これがシェーディング補正の基準値
として用いられる。 画像1を、読み取ろうと・している画像にし、光源2を
オンにしてイメージセンサ3で読み取った時のデータ入
力端子8への画像データをv3とする。すると、減算器
11にて、■1と黒基準データB!との差v、−Biが
取られる。この差をとることが、ダーク補正であり、第
6図(ロ)で言えば、■、からオフセット分である黒基
準データB、を差し引く補正である。 ダーク補正された画像データV、−B、は、シェーディ
ング補正回路6の除算器21にて、ラインメモリ23に
格納されているW、−B、で除算される。その結果得ら
れた V、−B。 W、−B。 が、シェーディング補正された画像データである。 これが出力端子7より出力される。
When an image of a document is read by an image sensor, the output of the image sensor is subjected to corrections such as dark correction and shading correction, and then outputted as an image signal. FIG. 4 shows such an image reading device. In FIG. 4, 1 is an image, 2 is a light source, 3 is an image sensor, 4 is an AD conversion circuit, 5 is a dark correction circuit, 6 is a shading correction circuit, 7 is an output terminal. The dark correction circuit 5 and the shading correction circuit 6 are configured as semiconductor integrated circuits. The image sensor 3 reads the image by receiving the reflected light of the image 1 illuminated by the light source 2, and its output is AD
The conversion circuit 4 converts it into a digital quantity. Then, after being corrected by the dark correction circuit 5 and the shading correction circuit 6, the signal is outputted from the output terminal 7 as an image signal. FIG. 5 shows a conventional semiconductor integrated circuit for image signal correction. The symbols correspond to those in FIG. 4, and 8 is a data input terminal;
9 is a clock input terminal, 10 is a D flip-flop, 1
1 is a subtracter, 12 is a D flip-flop, 13 is a line memory, 14 is a timing controller, 15 is a start signal line, 16 is a write command signal line, 17 is an address signal line, 18 is a write enable signal line, 19 is a Output data enable signal line, 20 is a D flip-flop, 2
1 is a divider, 22 is a D flip-flop, 23 is a line memory, 24 is a timing controller, 25 is a start signal line, 26 is a write command signal line, 27 is an address signal line, 28 is a write enable signal line, 29 is an output This is a data enable signal line. D flip flop! 0.12.20.22 is provided to synchronize the data to the clock when it is sent to the next stage. Line memory 13.23 is a memory for storing data for one line (row) of an image, and R
AM (Random Access Memory) is used. Timing controllers 14.24 are for timing the operation of each correction circuit. Note that AD means address, WE means write enable, and DE means data enable. Next, the operation of the circuit will be explained. Prior to correction, the following preparations are made. First, look at image 1 in Figure 4! ! L, the reference plane, and turn off the light source 2. The output of the image sensor 3 at this time is AD
The data is inputted to the data input terminal 8 in FIG. 5 through the conversion circuit IM4. The line memory 13 uses this as black reference data B.
will be written to. Writing is performed according to the AD times signal and WE times signal from the timing controller [4]. This is used as a reference value for dark correction. FIG. 6 is a diagram for explaining dark correction, in which the horizontal axis represents the position in the line direction (longitudinal direction of the image sensor 3), and the vertical axis represents the output of the image sensor 3. FIG. 6(a) shows black reference data B. Ideally, the output of the image sensor 3 when reading the black reference plane is zero, but in reality it is not zero and some output is output as shown. This is, so to speak, an offset amount. Next, image 1 is used as a white reference plane, and light source 2 is turned on. The output of the image sensor 3 at this time is input to the data input terminal 8 of FIG. 5 via the AD conversion circuit 4. Let this be white reference data W, and the difference W from the black reference data B written in the line memory 13 by the subtracter 11 is -
Take B. This difference is sent to the shading correction circuit 6 and written into the line memory 23, and is used as a reference value for shading correction. Let image 1 be the image to be read, and the image data to the data input terminal 8 when read by the image sensor 3 with the light source 2 turned on is v3. Then, in the subtracter 11, ■1 and black reference data B! The difference v, -Bi is taken. Taking this difference is dark correction, and in FIG. 6 (b), it is correction that subtracts black reference data B, which is an offset, from . The dark-corrected image data V, -B is divided by W, -B stored in the line memory 23 by the divider 21 of the shading correction circuit 6. The resulting V, -B. W, -B. is the image data that has undergone shading correction. This is output from the output terminal 7.

【発明が解決しようとする課H】[Question H that the invention attempts to solve]

しかしながら、前記した従来の画像信号補正用半導体集
積回路には、次のような問題点があった。 第1の問題点は、ダーク補正回路とシェーディング補正
回路との構成が異なるので、それぞれ別々に製作しなけ
ればならず、手間が面倒であると共にコスト高になると
いう点である。 第2の問題点は、シェーディング補正回路には除算器を
含んでいなければならないが、除算器を構成するには多
数のトランジスタを必要とするという点である。 本発明は、以上のような問題点を解決することを課題と
するものである。
However, the conventional semiconductor integrated circuit for image signal correction described above has the following problems. The first problem is that since the dark correction circuit and the shading correction circuit have different configurations, they must be manufactured separately, which is troublesome and increases costs. The second problem is that the shading correction circuit must include a divider, but the divider requires a large number of transistors. An object of the present invention is to solve the above-mentioned problems.

【課題を解決するための手段】[Means to solve the problem]

前記課題を解決するため、本発明の画像信号補正用半導
体集積回路では、補正の基準値を記憶するラインメモリ
と、入力データより該基準値を減ずる減算器と、該減算
器の出力をセレクト信号の指示によりLOG変換または
逆LOG変換するLOG・逆LOG変換回路とを具える
こととした。
In order to solve the above problems, the semiconductor integrated circuit for image signal correction of the present invention includes a line memory that stores a reference value for correction, a subtracter that subtracts the reference value from input data, and a select signal that outputs the output of the subtracter. The system is equipped with a LOG/inverse LOG conversion circuit that performs LOG conversion or inverse LOG conversion according to an instruction.

【作  用】[For production]

画像信号補正用半導体集積回路であるダーク補正回路も
シェーディング補正回路も、ハード的な構成は全く同じ
であるので、製作の手間を少なくすることが可能となる
と共に、コストを安くすることが可能となる。 また、その画像信号補正用半導体集積回路には、除算器
を含んでいないので、トランジスタの数が少なくなる。
The dark correction circuit and the shading correction circuit, which are semiconductor integrated circuits for image signal correction, have exactly the same hardware configuration, so it is possible to reduce the manufacturing effort and reduce costs. Become. Further, since the image signal correction semiconductor integrated circuit does not include a divider, the number of transistors is reduced.

【実 施 例】【Example】

以下、本発明の実施例を図面に基づいて詳細に説明する
。 第1図に、本発明の画像信号補正用半導体集積回路を示
す。符号は第5図のものに対応し、31はLOG・逆L
OG変換回路、32は減算器、33はLOG・逆LOG
変換回路、34はセレクト信号入力端子、35はインバ
ータである。 LOG・逆LOG変換回路は、LOG変換回路として用
いることも出来るし、逆LOG変換回路として用いるこ
とも出来る回路であり、その切り換えは、セレクト信号
によって行われる。 LOG変換回路は、入力をLOG値に変換する回路であ
る。第2図はLOG変換を示す図であり、横軸は入力、
N軸は出力を示す6例えば、r7゜が入力された時には
、rLog7」が出力される。 逆LOG変換回路は、入力のLOG値をLOGのつかな
い値に変換する回路である。第3図は逆LOG変換を示
す図であり、横軸は入力、縦軸は出力を示す0例えば、
rLog7」が入力された時には、「7」が出力される
。 本発明では、ダーク補正回路5とシェーディング補正回
路6とのハード的な構成は全く同しである。ただ、ダー
ク補正回路5ではLOG・逆LOG変換回路31をLO
G変換回路として働かせ、シェーディング補正回路6で
はLOG・逆LOG変換回路33を逆LOG変換回路と
して働かせている点が異なるのみである。 次に動作を説明する。ラインメモリ13には従来と同様
にして、黒基準データB8が格納される。 これが、ダーク補正の基準値として用いられる。 次に、やはり従来と同様にして画像1が白基準面の時の
イメージセンサ3の出力を、第4図のAD変換回路4を
経てダーク補正回路5に、即ち第1図のデータ入力端子
8に入力する。それを白基準データW、とし、減算器1
1にてラインメモリ13に格納されている黒基準データ
B、との差W、−B1を取る。この差をLOG・逆LO
G変換回路31にてLOG変換し、log (WH−B
H)を得る。これをシェーディング補正回路6へ送り、
ラインメモリ23に格納する。これがシェーディング補
正の基準値として用いられる。 画像1を、読み取ろうとしている画像にし、光源2をオ
ンにしてイメージセンサ3で読み取った時のデータ入力
端子8への画像データをV、とする、すると、減算器1
1にて、■、と黒基準データB、との差V、−B、が取
られてダーク補正がなされ、更にLO(、・逆LOG変
換回路31でLOG変換されて、log (VH−BH
)とされる。 シェーディング補正回路6では、入力されて来たlog
 (V; −B* )と、ラインメモリ23に格納され
ているlog (WH−B; )との差が取られる。l
og (VH−BH) −1og (WHB; )は減
算器32で得られた上記結果は、LOG・逆LOG変換
回路33で逆LOG変換され、V、−B。 W、−B。 となる。これにより、従来と同様のシェーディング補正
された画像データが得られたことになる。 なお、インバータ35は、セレクト信号入力端子34か
らLOG・逆LOG変換回路31をLOG変換回路とし
て働かせるセレクト信号を入力した時、その信号を利用
してLOG・逆LOG変換回路33を逆LOG変換回路
として働かセるセレクト信号を作るために挿入されてい
る。 本発明のダーク補正回路5とシェーディング補正面ll
ll6とは、ハード的な構成は同一であるので、同じ半
導体集積回路で間に合うことになり、従来のように異な
った回路を作るのに比べれば、手間も少なくコストも安
くなる。
Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 shows a semiconductor integrated circuit for image signal correction according to the present invention. The symbols correspond to those in Figure 5, and 31 is LOG/inverted L.
OG conversion circuit, 32 is a subtracter, 33 is LOG/inverse LOG
A conversion circuit, 34 is a select signal input terminal, and 35 is an inverter. The LOG/inverse LOG conversion circuit is a circuit that can be used both as an LOG conversion circuit and as an inverse LOG conversion circuit, and switching thereof is performed by a select signal. The LOG conversion circuit is a circuit that converts input into a LOG value. Figure 2 is a diagram showing LOG conversion, where the horizontal axis is the input,
The N axis indicates the output.For example, when r7° is input, rLog7' is output. The inverse LOG conversion circuit is a circuit that converts an input LOG value into a value without LOG. FIG. 3 is a diagram showing inverse LOG conversion, where the horizontal axis represents input and the vertical axis represents output. For example,
When "rLog7" is input, "7" is output. In the present invention, the dark correction circuit 5 and the shading correction circuit 6 have exactly the same hardware configuration. However, in the dark correction circuit 5, the LOG/inverse LOG conversion circuit 31 is
The only difference is that the LOG/inverse LOG conversion circuit 33 in the shading correction circuit 6 is operated as a G conversion circuit, and the LOG/inverse LOG conversion circuit 33 is operated as an inverse LOG conversion circuit. Next, the operation will be explained. Black reference data B8 is stored in the line memory 13 in the same manner as in the prior art. This is used as a reference value for dark correction. Next, similarly to the conventional method, the output of the image sensor 3 when the image 1 is a white reference plane is sent to the dark correction circuit 5 via the AD conversion circuit 4 shown in FIG. 4, that is, to the data input terminal 8 shown in FIG. Enter. Let this be white reference data W, and subtracter 1
1, the difference W, -B1 from the black reference data B stored in the line memory 13 is taken. This difference is LOG/reverse LO
The G conversion circuit 31 performs LOG conversion and log (WH-B
H) is obtained. This is sent to the shading correction circuit 6,
It is stored in the line memory 23. This is used as a reference value for shading correction. Let image 1 be the image to be read, and let the image data to the data input terminal 8 when read by the image sensor 3 with the light source 2 turned on be V. Then, the subtracter 1
1, the difference V, -B, between ■ and the black reference data B is taken, dark correction is performed, and further LOG conversion is performed in the inverse LOG conversion circuit 31, and log (VH-BH
). In the shading correction circuit 6, the input log
The difference between (V; -B*) and log (WH-B;) stored in the line memory 23 is taken. l
og (VH-BH) -1og (WHB; ) The above result obtained by the subtracter 32 is subjected to inverse LOG conversion in the LOG/inverse LOG conversion circuit 33, and becomes V, -B. W, -B. becomes. As a result, shading-corrected image data similar to the conventional one can be obtained. Note that when the inverter 35 receives a select signal from the select signal input terminal 34 that causes the LOG/inverse LOG conversion circuit 31 to function as an inverse LOG conversion circuit, the inverter 35 uses that signal to cause the LOG/inverse LOG conversion circuit 33 to function as an inverse LOG conversion circuit. It is inserted to create a select signal that works as a select signal. Dark correction circuit 5 and shading correction surface ll of the present invention
Since the hardware configuration is the same as ll6, the same semiconductor integrated circuit can be used, which requires less effort and costs less than creating a different circuit as in the past.

【発明の効果】【Effect of the invention】

以上述べた如く、本発明の画像信号補正用半導体集積回
路によれば、次のような効果を奏する。 ■ 画像信号補正用半導体集積回路であるダーク補正回
路もシェーディング補正回路も、ハード的な構成を全く
同しにしたので、製作の手間が少なくなると共に、コス
トを安くすることが出来る。 ■ 画像信号補正用半導体集積回路には、除算器を含ん
でいないので、トランジスタの数が少なくなる。
As described above, the semiconductor integrated circuit for image signal correction of the present invention provides the following effects. (2) Since the dark correction circuit and the shading correction circuit, which are semiconductor integrated circuits for image signal correction, have exactly the same hardware configuration, manufacturing time and effort can be reduced and costs can be reduced. (2) The semiconductor integrated circuit for image signal correction does not include a divider, so the number of transistors is reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図・・・本発明の画像信号補正用半導体集積回路第
2図・・・LOG変換を示す図 第3図・・・逆LOG変換を示す同 第4回・・・画像読取装置 第5図・・・従来の画像信号補正用半導体集積回路第6
図・・・ダーク補正を説明する同 図において、】は画像、2は光源、3はイメージセンサ
、4はAD変換回路、5はダーク補正回路、6はシェー
ディング補正回路、7は出力端子、8はデータ入力端子
、9はクロック入力端子、10はDフリップフコツブ、
11は減算器、12はDフリップフロップ、13!、t
ラインメモリ、14はタイミングコントローラ、15は
スタート信号線、1Gは書き込み指令信号線、17はア
ドレス信号線、18はライトイネーブル信号線、】9は
出力データイネーブル信号線、20はDフリップフコツ
ブ、21は除算器、22はDフリップフロップ、23は
ラインメモリ、24はタイミングコントローラ、25は
スタート信号線、26は書き込み指令信号線、27はア
ドレス信号線、28はライトイネーブル信号線、29は
出力データイネーブル信号線、31はLOG・逆LOG
変換回路、32は減算器、33はLOG・逆LOG変換
回路、34はセレクト信号入力端子、35はインバータ
である。 特許出願人   富士ゼロックス株式会社代理人弁理士
  本 庄 冨 雄 第4図 →ライ/方向位置 (イ) 第6 一中ライ/方向位置 (ロ) 図
Fig. 1... Semiconductor integrated circuit for image signal correction of the present invention Fig. 2... Diagram showing LOG conversion Fig. 3... Fig. 4 showing inverse LOG conversion... Image reading device No. 5 Figure: Conventional semiconductor integrated circuit for image signal correction No. 6
Figure... In the figure explaining dark correction, ] is an image, 2 is a light source, 3 is an image sensor, 4 is an AD conversion circuit, 5 is a dark correction circuit, 6 is a shading correction circuit, 7 is an output terminal, 8 is a data input terminal, 9 is a clock input terminal, 10 is a D flip tab,
11 is a subtracter, 12 is a D flip-flop, 13! ,t
Line memory, 14 is a timing controller, 15 is a start signal line, 1G is a write command signal line, 17 is an address signal line, 18 is a write enable signal line, ]9 is an output data enable signal line, 20 is a D flip hook tab, 21 is a divider, 22 is a D flip-flop, 23 is a line memory, 24 is a timing controller, 25 is a start signal line, 26 is a write command signal line, 27 is an address signal line, 28 is a write enable signal line, 29 is an output Data enable signal line, 31 is LOG/reverse LOG
32 is a subtracter, 33 is a LOG/inverse LOG conversion circuit, 34 is a select signal input terminal, and 35 is an inverter. Patent Applicant Fuji Xerox Co., Ltd. Representative Patent Attorney Tomio Honjo Figure 4 → Lie/Direction Position (A) No. 6 First Lie/Direction Position (B) Figure

Claims (1)

【特許請求の範囲】[Claims] 補正の基準値を記憶するラインメモリと、入力データよ
り該基準値を減ずる減算器と、該減算器の出力をセレク
ト信号の指示によりLOG変換または逆LOG変換する
LOG・逆LOG変換回路とを具えたことを特徴とする
画像信号補正用半導体集積回路。
It includes a line memory that stores a reference value for correction, a subtracter that subtracts the reference value from input data, and an LOG/inverse LOG conversion circuit that converts the output of the subtracter into LOG or inverse LOG according to the instruction of a select signal. A semiconductor integrated circuit for image signal correction, characterized in that:
JP2309535A 1990-11-15 1990-11-15 Semiconductor integrated circuit for image signal correction Expired - Lifetime JPH0722331B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2309535A JPH0722331B2 (en) 1990-11-15 1990-11-15 Semiconductor integrated circuit for image signal correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2309535A JPH0722331B2 (en) 1990-11-15 1990-11-15 Semiconductor integrated circuit for image signal correction

Publications (2)

Publication Number Publication Date
JPH04180465A true JPH04180465A (en) 1992-06-26
JPH0722331B2 JPH0722331B2 (en) 1995-03-08

Family

ID=17994188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2309535A Expired - Lifetime JPH0722331B2 (en) 1990-11-15 1990-11-15 Semiconductor integrated circuit for image signal correction

Country Status (1)

Country Link
JP (1) JPH0722331B2 (en)

Also Published As

Publication number Publication date
JPH0722331B2 (en) 1995-03-08

Similar Documents

Publication Publication Date Title
US6900837B2 (en) Image sensor and pixel reading method used this image sensor
CA1106490A (en) Television camera
US5457547A (en) Original image reading apparatus
JPH04180465A (en) Semiconductor integrated circuit for picture signal correction
US5262631A (en) Color image reading apparatus
JPH05122542A (en) Image processing device
JPS62252265A (en) Inproved picture processor concerning data selecting table
JPH0380668A (en) High quality of image scanner
JPS62252268A (en) Picture processor to expand reduce process original picture
JPS59161177A (en) Shading correcting device of picture input device
JPH04348665A (en) Picture signal processing system and equipment
JPH03289763A (en) Original reader
JPH02288548A (en) Original reader
JPS6359264A (en) Image input device
JPH0420171A (en) Picture reading device
JPS62169278A (en) Picture processor
JPH05199404A (en) Variable enlargement processing method for image reader
JPH0425889A (en) Image display circuit
JP2000307798A (en) Image sensor driving device and image reading device
JPH01115267A (en) Image reader
JPH04195264A (en) Image reader
JPH0364261A (en) Image processing device
JPS63286058A (en) Color picture reader
JPS62230263A (en) Picture signal processing circuit
JPS62221274A (en) Image processor capable of enlargement/reduction