JPH0722331B2 - 画像信号補正用半導体集積回路 - Google Patents
画像信号補正用半導体集積回路Info
- Publication number
- JPH0722331B2 JPH0722331B2 JP2309535A JP30953590A JPH0722331B2 JP H0722331 B2 JPH0722331 B2 JP H0722331B2 JP 2309535 A JP2309535 A JP 2309535A JP 30953590 A JP30953590 A JP 30953590A JP H0722331 B2 JPH0722331 B2 JP H0722331B2
- Authority
- JP
- Japan
- Prior art keywords
- log
- circuit
- image
- correction
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012937 correction Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 37
- 230000015654 memory Effects 0.000 claims description 16
- 238000003705 background correction Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
Description
本発明は、画像信号をダーク補正したりシェーディング
補正したりする画像信号補正用半導体集積回路に関する
ものである。
補正したりする画像信号補正用半導体集積回路に関する
ものである。
原稿の画像をイメージセンサで読み取った場合、イメー
ジセンサ出力を、ダーク補正およびシェーディング補正
といった補正を施して、画像信号出力とすることが行わ
れている。 第４図は、そのような画像読取装置を示す。第４図にお
いて、１は画像、２は光源、３はイメージセンサ、４は
AD変換回路、５はダーク補正回路、６はシェーディング
補正回路、７は出力端子である。ダーク補正回路５やシ
ェーディング補正回路６は、半導体集積回路として構成
されている。 イメージセンサ３は、光源２で照らされた画像１の反射
光を受けることにより画像を読み取り、その出力はAD変
換回路４でディジタル量に変換される。ついでダーク補
正回路５およびシェーディング補正回路６でそれぞれ補
正された後、出力端子７より画像信号として出力され
る。 第５図に、従来の画像信号補正用半導体集積回路を示
す。符号は第４図のものに対応し、８はデータ入力端
子、９はクロック入力端子、10はＤフリップフロップ、
11は減算器、12はＤフリップフロップ、13はラインメモ
リ、14はタイミングコントローラ、15はスタート信号
線、16は書き込み指令信号線、17はアドレス信号線、18
はライトイネーブル信号線、19は出力データイネーブル
信号線、20はＤフリップフロップ、21は除算器、22はＤ
フリップフロップ、23はラインメモリ、24はタイミング
コントローラ、25はスタート信号線、26は書き込み指令
信号線、27はアドレス信号線、28はライトイネーブル信
号線、29は出力データイネーブル信号線である。 Ｄフリップフロップ10,12,20,22は、データを次段へ送
るのに、クロックに同期させるために設けられている。
ラインメモリ13,23は、画像の１ライン（行）分のデー
タを記憶させるためのメモリであり、RAM（ランダム・
アクセス・メモリ）が用いられる。タイミングコントロ
ーラ14,24は、それぞれの補正回路の動作のタイミング
を取るためのものである。なお、ADはアドレス,WEはラ
イトイネーブル,DEはデータイネーブルを意味してい
る。 次に回路の動作を説明する。補正に先立ち、次のような
準備がなされる。 まず、第４図の画像１を黒基準面とし、光源２をオフに
する。この時のイメージセンサ３の出力を、AD変換回路
４を経て第５図のデータ入力端子８に入力する。それ
を、黒基準データBiとしてラインメモリ13に書き込まれ
る。書き込みは、タイミングコントローラ14からのAD信
号,WE信号に従って行われる。これが、ダーク補正の基
準値として用いられる。 第６図は、ダーク補正を説明する図であり、横軸はライ
ン方向位置（イメージセンサ３の長手方向）を表し、縦
軸はイメージセンサ３の出力を表している。第６図
（イ）は、黒基準データBiを示している。黒基準面を読
み取った時のイメージセンサ３の出力は、理想的にはゼ
ロであるが、実際にはゼロではなく、図示するように幾
らかの出力が出ている。これは、いわばオフセット分で
ある。 次に、画像１を白基準面とし、光源２をオンにする。こ
の時のイメージセンサ３の出力を、AD変換回路４を経
て、同じく第５図のデータ入力端子８に入力する。それ
を白基準データWiとし、減算器11にてラインメモリ13に
書き込まれている黒基準データBiとの差Wi−Biを取る。
この差をシェーディング補正回路６へ送り、ラインメモ
リ23に書き込む。これがシェーディング補正の基準値と
して用いられる。 画像１を、読み取ろうとしている画像にし、光源２をオ
ンにしてイメージセンサ３で読み取った時のデータ入力
端子８への画像データをViとする。すると、減算器11に
て、Viと黒基準データBiとの差Vi−Biが取られる。この
差をとることが、ダーク補正であり、第６図（ロ）で言
えば、Viからオフセット分である黒基準データBiを差し
引く補正である。 ダーク補正された画像データVi−Biは、シェーディング
補正回路６の除算器21にて、ラインメモリ23に格納され
ているWi−Biで除算される。その結果得られた が、シェーディング補正された画像データである。これ
が出力端子７より出力される。
ジセンサ出力を、ダーク補正およびシェーディング補正
といった補正を施して、画像信号出力とすることが行わ
れている。 第４図は、そのような画像読取装置を示す。第４図にお
いて、１は画像、２は光源、３はイメージセンサ、４は
AD変換回路、５はダーク補正回路、６はシェーディング
補正回路、７は出力端子である。ダーク補正回路５やシ
ェーディング補正回路６は、半導体集積回路として構成
されている。 イメージセンサ３は、光源２で照らされた画像１の反射
光を受けることにより画像を読み取り、その出力はAD変
換回路４でディジタル量に変換される。ついでダーク補
正回路５およびシェーディング補正回路６でそれぞれ補
正された後、出力端子７より画像信号として出力され
る。 第５図に、従来の画像信号補正用半導体集積回路を示
す。符号は第４図のものに対応し、８はデータ入力端
子、９はクロック入力端子、10はＤフリップフロップ、
11は減算器、12はＤフリップフロップ、13はラインメモ
リ、14はタイミングコントローラ、15はスタート信号
線、16は書き込み指令信号線、17はアドレス信号線、18
はライトイネーブル信号線、19は出力データイネーブル
信号線、20はＤフリップフロップ、21は除算器、22はＤ
フリップフロップ、23はラインメモリ、24はタイミング
コントローラ、25はスタート信号線、26は書き込み指令
信号線、27はアドレス信号線、28はライトイネーブル信
号線、29は出力データイネーブル信号線である。 Ｄフリップフロップ10,12,20,22は、データを次段へ送
るのに、クロックに同期させるために設けられている。
ラインメモリ13,23は、画像の１ライン（行）分のデー
タを記憶させるためのメモリであり、RAM（ランダム・
アクセス・メモリ）が用いられる。タイミングコントロ
ーラ14,24は、それぞれの補正回路の動作のタイミング
を取るためのものである。なお、ADはアドレス,WEはラ
イトイネーブル,DEはデータイネーブルを意味してい
る。 次に回路の動作を説明する。補正に先立ち、次のような
準備がなされる。 まず、第４図の画像１を黒基準面とし、光源２をオフに
する。この時のイメージセンサ３の出力を、AD変換回路
４を経て第５図のデータ入力端子８に入力する。それ
を、黒基準データBiとしてラインメモリ13に書き込まれ
る。書き込みは、タイミングコントローラ14からのAD信
号,WE信号に従って行われる。これが、ダーク補正の基
準値として用いられる。 第６図は、ダーク補正を説明する図であり、横軸はライ
ン方向位置（イメージセンサ３の長手方向）を表し、縦
軸はイメージセンサ３の出力を表している。第６図
（イ）は、黒基準データBiを示している。黒基準面を読
み取った時のイメージセンサ３の出力は、理想的にはゼ
ロであるが、実際にはゼロではなく、図示するように幾
らかの出力が出ている。これは、いわばオフセット分で
ある。 次に、画像１を白基準面とし、光源２をオンにする。こ
の時のイメージセンサ３の出力を、AD変換回路４を経
て、同じく第５図のデータ入力端子８に入力する。それ
を白基準データWiとし、減算器11にてラインメモリ13に
書き込まれている黒基準データBiとの差Wi−Biを取る。
この差をシェーディング補正回路６へ送り、ラインメモ
リ23に書き込む。これがシェーディング補正の基準値と
して用いられる。 画像１を、読み取ろうとしている画像にし、光源２をオ
ンにしてイメージセンサ３で読み取った時のデータ入力
端子８への画像データをViとする。すると、減算器11に
て、Viと黒基準データBiとの差Vi−Biが取られる。この
差をとることが、ダーク補正であり、第６図（ロ）で言
えば、Viからオフセット分である黒基準データBiを差し
引く補正である。 ダーク補正された画像データVi−Biは、シェーディング
補正回路６の除算器21にて、ラインメモリ23に格納され
ているWi−Biで除算される。その結果得られた が、シェーディング補正された画像データである。これ
が出力端子７より出力される。
しかしながら、前記した従来の画像信号補正用半導体集
積回路には、次のような問題点があった。 第１の問題点は、ダーク補正回路とシェーディング補正
回路との構成が異なるので、それぞれ別々に製作しなけ
ればならず、手間が面倒であると共にコスト高になると
いう点である。 第２の問題点は、シェーディング補正回路には除算器を
含んでいなければならないが、除算器を構成するには多
数のトランジスタを必要とするという点である。 本発明は、以上のような問題点を解決することを課題と
するものである。
積回路には、次のような問題点があった。 第１の問題点は、ダーク補正回路とシェーディング補正
回路との構成が異なるので、それぞれ別々に製作しなけ
ればならず、手間が面倒であると共にコスト高になると
いう点である。 第２の問題点は、シェーディング補正回路には除算器を
含んでいなければならないが、除算器を構成するには多
数のトランジスタを必要とするという点である。 本発明は、以上のような問題点を解決することを課題と
するものである。
前記課題を解決するため、本発明の画像信号補正用半導
体集積回路では、補正の基準値を記憶するラインメモリ
と、入力データより該基準値を減ずる減算器と、該減算
器の出力をセレクト信号の指示によりLOG変換または逆L
OG変換するLOG・逆LOG変換回路とを具えたこととした。
体集積回路では、補正の基準値を記憶するラインメモリ
と、入力データより該基準値を減ずる減算器と、該減算
器の出力をセレクト信号の指示によりLOG変換または逆L
OG変換するLOG・逆LOG変換回路とを具えたこととした。
画像信号補正用半導体集積回路であるダーク補正回路も
シェーディング補正回路も、ハード的な構成は全く同じ
であるので、製作の手間を少なくすることが可能となる
と共に、コストを安くすることが可能となる。 また、その画像信号補正用半導体集積回路には、除算器
を含んでいないので、トランジスタの数が少なくなる。
シェーディング補正回路も、ハード的な構成は全く同じ
であるので、製作の手間を少なくすることが可能となる
と共に、コストを安くすることが可能となる。 また、その画像信号補正用半導体集積回路には、除算器
を含んでいないので、トランジスタの数が少なくなる。
以下、本発明の実施例を図面に基づいて詳細に説明す
る。 第１図に、本発明の画像信号補正用半導体集積回路を示
す。符号は第５図のものに対応し、31はLOG・逆LOG変換
回路、32は減算器、33はLOG・逆LOG変換回路、34はセレ
クト信号入力端子、35はインバータである。 LOG・逆LOG変換回路は、LOG変換回路として用いること
も出来るし、逆LOG変換回路として用いることも出来る
回路であり、その切り換えは、セレクト信号によって行
われる。 LOG変換回路は、入力をLOG値に変換する回路である。第
２図はLOG変換を示す図であり、横軸は入力，縦軸は出
力を示す。例えば、「７」が入力された時には、「Log
7」が出力される。 逆LOG変換回路は、入力のLOG値をLOGのつかない値に変
換する回路である。第３図は逆LOG変換を示す図であ
り、横軸は入力，縦軸は出力を示す。例えば、「Log7」
が入力された時には、「７」が出力される。 本発明では、ダーク補正回路５とシェーディング補正回
路６とのハード的な構成は全く同じである。ただ、ダー
ク補正回路５ではLOG・逆LOG変換回路31をLOG変換回路
として働かせ、シェーディング補正回路６ではLOG・逆L
OG変換回路33を逆LOG変換回路として働かせている点が
異なるのみである。 次に動作を説明する。ラインメモリ13には従来と同様に
して、黒基準データBiが格納される。これが、ダーク補
正の基準値として用いられる。 次に、やはり従来と同様にして画像１が白基準面の時の
イメージセンサ３の出力を、第４図のAD変換回路４を経
てダーク補正回路５に、即ち第１図のデータ入力端子８
に入力する。それを白基準データWiとし、減算器11にて
ラインメモリ13に格納されている黒基準データBiとの差
Wi−Biを取る。この差をLOG・逆LOG変換回路31にてLOG
変換し、log（Wi−Bi）を得る。これをシェーディング
補正回路６へ送り、ラインメモリ23に格納する。これが
シェーディング補正の基準値として用いられる。 画像１を、読み取ろうとしている画像にし、光源２をオ
ンにしてイメージセンサ３で読み取った時のデータ入力
端子８への画像データをViとする。すると、減算器11に
て、Viと黒基準データBiとの差Vi−Biが取られてダーク
補正がなされ、更にLOG・逆LOG変換回路31でLOG変換さ
れて、log（Vi−Bi）とされる。 シェーディング補正回路６では、入力されて来たlog（V
i−Bi）と、ラインメモリ23に格納されているlog（Wi−
Bi）との差が取られる。log（Vi−Bi）−log（Wi−Bi）
は即ち、 である。 減算器32で得られた上記結果は、LOG・逆LOG変換回路33
で逆LOG変換され、 となる。これにより、従来と同様のシェーディング補正
された画像データが得られたことになる。 なお、インバータ35は、セレクト信号入力端子34からLO
G・逆LOG変換回路31をLOG変換回路として働かせるセレ
クト信号を入力した時、その信号を利用してLOG・逆LOG
変換回路33を逆LOG変換回路として働かせるセレクト信
号を作るために挿入されている。 本発明のダーク補正回路５とシェーディング補正回路６
とは、ハード的な構成は同一であるので、同じ半導体集
積回路で間に合うことになり、従来のような異なった回
路を作るのに比べれば、手間も少なくコストも安くな
る。
る。 第１図に、本発明の画像信号補正用半導体集積回路を示
す。符号は第５図のものに対応し、31はLOG・逆LOG変換
回路、32は減算器、33はLOG・逆LOG変換回路、34はセレ
クト信号入力端子、35はインバータである。 LOG・逆LOG変換回路は、LOG変換回路として用いること
も出来るし、逆LOG変換回路として用いることも出来る
回路であり、その切り換えは、セレクト信号によって行
われる。 LOG変換回路は、入力をLOG値に変換する回路である。第
２図はLOG変換を示す図であり、横軸は入力，縦軸は出
力を示す。例えば、「７」が入力された時には、「Log
7」が出力される。 逆LOG変換回路は、入力のLOG値をLOGのつかない値に変
換する回路である。第３図は逆LOG変換を示す図であ
り、横軸は入力，縦軸は出力を示す。例えば、「Log7」
が入力された時には、「７」が出力される。 本発明では、ダーク補正回路５とシェーディング補正回
路６とのハード的な構成は全く同じである。ただ、ダー
ク補正回路５ではLOG・逆LOG変換回路31をLOG変換回路
として働かせ、シェーディング補正回路６ではLOG・逆L
OG変換回路33を逆LOG変換回路として働かせている点が
異なるのみである。 次に動作を説明する。ラインメモリ13には従来と同様に
して、黒基準データBiが格納される。これが、ダーク補
正の基準値として用いられる。 次に、やはり従来と同様にして画像１が白基準面の時の
イメージセンサ３の出力を、第４図のAD変換回路４を経
てダーク補正回路５に、即ち第１図のデータ入力端子８
に入力する。それを白基準データWiとし、減算器11にて
ラインメモリ13に格納されている黒基準データBiとの差
Wi−Biを取る。この差をLOG・逆LOG変換回路31にてLOG
変換し、log（Wi−Bi）を得る。これをシェーディング
補正回路６へ送り、ラインメモリ23に格納する。これが
シェーディング補正の基準値として用いられる。 画像１を、読み取ろうとしている画像にし、光源２をオ
ンにしてイメージセンサ３で読み取った時のデータ入力
端子８への画像データをViとする。すると、減算器11に
て、Viと黒基準データBiとの差Vi−Biが取られてダーク
補正がなされ、更にLOG・逆LOG変換回路31でLOG変換さ
れて、log（Vi−Bi）とされる。 シェーディング補正回路６では、入力されて来たlog（V
i−Bi）と、ラインメモリ23に格納されているlog（Wi−
Bi）との差が取られる。log（Vi−Bi）−log（Wi−Bi）
は即ち、 である。 減算器32で得られた上記結果は、LOG・逆LOG変換回路33
で逆LOG変換され、 となる。これにより、従来と同様のシェーディング補正
された画像データが得られたことになる。 なお、インバータ35は、セレクト信号入力端子34からLO
G・逆LOG変換回路31をLOG変換回路として働かせるセレ
クト信号を入力した時、その信号を利用してLOG・逆LOG
変換回路33を逆LOG変換回路として働かせるセレクト信
号を作るために挿入されている。 本発明のダーク補正回路５とシェーディング補正回路６
とは、ハード的な構成は同一であるので、同じ半導体集
積回路で間に合うことになり、従来のような異なった回
路を作るのに比べれば、手間も少なくコストも安くな
る。
以上述べた如く、本発明の画像信号補正用半導体集積回
路によれば、次のような効果を奏する。 画像信号補正用半導体集積回路であるダーク補正回
路もシェーディング補正回路も、ハード的な構成を全く
同じにしたので、製作の手間が少なくなると共に、コス
トを安くすることが出来る。 画像信号補正用半導体集積回路には、除算器を含ん
でいないので、トランジスタの数が少なくなる。
路によれば、次のような効果を奏する。 画像信号補正用半導体集積回路であるダーク補正回
路もシェーディング補正回路も、ハード的な構成を全く
同じにしたので、製作の手間が少なくなると共に、コス
トを安くすることが出来る。 画像信号補正用半導体集積回路には、除算器を含ん
でいないので、トランジスタの数が少なくなる。
第１図…本発明の画像信号補正用半導体集積回路 第２図…LOG変換を示す図 第３図…逆LOG変換を示す図 第４図…画像読取装置 第５図…従来の画像信号補正用半導体集積回路 第６図…ダーク補正を説明する図 図において、１は画像、２は光源、３はイメージセン
サ、４はAD変換回路、５はダーク補正回路、６はシェー
ディング補正回路、７は出力端子、８はデータ入力端
子、９はクロック入力端子、10はＤフリップフロップ、
11は減算器、12はＤフリップフロップ、13はラインメモ
リ、14はタイミングコントローラ、15はスタート信号
線、16は書き込み指令信号線、17はアドレス信号線、18
はライトイネーブル信号線、19は出力データイネーブル
信号線、20はＤフリップフロップ、21は除算器、22はＤ
フリップフロップ、23はラインメモリ、24はタイミング
コントローラ、25はスタート信号線、26は書き込み指令
信号線、27はアドレス信号線、28はライトイネーブル信
号線、29は出力データイネーブル信号線、31はLOG・逆L
OG変換回路、32は減算器、33はLOG・逆LOG変換回路、34
はセレクト信号入力端子、35はインバータである。
サ、４はAD変換回路、５はダーク補正回路、６はシェー
ディング補正回路、７は出力端子、８はデータ入力端
子、９はクロック入力端子、10はＤフリップフロップ、
11は減算器、12はＤフリップフロップ、13はラインメモ
リ、14はタイミングコントローラ、15はスタート信号
線、16は書き込み指令信号線、17はアドレス信号線、18
はライトイネーブル信号線、19は出力データイネーブル
信号線、20はＤフリップフロップ、21は除算器、22はＤ
フリップフロップ、23はラインメモリ、24はタイミング
コントローラ、25はスタート信号線、26は書き込み指令
信号線、27はアドレス信号線、28はライトイネーブル信
号線、29は出力データイネーブル信号線、31はLOG・逆L
OG変換回路、32は減算器、33はLOG・逆LOG変換回路、34
はセレクト信号入力端子、35はインバータである。
Claims (1)
- 【請求項１】補正の基準値を記憶するラインメモリと、
入力データより該基準値を減ずる減算器と、該減算器の
出力をセレクト信号の指示によりLOG変換または逆LOG変
換するLOG・逆LOG変換回路とを具えたことを特徴とする
画像信号補正用半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2309535A JPH0722331B2 (ja) | 1990-11-15 | 1990-11-15 | 画像信号補正用半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2309535A JPH0722331B2 (ja) | 1990-11-15 | 1990-11-15 | 画像信号補正用半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04180465A JPH04180465A (ja) | 1992-06-26 |
| JPH0722331B2 true JPH0722331B2 (ja) | 1995-03-08 |
Family
ID=17994188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2309535A Expired - Lifetime JPH0722331B2 (ja) | 1990-11-15 | 1990-11-15 | 画像信号補正用半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722331B2 (ja) |
-
1990
- 1990-11-15 JP JP2309535A patent/JPH0722331B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04180465A (ja) | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900837B2 (en) | Image sensor and pixel reading method used this image sensor | |
| US5457547A (en) | Original image reading apparatus | |
| JPH0722331B2 (ja) | 画像信号補正用半導体集積回路 | |
| JPH05122542A (ja) | 画像処理装置 | |
| JPH06121162A (ja) | シェーディング補正方法および白色基準部材の欠陥位置特定方法 | |
| JP3410119B2 (ja) | 画像処理装置 | |
| JP2673995B2 (ja) | 画像信号処理装置 | |
| JP2938107B2 (ja) | パターン認識装置 | |
| JPH05268479A (ja) | 画像読取り装置における画像処理方法及び画像読取り装置 | |
| JP2744292B2 (ja) | 画像処理装置 | |
| JPS6359264A (ja) | 画像入力装置 | |
| JPH0377474A (ja) | 画像入力装置 | |
| JP2726053B2 (ja) | 画像読取り装置 | |
| JPH05199404A (ja) | 画像読取り装置における拡大変倍処理方法 | |
| JPS62252265A (ja) | デ−タ選択テ−ブルについて改良した画像処理装置 | |
| JPS63132562A (ja) | イメ−ジセンサの信号処理方式 | |
| JPH01115267A (ja) | 画像読取装置 | |
| JP2002232729A (ja) | カラー画像処理回路 | |
| JPH0385966A (ja) | 原稿読取装置の画信号補正方法 | |
| JPH02288548A (ja) | 原稿読取装置 | |
| JPH04185062A (ja) | 原稿読取装置 | |
| JPH06105146A (ja) | 画像読取装置 | |
| JPS62221270A (ja) | 拡大・縮小可能な画像処理装置 | |
| JPH01304947A (ja) | 画信号変換装置 | |
| KR19990014138A (ko) | 이미지데이터 메모리에 연관된 복수의 판독/기록 액세스를 구비하는 이미지판독장치 및 방법 |