JPH0722425A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0722425A
JPH0722425A JP5164911A JP16491193A JPH0722425A JP H0722425 A JPH0722425 A JP H0722425A JP 5164911 A JP5164911 A JP 5164911A JP 16491193 A JP16491193 A JP 16491193A JP H0722425 A JPH0722425 A JP H0722425A
Authority
JP
Japan
Prior art keywords
mask
plating
metal film
base metal
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5164911A
Other languages
English (en)
Inventor
Sumiaki Maruyama
純章 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP5164911A priority Critical patent/JPH0722425A/ja
Publication of JPH0722425A publication Critical patent/JPH0722425A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【目的】高価な設備を必要とするフォトリソグラフィを
用いないでバンプ電極を形成する。 【構成】反覆使用できるゴム製マスクを半導体基板の下
地金属膜に密接させ、マスクに埋め込まれた陰極配線に
より下地金属膜を電源に接続してマスクの開口部を通じ
て下地金属膜上にバンプ電極を形成する。各バンプ電極
の下地金属膜を切離しておき、陰極配線をその下地金属
膜にそれぞれ接触させれば、めっき電流の個別制御によ
って異なる高さのバンプ電極を同時に形成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップへの接続
のためにバンプ電極を用いる半導体装置の製造方法に関
する。
【0002】
【従来の技術】半導体チップを実装するためのワイヤレ
スボンディング方式の一つとして、半導体チップ上にバ
ンプ電極を形成しておき、基板導体部に位置合わせして
融着する方法がとられている。このようなバンプ電極の
形成のために従来はチップ表面にスパッタ法で下地金属
としてのTi膜とCuあるいはPd膜とを積層し、フォトリソ
グラフィによりパターニングしてバンプ電極の基盤とな
る下地金属膜を残す。次にその上に再びフォトリソグラ
フィによりレジスト膜をパターニングしてめっきマスク
をし、そのマスクを用いる電気めっきによりはんだある
いは金などでバンプを成長させ、そのあとエッチングに
よりめっき電極をして用いたバンプ間の金属膜を除去し
てバンプ電極を形成していた。
【0003】
【発明が解決しようとする課題】上記のような従来のバ
ンプ電極形成方法では、めっきマスクをフォトリソグラ
フィによって半導体基体上に形成していた。そのため、
均一なフォトレジスト膜を形成するためのスピンコー
タ、レジストに露光するためのアライナ、露光後の現像
のためのデベロッパの設備が必要で、設備投資額が無視
できない。その上、めっきにより形成されるバンプ電極
は、一様な高さをもつため、半導体チップを多層配線な
どで段差のある基板上に実装することが困難であった。
【0004】本発明の目的は、以上の問題を解決し、高
価な設備なしにバンプ電極を形成し、さらに同一半導体
基体上に異なる高さのバンプ電極を形成して段差のある
基板上に実装する半導体装置の製造方法を提供すること
にある。
【0005】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は、所定の領域に
開口部を備え、一端が一面上に露出する導体が埋設され
た絶縁性のめっきマスクの前記一面を半導体基体の一面
上の下地金属膜に密接させ、前記導体をその他端に電源
に接続して陰極配線とし、電気めっきによりバンプ電極
をマスク開口部に対向する半導体基体の一面上の下地金
属膜に形成する工程を有するものとする。めっきマスク
がゴムよりなることが有効である。また、めっきマスク
の反半導体基体側に、マスク開口部に連通する貫通孔を
有し、少なくともマスク側の表面が絶縁性である支持板
を密接させることがよい。めっきマスクに埋設された導
体をそれぞれ異なるマスク開口部に近接して露出させ、
半導体基体の一面のマスク開口部に対向させる領域およ
びその付近上に互いに切り離された下地金属膜を形成
し、各開口部に近接して露出する導体に流れるめっき電
流をそれぞれ別個に制御する方法も考えられる。
【0006】
【作用】ゴムなどを材料とする絶縁性のめっきマスクを
用い、埋設された陰極配線となる導体の一端を半導体基
体の一面上の下地金属膜に接触させれば、マスク開口部
に電気めっきによりバンプ電極を形成でき、めっきマス
クは反覆使用できるので、その都度半導体基体上にフォ
トリソグラフィを用いてマスクを形成する必要がなくな
る。そのめっきマスクの背面にマスク開口部に連通する
貫通孔の明いた支持板を用いれば、めっきマスクを半導
体基体面に密着させることが容易になる。また、各開口
部ごとに陰極配線の導体を付属させ、めっき電流を個々
に制御すれば、同一半導体基体の表面の互いに切り離さ
れた下地金属膜上のバンプ電極の高さを、一つまたは複
数ごとに変えることができ、段差のある基板上に実装す
ることも可能になる。
【0007】
【実施例】以下、図を引用して本発明の実施例について
述べる。図1は、本発明の一実施例のバンプ電極形成方
法を示し、シリコンウエーハ1が図2(a) 、(b) に示す
めっきマスク2およびその開口部に連通する穴8の明い
ためっきマスク支持板3と共にめっき装置の枠体4の中
に嵌められている。めっきマスク2はゴム製で、めっき
マスク支持板3の上に貼りつけられている。そして、め
っきマスクとめっきマスク支持板3を貫通して陰極配線
となるAuあるいはPtなどの金属線5が埋め込まれてお
り、その金属線の一端がマスク2の表面に露出し、シリ
コンウエーハ1の表面にスパッタされたTi、Cuあるいは
Ti、Pdなどの積層からなる下地金属膜に接触する。めっ
きマスク支持板3は、塩化ビニール板あるいは表面を絶
縁処理した金属板でつくられ、めっきマスクをウエーハ
1の表面に密着させるのに役立ち、その裏面に露出する
金属線5の他端が、枠体4裏側の陰極電極6に接触す
る。この状態でめっき液浴中を循環するめっき液7にマ
スク2および支持板3の開口部8を通してシリコンウエ
ーハ1の下地金属膜を接触させることにより、シリコン
ウエーハ1の所定の領域にバンプ電極を形成することが
できる。
【0008】図3は本発明の他の実施例のめっきマスク
を示している。この場合は、陰極配線5の一端51は各開
口部8の近傍でそれぞれめっきマスク2の表面に露出
し、他端52は裏側のマスク支持板3の周辺に1個のみ、
あるいは数個まとまって露出している。このマスクを使
用する際には、下地金属膜をスパッタ時にマスクを用い
ることなどで各バンプごとに切離しておけば、配線5を
通じて流すめっき電流を制御することで、バンプ電極の
高さを調節することができる。これにより、段差の大き
な基板面や凹凸の大きな基板面の上に半導体チップを実
装するときに、面の低い個所に高いバンプ電極、面の高
い個所に低いバンプ電極を形成しておけば、支障なく実
装することができる。
【0009】
【発明の効果】本発明によれば、反覆使用可能なマスク
を用いて電気めっきを行うことによりフォトリソグラフ
ィを適用する必要がなくなるため、スピンコータ、アラ
イナ、デベロッパなどのフォトリソグラフィ用設備が不
要となり、またバンプ電極形成工程が短縮できた。さら
に、バンプ電極を形成する半導体基体面上の下地電極膜
をバンプ電極ごとに切離し、めっきマスクの表面に露出
して下地金属膜と接触する陰極配線をマスクの各開口部
に近接させておけば、同一半導体基体上に異なる高さの
バンプ電極を同時に形成でき、段差のある基板上への実
装が可能になった。
【図面の簡単な説明】
【図1】本発明の一実施例のバンプ電極形成工程を示す
断面図
【図2】図1の工程に用いるめっきマスクを示し、(a)
が平面図、(b) が側面図
【図3】本発明の別の実施例に用いるめっきマスクの平
面図
【符号の説明】
1 シリコンウエーハ 2 めっきマスク 3 めっきマスク支持板 5 金属線 6 陰極電極 7 めっき液 8 開口部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】所定の領域に開口部を備え、一端が一面上
    に露出する導体が埋設された絶縁性のめっきマスクの前
    記一面を半導体基体の一面上の下地金属膜に密接させ、
    前記導体をその他端に電源を接続して陰極配線とし、電
    気めっきによりバンプ電極をマスクの開口部に対向する
    半導体基体の一面上の下地金属膜上に形成する工程を有
    することを特徴とする半導体装置の製造方法。
  2. 【請求項2】めっきマスクがゴムよりなる請求項1記載
    の半導体装置の製造方法。
  3. 【請求項3】めっきマスクの反半導体基板側に、マスク
    開口部に連通する貫通孔を有する、少なくともマスク側
    の表面が絶縁性である支持板を密接させる請求項1ある
    いは2記載の半導体装置の製造方法。
  4. 【請求項4】めっきマスクの埋設された導体をそれぞれ
    異なるマスク開口部に近接して露出させ、半導体基体の
    一面のマスク開口部に対向させる領域およびその付近上
    に互いに切り離された下地金属膜を形成し、各開口部に
    近接して露出する導体に流れるめっき電流をそれぞれ別
    個に制御する請求項1、2あるいは3記載の半導体装置
    の製造方法。
JP5164911A 1993-07-05 1993-07-05 半導体装置の製造方法 Pending JPH0722425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5164911A JPH0722425A (ja) 1993-07-05 1993-07-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5164911A JPH0722425A (ja) 1993-07-05 1993-07-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0722425A true JPH0722425A (ja) 1995-01-24

Family

ID=15802207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5164911A Pending JPH0722425A (ja) 1993-07-05 1993-07-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0722425A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475369B1 (en) 1997-04-04 2002-11-05 University Of Southern California Method for electrochemical fabrication
EP1349206A2 (en) 2002-03-29 2003-10-01 Dowa Mining Co., Ltd. Power module member manufactured by wet treatment, and wet treatment method and wet treatment equipment thereof
US6917005B2 (en) 2002-05-24 2005-07-12 Mitsumi Electric Co., Ltd. Key top and key top lighting device in an electronic apparatus
US9614266B2 (en) 2001-12-03 2017-04-04 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US9620834B2 (en) 2001-12-03 2017-04-11 Microfabrica Inc. Method for fabricating miniature structures or devices such as RF and microwave components
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
CN115101421A (zh) * 2022-06-08 2022-09-23 宁波芯健半导体有限公司 一种晶圆级芯片的封装方法
JP2023063249A (ja) * 2021-10-22 2023-05-09 ミカドテクノス株式会社 表面処理装置及び膜保護部材
JP2025018659A (ja) * 2023-07-27 2025-02-06 トヨタ自動車株式会社 マスキング材およびこれを用いた金属皮膜の成膜装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998331B2 (en) 1997-04-04 2011-08-16 University Of Southern California Method for electrochemical fabrication
US6572742B1 (en) 1997-04-04 2003-06-03 University Of Southern California Apparatus for electrochemical fabrication using a conformable mask
US6475369B1 (en) 1997-04-04 2002-11-05 University Of Southern California Method for electrochemical fabrication
US6790377B1 (en) 1997-04-04 2004-09-14 University Of Southern California Method for electrochemical fabrication
US9752247B2 (en) 1997-04-04 2017-09-05 University Of Southern California Multi-layer encapsulated structures
US8603316B2 (en) 1997-04-04 2013-12-10 University Of Southern California Method for electrochemical fabrication
US7351321B2 (en) 1997-04-04 2008-04-01 Microfabrica, Inc. Method for electrochemical fabrication
US8551315B2 (en) 1997-04-04 2013-10-08 University Of Southern California Method for electromechanical fabrication
US11145947B2 (en) 2001-12-03 2021-10-12 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US9614266B2 (en) 2001-12-03 2017-04-04 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US9620834B2 (en) 2001-12-03 2017-04-11 Microfabrica Inc. Method for fabricating miniature structures or devices such as RF and microwave components
US7387741B2 (en) 2002-03-29 2008-06-17 Dowa Mining Co., Ltd. Power module member manufactured by wet treatment, and wet treatment method and wet treatment equipment thereof
EP1349206A3 (en) * 2002-03-29 2005-10-19 Dowa Mining Co., Ltd. Power module member manufactured by wet treatment, and wet treatment method and wet treatment equipment thereof
EP1349206A2 (en) 2002-03-29 2003-10-01 Dowa Mining Co., Ltd. Power module member manufactured by wet treatment, and wet treatment method and wet treatment equipment thereof
US6917005B2 (en) 2002-05-24 2005-07-12 Mitsumi Electric Co., Ltd. Key top and key top lighting device in an electronic apparatus
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
US11211228B1 (en) 2003-05-07 2021-12-28 Microfabrica Inc. Neutral radical etching of dielectric sacrificial material from reentrant multi-layer metal structures
JP2023063249A (ja) * 2021-10-22 2023-05-09 ミカドテクノス株式会社 表面処理装置及び膜保護部材
CN115101421A (zh) * 2022-06-08 2022-09-23 宁波芯健半导体有限公司 一种晶圆级芯片的封装方法
JP2025018659A (ja) * 2023-07-27 2025-02-06 トヨタ自動車株式会社 マスキング材およびこれを用いた金属皮膜の成膜装置

Similar Documents

Publication Publication Date Title
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
JPH10125685A (ja) 突起電極およびその形成方法
JPH0364925A (ja) 集積回路チツプ実装構造及びその形成方法
EP0359775A1 (en) Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
KR100428825B1 (ko) 반도체 집적회로 및 그의 제조 방법
JP4368543B2 (ja) メッキ方法およびメッキ装置
JP2008502156A (ja) 接触抵抗が低減された半導体デバイス
US4139434A (en) Method of making circuitry with bump contacts
US4011144A (en) Methods of forming metallization patterns on beam lead semiconductor devices
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
JP2004047788A (ja) 半導体装置の製造方法および半導体製造装置
JPH07201922A (ja) 基板上へのハンダバンプの形成方法
JPH03198342A (ja) 半導体装置の製造方法
JP2002217226A (ja) はんだバンプ形成方法
JP2000021916A (ja) 半導体装置とその製造方法
JP2001332577A (ja) 半導体装置の製造方法
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JP3119352B2 (ja) 半導体装置のメッキ構造体形成方法
US6758958B1 (en) System and a method for plating of a conductive pattern
JPH0684832A (ja) 半導体チップ間の電気的接続方法
US7028399B2 (en) Wiring process
GB2244176A (en) Method and apparatus for forming a conductive pattern on an integrated circuit
JPH0350733A (ja) 半導体装置の製造方法
JPH02277242A (ja) 半導体装置の製造方法
JPH0497532A (ja) 半導体装置の製造方法