JPH02277242A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02277242A JPH02277242A JP1099517A JP9951789A JPH02277242A JP H02277242 A JPH02277242 A JP H02277242A JP 1099517 A JP1099517 A JP 1099517A JP 9951789 A JP9951789 A JP 9951789A JP H02277242 A JPH02277242 A JP H02277242A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- window
- forming
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に金属突起電
極を有する半導体装置の製造方法に関する。
極を有する半導体装置の製造方法に関する。
従来、めっきにより形成した金属突起電極を有する半導
体装置の製造方法は、下地配線形成終了後、めっきを行
う際の電流路となる金属膜を半導体基板表面全体に被覆
し、ホトレジスト膜を使用したりフトオフ法により前記
金属膜上の金属突起電極を形成する領域にめっきの際の
下地膜を形成し、下地膜部のみ露出させたホトレジスト
膜をマスクとしてめっきを行い、下地股上にのみ金属突
起電極を形成し、ホトレジスト膜を剥離した後、金属突
起電極をマスクとして不要となった金属膜をエツチング
除去し、その後保護膜を半導体基板表面全体に塗布し、
ホトレジスト膜をマスクとして金属突起電極部のボンデ
ィング領域のみエツチング除去していた。
体装置の製造方法は、下地配線形成終了後、めっきを行
う際の電流路となる金属膜を半導体基板表面全体に被覆
し、ホトレジスト膜を使用したりフトオフ法により前記
金属膜上の金属突起電極を形成する領域にめっきの際の
下地膜を形成し、下地膜部のみ露出させたホトレジスト
膜をマスクとしてめっきを行い、下地股上にのみ金属突
起電極を形成し、ホトレジスト膜を剥離した後、金属突
起電極をマスクとして不要となった金属膜をエツチング
除去し、その後保護膜を半導体基板表面全体に塗布し、
ホトレジスト膜をマスクとして金属突起電極部のボンデ
ィング領域のみエツチング除去していた。
上述した従来の金属突起電極を有する半導体装置の製造
方法は、金属突起電極形成後に保護膜を塗布し、金属突
起電極部のボンディング領域をエツチング法により開口
して最終保護膜を形成していたため、めっきよりポーラ
ス状に成長した金属突起電極の表層部に保護膜のエツチ
ング残渣が生じ、キャリアテープと半導体装置の密着強
度を著しく低下させる要因となる欠点があった。
方法は、金属突起電極形成後に保護膜を塗布し、金属突
起電極部のボンディング領域をエツチング法により開口
して最終保護膜を形成していたため、めっきよりポーラ
ス状に成長した金属突起電極の表層部に保護膜のエツチ
ング残渣が生じ、キャリアテープと半導体装置の密着強
度を著しく低下させる要因となる欠点があった。
本発明の半導体装置の製造方法は、半導体素子が形成さ
れている半導体基板に前記半導体素子に接続する配線を
形成する工程と、前記配線上でかつ金属突起電極を形成
する領域にめっき時の下地膜を形成する工程と、前記下
地膜を含む全表面に保護膜を形成する工程と、前記保護
膜を選択エッチして前記金属突起電極を形成する領域に
第１の窓をあけ前記下地膜を露出させる工程と、前記保
護膜を含む全表面に金属膜を形成する工程と、ホトレジ
スト膜を塗布し前記第１の窓内に該第１の窓より小さい
開口を有する第２の窓をあける工程と、前記ホトレジス
ト膜をマスクにして前記金属膜が前記下地膜の端部と接
続するように選択エッチして前記下地膜を露出させる工
程と、前記金属膜を陰極側の電流路として電解めっきを
行い前記第２の窓内の下地股上に金属突起電極を形成す
る工程と、前記ホトレジスト膜を除去して前記金属膜を
露出させる工程と、前記露出した金属膜をエツチング除
去する工程とを含んで構成される。
れている半導体基板に前記半導体素子に接続する配線を
形成する工程と、前記配線上でかつ金属突起電極を形成
する領域にめっき時の下地膜を形成する工程と、前記下
地膜を含む全表面に保護膜を形成する工程と、前記保護
膜を選択エッチして前記金属突起電極を形成する領域に
第１の窓をあけ前記下地膜を露出させる工程と、前記保
護膜を含む全表面に金属膜を形成する工程と、ホトレジ
スト膜を塗布し前記第１の窓内に該第１の窓より小さい
開口を有する第２の窓をあける工程と、前記ホトレジス
ト膜をマスクにして前記金属膜が前記下地膜の端部と接
続するように選択エッチして前記下地膜を露出させる工
程と、前記金属膜を陰極側の電流路として電解めっきを
行い前記第２の窓内の下地股上に金属突起電極を形成す
る工程と、前記ホトレジスト膜を除去して前記金属膜を
露出させる工程と、前記露出した金属膜をエツチング除
去する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示したように、シリコン基板１に
通常の方法で半導体素子（図示せず）を形成した後、表
面に膜厚的１μｍのシリコン酸化膜２を形成し、シリコ
ン酸化膜２の上にアルミニウム配線３を形成する。保護
膜としてシリコン窒化膜４を堆積し、アルミニウム配線
３上の全突起電極を形成する領域を開口する。この開口
部を含む領域にめっきの際の下地膜となるチタン−白金
膜５を形成する。このチタン−白金膜５はアルミニウム
配線３との密着強度を高めるためのチタン膜及び後工程
で形成される全突起電極の金とアルミニウム配線３のア
ルミニウムが反応することを防止する白金膜の二層構造
となっており、形成には選択エツチング法あるいはりフ
トオフ法等を用いる。
通常の方法で半導体素子（図示せず）を形成した後、表
面に膜厚的１μｍのシリコン酸化膜２を形成し、シリコ
ン酸化膜２の上にアルミニウム配線３を形成する。保護
膜としてシリコン窒化膜４を堆積し、アルミニウム配線
３上の全突起電極を形成する領域を開口する。この開口
部を含む領域にめっきの際の下地膜となるチタン−白金
膜５を形成する。このチタン−白金膜５はアルミニウム
配線３との密着強度を高めるためのチタン膜及び後工程
で形成される全突起電極の金とアルミニウム配線３のア
ルミニウムが反応することを防止する白金膜の二層構造
となっており、形成には選択エツチング法あるいはりフ
トオフ法等を用いる。
次に、第１図（ｂ）に示すように、基板表面全面に最終
保護膜として、例えばポリイミド樹脂６を約３μｍの厚
さに塗布する。第１のホトレジスト７を塗布し、パター
ニングする第１のホトレジストアをマスクにしてこのポ
リイミド樹脂６を選択的にエツチングし、全突起電極を
形成する領域に窓６ａを開口してチタン−白金ｐＡ５を
露出させる。
保護膜として、例えばポリイミド樹脂６を約３μｍの厚
さに塗布する。第１のホトレジスト７を塗布し、パター
ニングする第１のホトレジストアをマスクにしてこのポ
リイミド樹脂６を選択的にエツチングし、全突起電極を
形成する領域に窓６ａを開口してチタン−白金ｐＡ５を
露出させる。
次に、第１図（Ｃ）に示すように、第１のホトレジスト
７を剥離した後、ポリイミド樹脂６及び窓６ａ部の露出
されたチタン−白金Ｍ５を含む基板表面全面にスパッタ
法により金属ｐＡ８を被着する。ここでは、金属膜８に
は加工性の良いチタンを用いている。次に、第２のホト
レジスト膜を設け、パターニングして窓６ａより小さい
窓をあける。この第２のホトレジスト膜をマスクにして
金属Ｉ！！ ８のエツチングを行い、チタン−白金膜５
を露出させる。第２のホトレジストリの窓は第１のホト
レジストの窓６ａより小さいので金属膜８がチタン−白
金膜５と導通した状態となるため、基板上に形成された
複数のチタン−白金膜５は互いに等電位面となる。
７を剥離した後、ポリイミド樹脂６及び窓６ａ部の露出
されたチタン−白金Ｍ５を含む基板表面全面にスパッタ
法により金属ｐＡ８を被着する。ここでは、金属膜８に
は加工性の良いチタンを用いている。次に、第２のホト
レジスト膜を設け、パターニングして窓６ａより小さい
窓をあける。この第２のホトレジスト膜をマスクにして
金属Ｉ！！ ８のエツチングを行い、チタン−白金膜５
を露出させる。第２のホトレジストリの窓は第１のホト
レジストの窓６ａより小さいので金属膜８がチタン−白
金膜５と導通した状態となるため、基板上に形成された
複数のチタン−白金膜５は互いに等電位面となる。
次に、シリコン基板１を金めつき液中に浸漬し、金属ｐ
ｌＡ８を電流路としてめっき装置の陽極電極板との間に
電流を流してめっきを行うことによりチタン−白金１５
上に所望の金めつき層、即ち膜厚が約２０μｍの全突起
電極１０を形成する。
ｌＡ８を電流路としてめっき装置の陽極電極板との間に
電流を流してめっきを行うことによりチタン−白金１５
上に所望の金めつき層、即ち膜厚が約２０μｍの全突起
電極１０を形成する。
次に、第１図（ｄ）に示すように、第２のホトレジスト
アを剥離し、全突起電極１０をマスクにし金属膜８をエ
ツチング除去する。これにより、各全突起電極１０はそ
れぞれ電気的に絶縁された独立状態となり、半導体装置
が完成される。
アを剥離し、全突起電極１０をマスクにし金属膜８をエ
ツチング除去する。これにより、各全突起電極１０はそ
れぞれ電気的に絶縁された独立状態となり、半導体装置
が完成される。
本発明では、先に最終保護膜であるポリイミド樹脂６を
形成しておき、その後に全突起電極１０をめっき法によ
り形成するので、全突起電極１０の表層部がポーラス状
に形成されていても、エツチング残渣が表層部に生じる
ことはなく、従って、全突起電極１０をテープキャリア
の導電面に圧着させた時の機械的および電気的接続を高
い信頼性で行うことができる。また、先にポリイミド樹
脂６に窓６ａをあけて全突起電極の形成領域を限定して
いるので、金めつきの等方成長による金めつき層の横方
向への拡大を抑制することができ、全突起電極１０の平
面寸法を低減して半導体装置の微細化を図ることもでき
る。
形成しておき、その後に全突起電極１０をめっき法によ
り形成するので、全突起電極１０の表層部がポーラス状
に形成されていても、エツチング残渣が表層部に生じる
ことはなく、従って、全突起電極１０をテープキャリア
の導電面に圧着させた時の機械的および電気的接続を高
い信頼性で行うことができる。また、先にポリイミド樹
脂６に窓６ａをあけて全突起電極の形成領域を限定して
いるので、金めつきの等方成長による金めつき層の横方
向への拡大を抑制することができ、全突起電極１０の平
面寸法を低減して半導体装置の微細化を図ることもでき
る。
第２図（ａ）〜（ｅ）は本発明の第２の実施例を説明す
るための工程順に示した断面図である。
るための工程順に示した断面図である。
先ず、第２図（ａ）に示すように、シリコン基板１に通
常の方法で半導体素子（図示せず）を形成した後、表面
にシリコン酸化膜２を形成し、シリコン酸化膜２の上に
スパッタ法により第１の金属膜２１を被着する。ここで
、第１の金属膜２１には加工性のよいチタン膜を用いる
。この第１の金属膜２１上にめっき際の下地膜となるチ
タン−白金膜５を形成する。チタン−白金膜５は、第１
の実施例と同様に下地との密着強度を高めるためのチタ
ン膜と金の拡散を防止する白金膜の二層構造になってお
り、形成には選択エツチング法あるいはリフトオフ法等
を用いる。次に、チタン−白金膜５の領域を露出させた
第１のホトレジストアをマスクとしてシリコン基板１を
金めつき液中に浸漬し、第１の金属膜２１を電流路とし
てめっき装置の陽極電極板との間に電流を流してめっき
を行うことによりチタン・白金膜５の上にのみ所望の金
めつき層即ち膜厚が約５μｍの金配線２３を形成する。
常の方法で半導体素子（図示せず）を形成した後、表面
にシリコン酸化膜２を形成し、シリコン酸化膜２の上に
スパッタ法により第１の金属膜２１を被着する。ここで
、第１の金属膜２１には加工性のよいチタン膜を用いる
。この第１の金属膜２１上にめっき際の下地膜となるチ
タン−白金膜５を形成する。チタン−白金膜５は、第１
の実施例と同様に下地との密着強度を高めるためのチタ
ン膜と金の拡散を防止する白金膜の二層構造になってお
り、形成には選択エツチング法あるいはリフトオフ法等
を用いる。次に、チタン−白金膜５の領域を露出させた
第１のホトレジストアをマスクとしてシリコン基板１を
金めつき液中に浸漬し、第１の金属膜２１を電流路とし
てめっき装置の陽極電極板との間に電流を流してめっき
を行うことによりチタン・白金膜５の上にのみ所望の金
めつき層即ち膜厚が約５μｍの金配線２３を形成する。
次に、第２図（ｂ）に示すように、第１のホトレジスト
アを剥離する。そして金配線２３及びチタン−白金膜５
をマスクにして不要部分の第１の金属膜２１をエツチン
グ除去する。
アを剥離する。そして金配線２３及びチタン−白金膜５
をマスクにして不要部分の第１の金属膜２１をエツチン
グ除去する。
次に、第２図（ｃ）に示すように、全面に最終保護膜と
して、例えばポリイミド樹脂６を塗布し、パターニング
した第２のホトレジスト９をマスクにしてこのポリイミ
ド樹脂６を選択的にエツチングし、窓６ａをあけて金配
線２３を露出させる。
して、例えばポリイミド樹脂６を塗布し、パターニング
した第２のホトレジスト９をマスクにしてこのポリイミ
ド樹脂６を選択的にエツチングし、窓６ａをあけて金配
線２３を露出させる。
次に、第２図（ｄ）に示すように、第２のホトレジスト
９を剥離した後、全面に第２の金属膜２８を被着し、第
３のホトレジスト１１をマスクにしてこの金属Ｍ２Ｂを
選択的にエツチング除去し、窓６ａ内にこれより小さい
寸法の窓をあけ、金配線２３を露呈させる。第２の金属
膜２８を電流路としてめっきを行うことにより窓部の金
配線２３上の所望の金めつき層、即ち膜厚膜２０μ■１
の金欠起電［ｉｌｏを形成する。
９を剥離した後、全面に第２の金属膜２８を被着し、第
３のホトレジスト１１をマスクにしてこの金属Ｍ２Ｂを
選択的にエツチング除去し、窓６ａ内にこれより小さい
寸法の窓をあけ、金配線２３を露呈させる。第２の金属
膜２８を電流路としてめっきを行うことにより窓部の金
配線２３上の所望の金めつき層、即ち膜厚膜２０μ■１
の金欠起電［ｉｌｏを形成する。
次に、第２図（ｅ）に示すように、第３のホトレジスト
１１及び第２の金属膜２８をエツチング除去することに
より全突起電極１０を有する半導体装置が完成する。
１１及び第２の金属膜２８をエツチング除去することに
より全突起電極１０を有する半導体装置が完成する。
この実施例でも、最終保護膜であるポリイミド樹脂６を
先に形成しておき、その後に全突起電極１０を形成する
ので、全突起電極の表層部にポリイミド樹脂６のエツチ
ング残渣が生じることはない。ここで、めっき時の電流
路である金属膜２８には他の金属を使用してもよく、ま
た突起電極には金具外の金属を使用することもできる。
先に形成しておき、その後に全突起電極１０を形成する
ので、全突起電極の表層部にポリイミド樹脂６のエツチ
ング残渣が生じることはない。ここで、めっき時の電流
路である金属膜２８には他の金属を使用してもよく、ま
た突起電極には金具外の金属を使用することもできる。
以上説明したように本発明は、下地配線形成後に保護膜
を形成した後、めっき時の電流路としての金属膜を形成
し、かつその金属突起電極を形成する領域に窓を形成し
た上でめっき法により金属突起電極を形成し、その後に
前記金属導電膜をエツチング除去する工程を含むので、
金属突起電極を形成した後に保護膜をエツチングする工
程は不要であるため金属突起電極の表層部にエツチング
残渣が生じることを防止でき、金属突起電極における機
械的および電気的な接続の信頼性を向上できる。また保
護膜に窓を設けた上でめっき法による金属突起電極の形
成を行っているので、金属突起電極の横方向の寸法拡大
を防止してその微細化を図り、半導体装置の高集積化を
図ることもできる。
を形成した後、めっき時の電流路としての金属膜を形成
し、かつその金属突起電極を形成する領域に窓を形成し
た上でめっき法により金属突起電極を形成し、その後に
前記金属導電膜をエツチング除去する工程を含むので、
金属突起電極を形成した後に保護膜をエツチングする工
程は不要であるため金属突起電極の表層部にエツチング
残渣が生じることを防止でき、金属突起電極における機
械的および電気的な接続の信頼性を向上できる。また保
護膜に窓を設けた上でめっき法による金属突起電極の形
成を行っているので、金属突起電極の横方向の寸法拡大
を防止してその微細化を図り、半導体装置の高集積化を
図ることもできる。
のホトレジスト、１０・・・金突起電極、１１・・・第
３のホ）・レジスト、２１・・・第１の金属導電膜、２
３・・・金配線、２８・・・第２の金属膜。
３のホ）・レジスト、２１・・・第１の金属導電膜、２
３・・・金配線、２８・・・第２の金属膜。
Claims (1)
- 半導体素子が形成されている半導体基板に前記半導体素
子に接続する配線を形成する工程と、前記配線上でかつ
金属突起電極を形成する領域にめっき時の下地膜を形成
する工程と、前記下地膜を含む全表面に保護膜を形成す
る工程と、前記保護膜を選択エッチして前記金属突起電
極を形成する領域に第１の窓をあけ前記下地膜を露出さ
せる工程と、前記保護膜を含む全表面に金属膜を形成す
る工程と、ホトレジスト膜を塗布し前記第１の窓内に該
第１の窓より小さい開口を有する第２の窓をあける工程
と、前記ホトレジスト膜をマスクにして前記金属膜が前
記下地膜の端部と接続するように選択エッチして前記下
地膜を露出させる工程と、前記金属膜を陰極側の電流路
として電解めつきを行い前記第２の窓内の下地膜上に金
属突起電極を形成する工程と、前記ホトレジスト膜を除
去して前記金属膜を露出させる工程と、前記露出した金
属膜をエッチング除去する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1099517A JPH02277242A (ja) | 1989-04-18 | 1989-04-18 | 半導体装置の製造方法 |
| EP19900304147 EP0396276A3 (en) | 1989-04-18 | 1990-04-18 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1099517A JPH02277242A (ja) | 1989-04-18 | 1989-04-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02277242A true JPH02277242A (ja) | 1990-11-13 |
Family
ID=14249444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1099517A Pending JPH02277242A (ja) | 1989-04-18 | 1989-04-18 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0396276A3 (ja) |
| JP (1) | JPH02277242A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3727142C2 (de) * | 1987-08-14 | 1994-02-24 | Kernforschungsz Karlsruhe | Verfahren zur Herstellung von Mikrosensoren mit integrierter Signalverarbeitung |
| CA2133898A1 (en) * | 1993-12-29 | 1995-06-30 | Keith Winton Michael | Integrated circuits with passivation and metallization for hermetic protection |
| US5559056A (en) * | 1995-01-13 | 1996-09-24 | National Semiconductor Corporation | Method and apparatus for capping metallization layer |
| FR2758015A1 (fr) * | 1996-12-30 | 1998-07-03 | Commissariat Energie Atomique | Micro-champignons conducteurs et element de connexion electrique utilisant de tels micro-champignons |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4624749A (en) * | 1985-09-03 | 1986-11-25 | Harris Corporation | Electrodeposition of submicrometer metallic interconnect for integrated circuits |
-
1989
- 1989-04-18 JP JP1099517A patent/JPH02277242A/ja active Pending
-
1990
- 1990-04-18 EP EP19900304147 patent/EP0396276A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0396276A3 (en) | 1992-01-02 |
| EP0396276A2 (en) | 1990-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298459A (en) | Method of manufacturing semiconductor device terminal having a gold bump electrode | |
| US3386894A (en) | Formation of metallic contacts | |
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| US4098637A (en) | Process for the production of a planar conductor path system for integrated semiconductor circuits | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| US4011144A (en) | Methods of forming metallization patterns on beam lead semiconductor devices | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH0437033A (ja) | バンプ電極の形成方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2000299339A (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JPH05110229A (ja) | 電気接続要素 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH0897214A (ja) | 半導体装置の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH03129831A (ja) | 半導体装置の製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04142745A (ja) | 半導体装置の製造方法 | |
| JPH0497532A (ja) | 半導体装置の製造方法 |