JPH0722465A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0722465A JPH0722465A JP5150079A JP15007993A JPH0722465A JP H0722465 A JPH0722465 A JP H0722465A JP 5150079 A JP5150079 A JP 5150079A JP 15007993 A JP15007993 A JP 15007993A JP H0722465 A JPH0722465 A JP H0722465A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- thick film
- electrode
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/011—Apparatus therefor
- H10W72/0113—Apparatus for manufacturing die-attach connectors
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 各種電気機器に使用される半導体装置と回路
基板との電気的接続に関し、特に半導体装置をフェース
ダウンにより実装する際に、配線導体とのマッチング、
歩留り、無洗浄化を解決し、汎用性が高くかつ信頼性の
高い実装方法を提供することを目的とする。 【構成】 半導体装置１の電極パッド部２上に形成され
たバンプ電極３と、回路基板６上に形成された厚膜端子
電極部５とを、銀・ガラス・有機バインダーから構成さ
れた導電性ペースト４で接着する。導電性ペーストの脱
バインダー、焼成処理によって、ガラス分を含む厚膜端
子電極部５とのマッチングがとれた強固な接続が得られ
る。
基板との電気的接続に関し、特に半導体装置をフェース
ダウンにより実装する際に、配線導体とのマッチング、
歩留り、無洗浄化を解決し、汎用性が高くかつ信頼性の
高い実装方法を提供することを目的とする。 【構成】 半導体装置１の電極パッド部２上に形成され
たバンプ電極３と、回路基板６上に形成された厚膜端子
電極部５とを、銀・ガラス・有機バインダーから構成さ
れた導電性ペースト４で接着する。導電性ペーストの脱
バインダー、焼成処理によって、ガラス分を含む厚膜端
子電極部５とのマッチングがとれた強固な接続が得られ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置と回路基板
上の厚膜端子電極部との電気的接続に関するものであ
り、特に、導電性ペーストを用いたフェースダウンボン
ディング法に係る半導体装置の実装方法に関するもので
ある。
上の厚膜端子電極部との電気的接続に関するものであ
り、特に、導電性ペーストを用いたフェースダウンボン
ディング法に係る半導体装置の実装方法に関するもので
ある。
【０００２】
【従来の技術】従来、電子部品の接続端子と回路基板上
の厚膜回路パターン端子との接続には半田付けがよく利
用されていたが、近年、例えばＩＣフラットパッケージ
等の小型化と、接続端子の増加により接続端子間、いわ
ゆるピッチ間隔が次第に狭くなり、従来の半田付け技術
で対処することが次第に困難になってきた。そこで、裸
の半導体装置を回路基板上の厚膜端子電極部に直付けし
て実装面積の効率的使用を図ろうとする方法が考案され
てきた。
の厚膜回路パターン端子との接続には半田付けがよく利
用されていたが、近年、例えばＩＣフラットパッケージ
等の小型化と、接続端子の増加により接続端子間、いわ
ゆるピッチ間隔が次第に狭くなり、従来の半田付け技術
で対処することが次第に困難になってきた。そこで、裸
の半導体装置を回路基板上の厚膜端子電極部に直付けし
て実装面積の効率的使用を図ろうとする方法が考案され
てきた。
【０００３】以下図面を参照しながら、上述した従来の
半田バンプによる半導体装置の実装方法の一例について
説明する。図３は従来の半田バンプによる半導体装置の
概略説明図である。図３において、７は半導体装置であ
り、８は半田バンプ電極である。９は厚膜端子電極部で
あり、１０は回路基板である。
半田バンプによる半導体装置の実装方法の一例について
説明する。図３は従来の半田バンプによる半導体装置の
概略説明図である。図３において、７は半導体装置であ
り、８は半田バンプ電極である。９は厚膜端子電極部で
あり、１０は回路基板である。
【０００４】以上のように構成された半田バンプによる
半導体装置について、以下その実装方法の概略について
説明する。まず、半導体装置７のＡｌからなる電極パッ
ド部に予め半田バンプ電極８をメッキ等により形成して
おき、この半導体装置７をフェースダウウンで回路基板
１０の厚膜端子電極部９に位置合わせを行った後、２０
０〜３００℃の高温に加熱して半田バンプ電極８を溶融
し、回路基板１０の厚膜端子電極部９に融着させる事に
よって図３に示す半導体装置を得るものである。
半導体装置について、以下その実装方法の概略について
説明する。まず、半導体装置７のＡｌからなる電極パッ
ド部に予め半田バンプ電極８をメッキ等により形成して
おき、この半導体装置７をフェースダウウンで回路基板
１０の厚膜端子電極部９に位置合わせを行った後、２０
０〜３００℃の高温に加熱して半田バンプ電極８を溶融
し、回路基板１０の厚膜端子電極部９に融着させる事に
よって図３に示す半導体装置を得るものである。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな半田バンプ電極による半導体装置においては、 （１）半田による接続のために回路基板側の厚膜端子電
極部の導電材料が半田接続可能なものである必要があ
り、汎用性に欠ける。 （２）半田バンプ電極を形成する半田が加熱溶融する際
に広がり、隣接とショートが発生する危険がある。 （３）半田を使用するため、フラックス成分の洗浄が必
要である。 などといった課題を有していた。
うな半田バンプ電極による半導体装置においては、 （１）半田による接続のために回路基板側の厚膜端子電
極部の導電材料が半田接続可能なものである必要があ
り、汎用性に欠ける。 （２）半田バンプ電極を形成する半田が加熱溶融する際
に広がり、隣接とショートが発生する危険がある。 （３）半田を使用するため、フラックス成分の洗浄が必
要である。 などといった課題を有していた。
【０００６】本発明は上記課題に鑑みてなされたもので
あり、その目的とするところは、半導体装置と回路基板
とを信頼性の良い電気的な接続を行う事のできる半導体
装置の実装方法を提供するものである。
あり、その目的とするところは、半導体装置と回路基板
とを信頼性の良い電気的な接続を行う事のできる半導体
装置の実装方法を提供するものである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
本発明の半導体装置の実装方法は、半導体装置の電極パ
ッド上にバンプ電極を備え、ガラスを含む無機物の導電
性材料と有機バインダーとからなる導電性ペーストを介
して、前記バンプ電極と回路基板上の厚膜端子電極部と
を接着し、前記有機バインダーの脱バインダー及び焼成
処理により前記導電性ペーストを焼結させて、前記バン
プ電極と厚膜端子電極部とを固定することを特徴とする
ものである。
本発明の半導体装置の実装方法は、半導体装置の電極パ
ッド上にバンプ電極を備え、ガラスを含む無機物の導電
性材料と有機バインダーとからなる導電性ペーストを介
して、前記バンプ電極と回路基板上の厚膜端子電極部と
を接着し、前記有機バインダーの脱バインダー及び焼成
処理により前記導電性ペーストを焼結させて、前記バン
プ電極と厚膜端子電極部とを固定することを特徴とする
ものである。
【０００８】
【作用】上記方法によれば、バンプ電極と回路基板の電
極部とを接続する際に、従来のような半田の溶融やフラ
ックスの洗浄等の問題はなく、また導電性ペースト中に
ガラス分を含んでいるため、半田のように回路基板上の
厚膜電極端子の電極材料を選ばず汎用性に富むものであ
る。
極部とを接続する際に、従来のような半田の溶融やフラ
ックスの洗浄等の問題はなく、また導電性ペースト中に
ガラス分を含んでいるため、半田のように回路基板上の
厚膜電極端子の電極材料を選ばず汎用性に富むものであ
る。
【０００９】
【実施例】以下、本発明の一実施例の半導体装置の実装
方法について、図面を参照しながら説明する。図１は本
発明の一実施例における半導体装置の接続部の拡大図で
あり、図２は、本発明の一実施例における半導体装置の
概略説明図である。
方法について、図面を参照しながら説明する。図１は本
発明の一実施例における半導体装置の接続部の拡大図で
あり、図２は、本発明の一実施例における半導体装置の
概略説明図である。
【００１０】図１及び図２において、１は半導体装置で
あり、２は電極パッド部である。３はＡｕからなるバン
プ電極であり、４は銀・ガラス・有機バインダーから構
成される導電性ペーストである。５は厚膜端子電極部で
あり、６は回路基板である。
あり、２は電極パッド部である。３はＡｕからなるバン
プ電極であり、４は銀・ガラス・有機バインダーから構
成される導電性ペーストである。５は厚膜端子電極部で
あり、６は回路基板である。
【００１１】以上のように構成された半導体装置につい
て、以下図面を用いて説明する。まず、半導体装置１の
電極パッド部２上に予めメッキ等によりバンプ電極３を
形成しておき、このバンプ電極３に転写や印刷によって
銀・ガラス・有機バインダーからなる導電性ペースト４
を形成する。
て、以下図面を用いて説明する。まず、半導体装置１の
電極パッド部２上に予めメッキ等によりバンプ電極３を
形成しておき、このバンプ電極３に転写や印刷によって
銀・ガラス・有機バインダーからなる導電性ペースト４
を形成する。
【００１２】その後、この半導体装置１をフェースダウ
ンで回路基板６の厚膜端子電極部５に位置合わせを行
い、回路基板６上に半導体装置１をマウントした後、乾
燥・脱バインダー・焼成処理により導電性ペースト４を
焼結させる事によって、図１及び図２に示すように、半
導体装置１がバンプ電極３及び焼結した導電性ペースト
４を介して回路基板６の厚膜端子電極５に電気的に接続
される。
ンで回路基板６の厚膜端子電極部５に位置合わせを行
い、回路基板６上に半導体装置１をマウントした後、乾
燥・脱バインダー・焼成処理により導電性ペースト４を
焼結させる事によって、図１及び図２に示すように、半
導体装置１がバンプ電極３及び焼結した導電性ペースト
４を介して回路基板６の厚膜端子電極５に電気的に接続
される。
【００１３】一般に厚膜回路基板においては、その導体
材料にガラスが含まれたものが広く使用されているた
め、本実施例の導電性ペーストのようにガラス分を含ま
せてあれば、導電性ペースト４の焼結後において、厚膜
端子電極部５との熱膨張係数のマッチングがとれる。こ
のため従来の半田のように厚膜導体の材料を限定するこ
となく、厚膜導体材料の汎用性が増すとともに、半導体
装置１と厚膜端子電極部５とは非常に強固に接続され、
接続の信頼性が向上する。
材料にガラスが含まれたものが広く使用されているた
め、本実施例の導電性ペーストのようにガラス分を含ま
せてあれば、導電性ペースト４の焼結後において、厚膜
端子電極部５との熱膨張係数のマッチングがとれる。こ
のため従来の半田のように厚膜導体の材料を限定するこ
となく、厚膜導体材料の汎用性が増すとともに、半導体
装置１と厚膜端子電極部５とは非常に強固に接続され、
接続の信頼性が向上する。
【００１４】また導電性ペースト４であれば乾燥・脱バ
インダー・焼成処理においてペースト自身の広がりもな
く隣接とショートする恐れはなく、半田材料を使用して
いないため、半田濡れを促進するため必要であるフラッ
クスも必要なく、無洗浄プロセスでの実装が可能であ
る。
インダー・焼成処理においてペースト自身の広がりもな
く隣接とショートする恐れはなく、半田材料を使用して
いないため、半田濡れを促進するため必要であるフラッ
クスも必要なく、無洗浄プロセスでの実装が可能であ
る。
【００１５】なお本実施例において、導電性ペースト４
の導電性材料は銀を使用したが、金などの貴金属であっ
てよい。またバンプ電極３をＡｕよりなるものとした
が、その材質はＡｕに限られるものでなく、例えば、Ｃ
ｕなどの他の金属によって形成しても良い。さらに導電
性ペースト４をバンプ電極３上に形成するとしたが、導
電性ペースト４を回路基板６上の端子電極部５側に印刷
や転写法などを用いて形成しても良い。
の導電性材料は銀を使用したが、金などの貴金属であっ
てよい。またバンプ電極３をＡｕよりなるものとした
が、その材質はＡｕに限られるものでなく、例えば、Ｃ
ｕなどの他の金属によって形成しても良い。さらに導電
性ペースト４をバンプ電極３上に形成するとしたが、導
電性ペースト４を回路基板６上の端子電極部５側に印刷
や転写法などを用いて形成しても良い。
【００１６】
【発明の効果】以上に説明したように、本発明の半導体
装置の実装方法は、ガラスを含む無機物の導電性材料
と、有機バインダーとからなる導電性ペーストによっ
て、半導体装置の電極パッド部上に形成したバンプ電極
と、回路基板上の厚膜端子電極とを焼成によって電気的
な接続を行うものである。導電性ペーストの焼結後に
は、ガラス分を含む導体配線とのマッチングがとれるた
めに汎用性があり、微細ピッチでの信頼性の高い、か
つ、経時変化のない接続が実現できるため、極めて実用
上価値の高いものである。
装置の実装方法は、ガラスを含む無機物の導電性材料
と、有機バインダーとからなる導電性ペーストによっ
て、半導体装置の電極パッド部上に形成したバンプ電極
と、回路基板上の厚膜端子電極とを焼成によって電気的
な接続を行うものである。導電性ペーストの焼結後に
は、ガラス分を含む導体配線とのマッチングがとれるた
めに汎用性があり、微細ピッチでの信頼性の高い、か
つ、経時変化のない接続が実現できるため、極めて実用
上価値の高いものである。
【図１】本発明の一実施例を示す半導体装置の接続部の
拡大図
拡大図
【図２】同半導体装置の概略説明図
【図３】従来の半田バンプによる半導体装置の実装法の
概略説明図
概略説明図
１，７ 半導体装置 ２ 電極パッド部 ３ バンプ電極 ４ 導電性ペースト ５，９ 厚膜端子電極部 ６，１０ 回路基板 ８ 半田バンプ電極
Claims (1)
- 【請求項１】 半導体装置の電極パッド上にバンプ電極
を備え、ガラスを含む無機物の導電性材料と有機バイン
ダーとからなる導電性ペーストを介して、前記バンプ電
極と回路基板上の厚膜端子電極部とを接着し、前記有機
バインダーの脱バインダー及び焼成処理により前記導電
性ペーストを焼結させて、前記バンプ電極と厚膜端子電
極部とを固定することを特徴とする半導体装置の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150079A JPH0722465A (ja) | 1993-06-22 | 1993-06-22 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150079A JPH0722465A (ja) | 1993-06-22 | 1993-06-22 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722465A true JPH0722465A (ja) | 1995-01-24 |
Family
ID=15489059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5150079A Pending JPH0722465A (ja) | 1993-06-22 | 1993-06-22 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722465A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302511A (ja) * | 2008-05-12 | 2009-12-24 | Tanaka Holdings Kk | バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法 |
| JP2014078558A (ja) * | 2012-10-09 | 2014-05-01 | Mitsubishi Materials Corp | 半導体装置、セラミックス回路基板及び半導体装置の製造方法 |
-
1993
- 1993-06-22 JP JP5150079A patent/JPH0722465A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302511A (ja) * | 2008-05-12 | 2009-12-24 | Tanaka Holdings Kk | バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法 |
| US8492894B2 (en) | 2008-05-12 | 2013-07-23 | Tanaka Kikinzoku Kogyo K.K. | Bump, method for forming the bump, and method for mounting substrate having the bump thereon |
| WO2010101236A1 (ja) * | 2009-03-06 | 2010-09-10 | 田中貴金属工業株式会社 | バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法 |
| US8962471B2 (en) | 2009-03-06 | 2015-02-24 | Tanaka Kikinzoku Kogyo K.K. | Bump, method for forming the bump, and method for mounting substrate having the bump thereon |
| JP2014078558A (ja) * | 2012-10-09 | 2014-05-01 | Mitsubishi Materials Corp | 半導体装置、セラミックス回路基板及び半導体装置の製造方法 |
| US9401340B2 (en) | 2012-10-09 | 2016-07-26 | Mitsubishi Materials Corporation | Semiconductor device and ceramic circuit substrate, and producing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2590450B2 (ja) | バンプ電極の形成方法 | |
| JPH11163501A (ja) | 電子部品の実装方法、およびその方法によって製造された電子回路装置 | |
| JPH09326416A (ja) | 半導体素子の実装方法およびその製品 | |
| JP2004530303A (ja) | マウントされる接触スリーブ管を含むプリント回路基板 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPH0722465A (ja) | 半導体装置の実装方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JPH01226161A (ja) | 半導体チップの接続方法 | |
| JPH0666544B2 (ja) | 回路基板の製造方法 | |
| JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
| JPS6318335B2 (ja) | ||
| JPH0312446B2 (ja) | ||
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JPS5828362Y2 (ja) | ハイブリツド集積回路 | |
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPH0864925A (ja) | チップ型電子部品及びその実装方法 | |
| JPH04335542A (ja) | 半導体装置の実装体 | |
| JPH05315337A (ja) | 半導体装置用電極とその実装体 | |
| JPH0344945A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH0125491Y2 (ja) | ||
| JPH06103701B2 (ja) | 半導体装置の実装体 | |
| JP2003068920A (ja) | 配線基板 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| CN119297093A (zh) | 高可靠高集成度的微波数字一体化模块封装方法及模块 |