JPH0722583A - 多層回路装置 - Google Patents

多層回路装置

Info

Publication number
JPH0722583A
JPH0722583A JP5220798A JP22079893A JPH0722583A JP H0722583 A JPH0722583 A JP H0722583A JP 5220798 A JP5220798 A JP 5220798A JP 22079893 A JP22079893 A JP 22079893A JP H0722583 A JPH0722583 A JP H0722583A
Authority
JP
Japan
Prior art keywords
conductor
layer
wall
conductors
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5220798A
Other languages
English (en)
Inventor
John M Aitken
ジョン・エム・エイケン
Klaus D Beyer
クラウス・ディ・ベイア
Billy L Crowder
ビリィ・エル・クロウダ
Stephen E Greco
ステファン・イー・グレコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0722583A publication Critical patent/JPH0722583A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明の目的は、長い距離に亘って伸びる導体
に対して、構造的に高い強度を備え且つこの延長された
導体相互間の容量結合が減少された多層回路装置を実現
することである。 【構成】本発明の多層回路装置は、パターン状の導体が
形成された第１層と、この第１層上に形成され上記導体
の所定接続点にそれぞれ接続された複数個の導電性接続
柱と、この接続柱相互間に形成されて接続柱を支える絶
縁性材料の壁部材と、上記複数個のうち選択された接続
柱のそれぞれの上端に接続されて伸びる導体とを有し、
そして上記壁部材相互間には空気が存在する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、空気を絶縁体即ち誘電
体として用いる空気誘電体を有する集積回路の形成に関
する。更に、具体的に述べるならば、本発明は、キャパ
シタンスが小さく、構造的な安定度に優れそして容易に
且つ経済的に製造することができる空気誘導体構造に関
する。
【０００２】
【従来の技術】最近の集積回路の製造においては、集積
度が更に増大する傾向にある。即ち、多数の電子的装置
を単一チップ上に配列し、そしてこの中に構造体を形成
するためのデザイン・ルールの各個別部分の寸法の大き
さを小さくする。各個別部分の寸法を小さくすること
は、基本的には集積回路装置内の導体構造相互間の間隔
を減少することになる。集積度のスケールを増大する
と、単一チップ上に更に多くの装置を形成できるばかり
でなく、例えばマイクロプロセッサのような集積回路装
置の機能ブロック相互間の導体の長さを増大する。
【０００３】寄生容量が、電子的装置の応答速度に制限
を課することは、長年知られてきた。更に、導体構造相
互間の容量結合は、雑音及び信号の歪みの主要な原因で
ある。この分野で明らかなように、２つの導体相互間で
生じるキャパシタンスは、２つの導体間の距離、導体の
面積及び導体相互間の材料の誘電率の関数である。従っ
て、大規模集積回路においては、集積回路の機能ブロッ
ク相互間の接続は、使用する導体の長さに基ずき、非常
に大きなキャパシタンスを生じる。集積度のスケールを
増大しそして集積回路の個々の部分の寸法を減少する
と、導体相互間の接近度が増しそして容量結合が増大す
る。更に、単一チップ上に形成される装置及び導体の数
は、大規模集積回路装置の潜在的な雑音源の数を増大す
る。従って、集積回路のうちクリチカルな部分では、導
体相互間の間隔を広げそして平行に走る導体の長さを最
小にすることにより、容量結合が減少されてきた。
【０００４】これらの容量結合効果は、今日実現可能な
デザイン・ルールに基ずく比較的短い導体（例えば、３
０ミクロンよりも短い）の場合でさえも著しくなる。導
体相互間の距離を増大できないような場合にキャパシタ
ンスを減少するために唯一できることは、導体相互間の
絶縁材料の誘電率を減少することである。シリコンを用
いる半導体装置において絶縁材料として一般に用いられ
ている 二酸化シリコンの誘電率は約３.９である。か
くして、約３.１乃至３.５の誘電率を有するポリイミド
材料を用いると、容量結合を約１０％乃至２０％だけ容
量結合を減少することができる。又、２.０乃至２.２の
レンジの誘電率の他のポリマー組成が知られているが、
これらの熱安定性は集積回路に用いる場合には不十分で
ある。従って、誘電率を３．０よりも減少するには、い
わゆる空気絶縁体と呼ばれる構造を与えることが必要で
ある。空気の誘電率は１．０なので、高い誘電率数の材
料を空気に変えると、導体相互間の電界内の体積（部分
的に誘電材料そして部分的に空気を含む）の平均誘電率
を減少することができる。
【０００５】基本的に、空気誘電体構造は、導体の形成
のための一時的な支持体としての除去可能な材料を付着
することにより形成される。導体が形成された後に、こ
の材料がエッチングにより除去され、これにより残った
導体はこれと異なる他の構造若しくは導体の上方に宙ず
りされた状態になる。このような構造は、米国特許第
３、８９０、６３６号、５、０３４、７９９号、３、９
２５、８８０号及び４、９３３、７４３号に示されてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな宙吊りされた導体は、これの長さが制限されない場
合には構造的に弱くそして衝撃若しくは振動により撓ん
で他の導体領域に接触することがある。従って、既知の
空気誘電体構造は非常に長さが短いものに制限され、そ
して大規模集積回路内の機能ブロックを接続する長い導
体相互間の容量結合を減少する目的のために使用される
ことができなかった。
【０００７】更に、従来の空気誘電体構造は、これが形
成された後の処理工程例えば大規模集積回路の付加的な
回路の形成工程において簡単に損傷される。空気誘電体
構造は、全体の構造の中の空隙若しくは空間であるの
で、構造的な弱さを除くことはできない。空気誘電体構
造を用いて多層の導体パターンを製造することは特に困
難である。その理由は、断面積が一様な導体ラインを達
成するには、導体を非常に平らな表面に形成しなければ
ならないからである。このような導体を形成するために
表面を平らにすることは、ある程度の機械的な研磨が必
要となり、剪断力及び圧縮力がこの構造に加えられるこ
とを避けることができない。固有的に、下側の空気誘電
体構造は、基板に垂直な方向の圧縮に対して弱い。更に
重要なことは、空気誘電体構造は基板に略垂直方向に伸
びる導体を必ず含む。この導体はスタッド即ち導体柱と
呼ばれ、垂直方向における空気誘電体構造の導体相互間
の間隔を規定する。上述の米国特許の場合のように、短
い導体だけを含む構造の場合にはこれらのスタッドの高
さはキャパシタンスの減少のために大きい必要はなく、
そして高さ対横の寸法の縦横比は小さくてよい。このよ
うに縦横比が小さいと、剪断に対する適切な強度が得ら
れ、平面化の間の衝撃を除くことができる。
【０００８】しかしながら、大規模集積回路で導体を長
い距離伸ばす場合には、導体スタッドの低い縦横比を維
持できないようになる迄導体相互間の間隔を増大する必
要がでてくる。この制限は、或る層が所定の集積密度を
有する場合、各部分の寸法を増大すると部分相互間の間
隔が減少するという点に起因する。従って、大規模集積
回路においては、スタッドは剪断力に対して弱いという
固有的な欠点を有する。この弱さは、特に長い距離伸び
る導体を含む多層構造が形成される場合、空気誘電体構
造の使用を制限しそして容量結合の減少の実現を妨げ
る。
【０００９】
【課題を解決するための手段】従って、本発明の目的
は、多層内に形成されうる空気誘電体構造を有する多層
回路装置及び半導体装置を提供することである。
【００１０】本発明の他の目的は、１００ミクロンより
も長い走行距離に亘って伸びる導体に対して使用できる
空気誘電体構造を提供することである。
【００１１】本発明の他の目的は、空気誘電体を与えそ
して研磨による平坦化処理に耐える十分な構造的強度を
有する導体支持構造を提供することである。
【００１２】このため、本発明の空気誘電体構造は、第
１層の導体と、少なくとも１つの導体スタッド及び少な
くとも１つの壁セグメントにより所定の距離だけ第１層
の導体から離された第２導体層とを含む。壁セグメント
及びスタッドは予定の間隔だけ離されている。
【００１３】本発明の多層回路装置は、パターン状の導
体が形成された第１層と、該第１層上に形成され上記導
体の所定接続点にそれぞれ接続された複数個の導電性接
続柱と、該接続柱相互間に形成されて該接続柱を支える
絶縁性材料の壁部材と、上記複数個のうち選択された接
続柱のそれぞれの上端に接続されて伸びる導体とを有
し、そして上記壁部材相互間には空気が存在する。
【００１４】上記壁部材は多角形状に互いに連結され、
そして複数個の多角形が互いに連結されている。
【００１５】上記複数個の多角形のうち少なくとも一つ
の多角形の辺のうち少なくとも一つには上記絶縁性材料
の壁部材が設けられていない。
【００１６】上記多角形の辺の少なくとも一つの辺の絶
縁性材料の壁部材の高さは他の辺の壁部材の高さよりも
低い。
【００１７】上記高さの低い壁部材の厚さは他の壁部材
の厚さよりも薄い。
【００１８】本発明に従う半導体装置は、内部に半導体
回路が形成され表面にパターン状の導体が形成された半
導体基板と、該半導体基板の表面に形成され上記導体の
所定接続点にそれぞれ接続された複数個の導電性接続柱
と、該接続柱相互間に形成されて該接続柱を支える絶縁
性材料の壁部材と、上記複数個のうち選択された接続柱
のそれぞれの上端に接続されて伸びる導体とを有し、そ
して上記壁部材相互間には空気が存在する。
【００１９】本発明の他の態様によると、空気誘電体構
造を形成する方法は、基板上に、除去可能な材料の層を
形成する工程、比較的狭い壁開口及び比較的広いスタッ
ド開口を形成するようにこの除去可能な材料をパターン
化し、比較的広いスタッド開口の内部を覆いそして比較
的狭い壁開口を満たすように除去可能材料上にこれの形
状に沿って絶縁材料を付着し、上記付着された絶縁材料
を方向性エッチングし、上記比較的広いスタッド開口内
の残存する体積（容積）を導電性材料で充填し、上記付
着工程、上記充填工程及び上記除去工程のより充填され
ている壁開口を含む除去可能材料層の上にパターン層を
形成することを含む。
【００２０】
【実施例】図１の（Ａ）を参照すると、本発明の一実施
例の斜視図が示されている。図示の構造は基板１０上に
形成され、そしてこの基板は、製造工程の途中の集積回
路装置の一番上の層でもよい。即ち、この半導体基板の
内部には周知の半導体集積回路が形成されそして表面に
はパターン状の導体が形成されている。接点スタッド即
ち導電性の接続柱１２が示され、これは基板若しくは層
１０上の導体に接続されている。これらの接点即ち接続
スタッド１２相互間に延びているのは、絶縁材料の壁１
４のネットワークであり、これは基板若しくは層１０の
平面上でオープン型若しくはクローズ型のセルを形成す
ることができる。即ち、複数個の壁若しくは壁部材１４
が多角形状に結合され、そして複数個の多角形が互いに
連結されてネットワークを構成する。図１のセル構造
は、基板表面に平行な方向に延びる閉ざされて多角形の
パターンを含む。これらのセルは、基板表面に垂直な方
向で開いていてもよい。完全なクローズ型のセル構造が
図１（Ａ）の実施例の示されている。導体１６が図１
（Ａ）に示されており、そしてこれは、接点スタッドの
上部を横切って延びそして５０ミクロン以下のオーダー
の間隔で支持されている。導体１８は、絶縁壁１４の上
側エッジの上を横切って延びており、そして５０ミクロ
ン以下のオーダーの間隔で支持されている。このような
支持構造の組み合わせは、特定な回路装置に使用される
ことができる。その理由は、特定な導体が或る選択され
た複数個の接点スタッド１２だけに接続し一方他の場所
では壁１４の上縁により支持されるからである。装置の
電気的なデザインに従って所望の接続がなされる限り、
導体の配置は比較的自由である。これらの導体の形成を
パーソナライゼーションと呼び、そして相互接続パター
ンを与える装置層を、パーソナライゼーション層と呼
ぶ。
【００２１】図１（Ａ）の構造から明らかなように、導
体が垂れ下がってこれと同じ層若しくは隣接層の導体と
短絡するのを防止するように、又導体の切断、導体の断
面積の著しい減少を引き起こす導体の長い距離に亘る引
き回しを防止するように、導体の支持間隔は、層の厚さ
即ち壁に高さ及び或層及び隣接層に対してデザインルー
ルで許容される最小の寸法により決められる。壁の高さ
を増大すると導体相互間のキャパシタンスを減少する
が、或る所定の壁の厚さに対しては剪断力に対する壁の
強さを減少する。壁の厚さを増大すると、導体相互間に
おかれる材料の平均誘電率を増大することになり導体相
互間のキャパシタンスが増大する。これらの設計上のト
レード・オフは、当業者により容易に理解されるであろ
う。実際において、壁の高さは、デザインルールにより
指定される最小の部分寸法（ｍｉｎｉｍｕｍ ｆｕｔｕ
ｒｅ ｓｉｚｅ）の例えば２乃至５倍である。
【００２２】導体を支持する壁の数が又最小にされて、
導体相互間の平均誘電率の増大をなくすので、導体支持
体相互間の間隔を最大にすることが望ましい。導体は、
壁及び選択されたスタッドの両方により支持されるの
で、スタッド及び壁の間の間隔は正確に調整されねばな
らない。スタッド及び壁が別々のプロセスにより形成さ
れてそして別々の材料により形成されると、このような
位置の正確な配置は非常に困難となる。プロセス相互間
の位置あわせのエラーは、導体支持部相互間の距離を最
小部分寸法のオーダーで増大する。このエラーは小さい
が、これは支持体相互間の最大許容距離のうち大きな百
分率を占め、そして壁の数及び平均誘電率を最小にする
ための壁の最大の分離がなされなくなる。従って、本発
明の重要な特徴は、任意の与えられた層内の間隔エラー
を排除する、同じマスク・ワークを使用して壁及びスタ
ッドを同時に形成することである。
【００２３】壁１４はスタッド１２を補強するようにこ
れと一体に集積されることが望ましい。空気誘電体構造
の製造の間、例えば１６及び１８のような導体即ち接続
体は、例えば図１（Ｂ）の２０のような平面化された表
面上に形成されねばならない。しかしながら、空気誘電
体空洞は、上記表面の形成の前に若しくはこの表面の平
面化の前に形成されねばならない。この表面の平坦化
は、この構造体に剪断力を加えることを要求する或る程
度の機械的な研磨を必要とする。接点スタッド１２だけ
では研磨の間このような表面を支持することはできず、
そして導体を、必要な間隔で且つ所望の位置に支持する
ことはできない。従って、壁１４は、図示のように、こ
の壁セグメントがスタッドの位置で交差するように配置
されることが望ましい。このような配置は本発明の実施
にクリチカルナものではないが、スタッドに応力を加え
る研磨及び他の処理工程に十分耐える最大の強度を生じ
る。
【００２４】本発明に従い壁セグメント１４のパターン
により形成されたセルは、閉じた形の多角形でもよく、
若しくはいくつかの壁セグメントを省略したオープン型
のパターンでもよい。本発明に従う空気誘電体構造のセ
ルは、層２０が存在するかどうか若しくは層２０の対応
箇所に開口が存在するかどうかに応じて、上下の層に関
してオープン型若しくはクローズ型のいずれの形をも取
りうる。比較的オープン型の壁セグメント１４のパター
ンでも、一つ以上の壁パターンを覆う比較的大きい寸法
の閉ざされた多角形を形成することができる。このよう
な閉ざされた領域が層に形成されそしてこの領域が表面
２０により閉ざされる場合には、空気誘電体構造を形成
する除去可能な材料の除去は、後続の装置の層の形成の
前になされねばならない。他方、本発明は又、基板の表
面に平行若しくは垂直な方向またはこれらの組み合わせ
の方向でオープン状態の構造の形成を可能にする。
【００２５】更に具体的に言うと、本発明の他の実施例
においては、異なる製造シーケンスの使用を可能とする
オープン型若しくはクローズ型のセル構造が使用されう
る。クローズ型のセル構造は、スタッド１２の最大の横
方向の強度補強を与えるが、各層が形成されるごとに、
空気誘電体空洞から材料を除去する付加的な処理工程を
必要とする。図１５のようなオープン型のセル壁パター
ンは、もしも開口が層２０に設けられていれば、複数の
層の空気誘電体容積からの材料の同時的な除去を可能と
する。更に、オープン型のセル構造の壁１４及び層２０
には、より少ない量の材料が与えられているので、導体
の単位長当たり低い誘電率が達成されうる。
【００２６】しかしながら、本発明の実施は、任意の装
置の若しくは或る装置内の任意の単一層のオープン型若
しくはクローズ型のセル構造の一方のみに限定されない
ことが明らかである。オープン・セル及びクローズ・セ
ルという呼び方は、この構造を、これを最も効率よくそ
して有利に形成するプロセスの相違点に関連ずけるため
に使用される。特定な大規模集積回路において望まれ且
つ必要とされる、導体を周期的に支持するためにまたは
導体スタッドを周期的に横に支持するために絶縁壁を与
えることにより従来実現された長さよりも長い導体の単
位長さ当たりの平均誘電率の減少を可能とする構造とし
て、本発明に従う壁形成のレンジをとらえることができ
る。例えば、図１の（ａ）の構造は、壁部分２２を除去
した壁を形成することにより、わずかに強度が減少され
たオープン型のセル構造に容易に変形されることができ
る。図２乃至図１１を参照すると、本発明の基本的な形
の製造が示されている。図２に示すごとく、比較的厚い
除去可能な材料の層３０（これは壁の高さを規定する）
が、基板１０（導体パターンが形成されているものとす
る）の上に付着される。この構造はついで、低温の化学
的蒸着（ＣＶＤ）プロセスにより付着された例えば二酸
化シリコンのようなパッシベーション層３２により、若
しくは二酸化シリコン層、例えばアルミニウム酸化物の
ような材料の反応性イオン・エッチ（ＲＩＥ）停止層及
び二酸化シリコンの上層を含む合成パッシベーション層
３２により覆われる。除去可能層３０は望ましくは水溶
性ガラス若しくはポリイミドのような有機ポリマであ
る。
【００２７】パッシベーション層３２は、パターン化の
ためにマスク３４によりマスクされる。マスク３４は、
例えばフォトリソグラフィ若しくは電子ビーム若しくは
ｘ線リソグラフィのような周知のプロセスにより形成さ
れうる。マスク３４は、狭いマスク開口３８で示す壁位
置及び広いマスク開口３６で示す導体スタッドの所望パ
ターンを与える。パッシベーション層は次いでこれの組
成に適応した一つ以上のエッチング・ステップを使用し
てパターン化され、そしてマスク３４が除去されて、マ
スクとしてパターン化されたパッシベーション層を残し
そしてこれは除去可能な材料層３０の一部分を除去する
ためのマスクとして使用される。次いで、除去可能材料
層がドライ・エッチングにより除去されて、図３に示す
構造が形成される。ここから明らかなように、パッシベ
ーション層３２の開口３６及び３８に整列して除去可能
材料層３０の部分を除去することは、この除去可能材料
層内に上記に対応する広い開口３６’狭い開口３８’を
形成する。図２及び図３に示される開口パターンは、図
４の壁及びスタッド・パターンの上面から見た断面３ー
３に対応する。
【００２８】図４から、壁セグメントが２次元のネット
ワーク即ちパターンを形成すること、そして壁同士の交
差は、構造的な頑丈さを与える位置にあるスタッド位置
で生じることが望ましいことが明らかである。壁のネッ
トワークの形状は、例えば三角形、四角形、六角形等、
若しくはこれらを部分的に含むもの、曲がりくねったパ
ターン、若しくはこれを部分的に含むもの若しくはこれ
らの形状のどのような組み合わせのパターンでもよい。
【００２９】設計の観点から言うと、曲がりくねったパ
ターン若しくは六角形の蜂の巣状のパターンが望まし
い。その理由は、これは、壁の厚さが薄くても高い強さ
を示し、そして隣接するスタッド位置相互間で規則的に
延びないパターンを与えるからである。この選択の理論
的根拠は、スタッド位置相互間で直接延びる壁（例えば
４２及び４４）は、平均誘電率及びスタッド相互間の容
量結合を増大するからである。これと対照的に、スタッ
ド４８を注目すると、これらスタッド４８相互間及びス
タッド４８’相互間は同じように分離されそして２つの
壁により接続されていても、スタッド４８相互間４６に
は空気誘電体だけが存在し、従ってスタッド４８相互間
の容量結合はスタッド４８’相互間のよりもはるかに小
さい。従って、壁セグメント４２及び４４若しくはこれ
らの一部分を除去することが望ましく、そしてこれは、
残りの壁ネットワーク若しくはパターンにより与えられ
る構造的堅固さを著しく減少することなく容易になされ
ることができる。更に、例えば４８”のように、壁ネッ
トワークはすべてのスタッドを支持する必要はない。そ
の理由は、残りのネットワーク即ちパターンの構造的な
堅固さが、このような領域を、平坦化のための研磨の間
の剪断力から効果的に保護するからである。
【００３０】次に、図５に示すように、例えば二酸化シ
リコンのような絶縁材料の層５０が、この構造の形状に
沿って望ましくは化学蒸着により付着される。この形状
に沿った付着は、方向性を持たず従ってスタッド開口３
６’内に側壁５２を形成しそして壁開口３８’を充填し
て壁セグメント５４を形成する。次いで図６に示すよう
に、例えばテトラフルオロメタンのようなフッ化された
炭化水素を用いた方向性のＲＩＥエッチ・バックのよう
な垂直方向のエッチングがなされ、層３２の上面及びス
タッドの開口３６’の底部から絶縁材料層５０を除去す
る。このプロセスはこの絶縁材料を除去するに必要な時
間よりも長い時間継続されうる。その理由は、スタッド
用の開口の底部に対して良好な電気的接続がなされるよ
うにこの底部をクリーニングする効果があるからであ
る。絶縁材料層５０と同じ材料（例えば二酸化シリコ
ン）のパッシベーション層３２がエッチされ、そしても
しもパッシベーション層３２が最初に十分な厚さに形成
されるならば、このパッシベーション層３２をある程度
除去してもこの構造に与える影響は少ない。
【００３１】図７に示すように、スタッドの開口即ち溝
３６’は次いで任意の方法により金属若しくは他の導電
性金属７０で充填され、そして機械的研磨若しくは化学
・機械的研磨により表面から付着材料を除去することに
よりこの表面が平坦化される。
【００３２】この分野で周知なように、研磨スラリの化
学的成分は良好な材料除去を生じるように調整されう
る。スタッド７０の導電性材料（例えば金属）が表面か
らわずかに突き出るように若しくは少なくとも層の表面
以下に引っ込まないようにこの導電性材料をわずかに除
去することが望ましい。除去可能な材料３０は所定の位
置に留まっているので、スタッド７０は平坦化研磨の間
の剪断力により損傷を受けない。もしも所望されるなら
ば、図１（Ｂ）の表面２０を形成するためにパッシベー
ション層３２の厚さ（図８）を適切な値にするために、
平坦化プロセスの間に、付加的な絶縁物の付着を行うこ
とができる。このような絶縁層及び支持層は、導体１６
に対する付加的な支持体として働く。その理由は、残存
するパッシベーション層３２の厚さが、例えば化学・機
械的研磨のような先行の平坦化プロセスに基ずき変化す
ることがあるからである。
【００３３】図８に示すように、一以上の層８０が、図
７の平坦化された表面７２上に付着される。これらの層
は、平坦化プロセスの間に付着された材料と同様な絶縁
材料層及び／若しくは次の導電性パターンを形成するた
めの他の導電性材料の層を含みうる。この付着層８０
は、マスク層８２により覆われる。このマスク層８２
は、除去可能な材料層３０の除去を敏速に進行させるた
めに長く且つ狭いスリットの形をした開口８４を有する
ことが望ましい。
【００３４】次いで図９に示すように、望ましくはテト
ラフルオロメタン内での誘電体層８０及び３２のＲＩＥ
エッチングにより、スリット９０が除去可能材料層３０
に達するまで層８０及び３２を通って形成される。そし
てこの除去可能層３０は図９に示すように、空気誘電体
空隙即ちキャビティを形成するように除去される。次い
で、スリットは、望ましくはＣＶＤプロセスにより例え
ば二酸化シリコンのような絶縁材料を付着することによ
り閉ざされる。１１０及び１１４により示されるように
この材料がいくらかキャビティ内に付着することは避け
られない。しかしながら、この付着の方向性を最大にす
るようにプロセスが行われるならば、この余分に付着し
た材料は、導体相互間の平均誘電体率を著しく増大しな
い。もしも平坦化が図６のレベル７４迄続けられそして
層８０が導電性材料だけで構成されているならば、この
スリットの閉鎖は省略されることができる。この場合に
は、スリット８４は広く形成されそして図１の（Ａ）の
導体１６及び１８相互間を分離する。しかしながら、こ
の層の上には更に層を形成することはできない。
【００３５】他方、層８０が導体を含んでいると、スリ
ット内に絶縁物を充填することは、同一層内の導体相互
間に２つ以上の直列キャパシタンスを形成することにな
り、この結果これらの間に容量結合を増大する。同時
に、連続的な表面が形成され、そしてこの上に図２乃至
図１０のプロセスが繰り返されて所望の複雑度の装置が
形成されうる。
【００３６】もしも層８０が導体を含まなければ、スタ
ッド７０を露出するまで表面を再び平坦化しそして図１
（Ａ）及び（Ｂ）の構造を完成するために、導電性で且
つパターン可能な層１１６を付着することが必要であ
る。かくして層３２は図１の（Ｂ）の表面層２０を形成
し、そして図１（Ｂ）の導体１６は層１１６をパターン
化する事により形成される。
【００３７】図１の（Ｂ）及び図１１の構造は、６角形
の閉ざされた壁パターンと、上部及び下部の層２０及び
基板とにより密封された空気誘電体セルを含むことに注
目されたい。従って、各層が形成される時に、除去可能
材料３０をこの閉ざされたセルから除去することが必要
である。しかしながら、壁パターンのいくらかの部分だ
けがこのような閉ざされたセルを含むことが出来そして
オープン壁パターンだけを含む領域からの除去可能材料
の除去は、複数の層に亘って遅らされることが出来る。
除去可能材料は、ウエット・エッチングではなくプラズ
マ・エッチングにより除去されるのが望ましいので、こ
の材料除去プロセスは、構造の残部を損傷することなく
かなりの厚さ（例えば多数の層）及び曲がったパス即ち
通路に亘って生じうる。同じチップ内の異なる機能ブロ
ックを接続する長い導体線が存在する領域で、除去材料
の容積が常にアクセスされるように、全体的な回路設計
が決められねばならない。
【００３８】空気誘電体構造の採用は、例えば同じチッ
プ上の機能ブロック相互間の長い配線のようなこの空気
誘電体方式の電子的なパフォーマンス・ゲインの恩恵を
受ける領域に制限されうることに注目されたい。又、高
密度の金属スタッド及び配線領域では、リソグラフィッ
ク・デザイン・ルールが厳しいために、一時的に付着さ
れる誘電体の除去による空気誘電体の形成は困難であ
る。更に、誘電体材料を有するチップ領域は、空気誘電
体を有する領域よりも機械的に安定している。従って、
構造的信頼性の改善を、空気誘電体を有する領域に限定
することが望ましい。かくして、製造の容易性の点を考
えて、空気誘電性の領域及び除去可能材料が残存してい
る領域をどこに形成するかを決めることが出来る。狭い
空気誘電体のための除去可能材料は、低い誘電率で且つ
ワイアによる相互接続線の処理温度レンジで熱的に安定
な材料である。ガラス状ボロシリケイト及びポリイミド
の重合化合物がこの目的に適する。
【００３９】空気の誘電率は１．０であり、そして任意
の絶縁物の誘電率は数倍大きいので、絶縁材料がどこか
の位置に存在すると導体相互間の容量結合を増大するこ
とに注目されたい。従って、本発明は、壁ネットワーク
即ちパターンの十分な強度を維持しながら、最小の壁材
料を残存させる。本発明が対象とする容量結合の減少
は、３次元的な問題を含む。同じ方向である距離延び
る、スタッド１２及び７０を含むすべての導体構造が考
えられねばならず、そして壁パターンはこれらの間の容
量結合を減少するように調整されねばならない。従っ
て、基板１０に関連する導体は、図１５に示すように基
板内にではなく基板の表面上に形成されねばならない。
同様に、後続の層に形成される導体は、これの表面内に
埋め込まれてはならない。その理由は、この層の誘電体
が導体相互間の容量結合を増大するからである。
【００４０】この理由のために、壁パターン即ちネット
ワークは、導体の上下で導体に対して大きな角度で形成
されねばならない。これは通常多層装置を設計する上で
重要であり、その理由は、スタッドによる相互接続効率
を最大にするために、交互の層内の導体が互いに垂直に
なるからである。しかしながら、このことは単一層の導
体は互いに平行に形成されることを意味する。このよう
な場合には、容量結合は、壁を導体相互間にではなく導
体上に配置することにより最小にされる。図４に関して
説明した理由即ち壁は隣接するスタッド相互間に延びて
はならないと言う理由のために、導体が隣接する層上で
平行に延びる場合には、壁は導体上に配置されてはなら
ない。しかしながら、図１２乃至１４に関して説明する
本発明の方法により可能となる場所で導体上に壁を形成
することにより構造的及び電気的な利点が達成される。
勿論、壁は上側の導体に一致するが、壁セグメントの高
さを減少することはこの壁セグメントの全長の亘ってな
されない。
【００４１】図１２は、図３に示した時点のプロセスに
対応する。ここに示す構造は、基板１０の厚さが示され
ておらずそして表面１２０が基板１０の表面及び図１の
（Ｂ）の層２０の表面を表すことを除いて同じである。
更に、今まで説明しなかった導体１２４が示されてお
り、更にこれは追加のパッシベーション層１２２により
覆われている。壁及びスタッドのための溝が上述のよう
に形成される。もしも大きな断面のスタッドが望まれる
ならば、点線１２６により示されるように導体１２４の
横方向の寸法よりも大きいスタッド用の溝が形成されう
ることに注目されたい。図１３に示されるように、側壁
１３２（これは剪断力による損傷に対してスタッドを補
強する）表面１２０まで到達し、そしてスタッド自体は
導体１２４と同じか若しくはこれに等しい横寸法にされ
うる。
【００４２】図６の構造に対応するものとして図１３に
示されているのは、充填されている壁の溝でありそして
ＣＶＤプロセスにより形成されたスタッドの側壁であ
る。導体１２４の上のパッシベーション層１２２を除去
するためのエッチングは又、導体１２４’の上側の壁の
溝１２８内の層１２２に開口をあける。しかしながら、
この後者の開口はあまり重要でない。その理由は、この
開口は絶縁材料で充填され次いで後続のエッチ・バック
プロセスにより影響されずに、導体１２４に至るスタッ
ド溝の底部を開けるからである。
【００４３】導体１２４’上に形成される壁セグメント
の高さはこの導体の高さだけ減少されていることに注目
されたい。このように高さの低い壁は、いっぱいの高さ
の壁よりも剪断力に対して安定である。この安定性は、
このような壁部分の厚さをわずかに増大することによっ
て壁の材料を少しつけ加えることにより著しく改善され
る。この安定性の増加は、例えば導体と一致していない
他の位置１３４の壁の厚さを減少することにより行われ
る。かくして、壁ネットワーク若しくはパターンのデザ
イン上このような位置に壁を設けることを避けることが
出来なくても、導体１２４’及び１２４”の間の平均誘
電率は最小の値に保たれる。この装置は、図１４に示す
ように除去可能な材料の除去の後にセルを封止する事に
より完成される。図１４は上述の図１０若しくは図１１
に対応する。
【００４４】図１５に示す本発明の実施例は、導体上に
壁を形成することに加えて、導体パターンが閉ざされた
型の六角形でなくオープン型であるので、図１の（Ａ）
及び（Ｂ）の実施例と異なる。それにも関わらず、図１
５の実施例は層２０により層の間で閉ざされている。
【００４５】しかしながら、装置デザインにより要求さ
れるように、いくつかの層に亘る除去可能な層の除去を
するために開口が残されている。このようなオープン・
デザインを図１６乃至１９を参照して説明する。
【００４６】図１６は図１５の実施例で使用されうるオ
ープン型の壁パターンの平面図である。壁１４は、どの
方向の剪断力にも耐える強度を与えるために、曲がりく
ねったパターン若しくは他の２次元的なパターンである
のが望ましい。所望の場所に追加的な短い壁セグメント
１６０を形成することが出来る。
【００４７】図１７は平坦化の後の構造を示す。この図
１７は上述の図７若しくは１３に対応する。しかしなが
ら、この場合には、パッシベーション層３２が好ましく
はエッチングにより除去され、そして導体層１８０が、
スタッド１３２、壁１３４、１３６及び除去可能層３０
の表面に直接付着される。導体層は、高導電率及び高い
強度を同時に達成する例えば銅及び金のような複数の互
いに異なる層の合成層若しくは単一層でもよい。導体層
１８０は、既知の技術により所望のパターンに形成され
る。追加の層を形成するために、除去可能な材料の追加
の層１８４及びパッシベーション層１８６が、オープン
導体パターンの上に直接付着されそして壁１６０’及び
スタッド１３２’を形成するためにプロセスが繰り返さ
れる。
【００４８】導体層１８０のパターン化の間に除去され
る除去可能材料（例えば１９０）は、次の除去可能材料
の付着時に代えられることに注目されたい。更に、この
プロセスは、図１の（Ｂ）の絶縁層２０を介在させるこ
となく、図１の（Ａ）のようなクローズ型の多角形デザ
インの壁ネットワークの形成を可能とすることに注目さ
れたい。更に、除去可能材料を除去するためのステップ
の数は１つに減少されうることに注目されたい。
【００４９】この技法が図１６のようなオープン型壁パ
ターンに用いられるときの高度なオープン性は、基板１
０上の２つの層を通って形成される図１９に示す本発明
の実施例の斜視図から認められよう。２つの層の間の境
界は、点線１９２により示されている。しかしながら、
例えば導体１９４が周期的に埋め込まれてこれらの導体
の長さを横切るすべての方向における支持を与えるほぼ
連続的な構造が可能である。かくして、本発明の実施例
は、圧縮及び剪断力に対して相当強い構造的強度を維持
しながら、大規模な空気誘電体構造内の導体を支持する
のに使用される絶縁材料を著しく減少する。更に一般的
な概念で述べると、図１５に示すようにもしも表面層２
０が金属線若しくはスタッドの対する天井の層として働
くならば、複数の互いに異なるパーソナライゼーション
層の壁は互いに整列されなくともよい。
【００５０】
【発明の効果】本発明は、構造的に強い強度を備え且つ
延長された導体相互間の容量結合が減少されるという２
つの利点を同時に備え、多様なデバイス・デザインに適
合できる多様な空気誘電体構造の形成を可能にする。デ
バイス層の一つの領域における構造的な堅固さは、容量
結合の減少がクリチカルである隣接領域において利用さ
れうる。本発明に従う空気誘電体構造は、電気的パフォ
ーマンスに対するインパクトが最も重要である領域に限
って使用されることが出来る。空気誘電体構造により、
長い接続線相互間の望ましくない信号結合を最小にしな
がらチップの全体的な構造的な堅固さが著しく改善され
る。
【００５１】本発明について、特定な実施例について説
明したが、本発明の範囲内で種々な修正及び変更が可能
であることは、当業者に明らかである。
【図面の簡単な説明】
【図１】本発明に従う２つの構造の斜視図である。
【図２】図１の（Ａ）及び（Ｂ）に対応する本発明の実
施例の製造工程を示す断面図である。
【図３】図１の（Ａ）及び（Ｂ）に対応する本発明の実
施例の製造工程を示す断面図である。
【図４】図３、図６若しくは図７の製造工程における壁
及びスタッドのパターンの平面図である。
【図５】図１の（Ａ）及び（Ｂ）に対応する本発明の実
施例の製造工程を示す断面図である。
【図６】図１の（Ａ）及び（Ｂ）に対応する本発明の実
施例の製造工程を示す断面図である。
【図７】図１の（Ａ）及び（Ｂ）に対応する本発明の実
施例の製造工程を示す断面図である。
【図８】図１の（Ａ）及び（Ｂ）に対応する本発明の実
施例の製造工程を示す断面図である。
【図９】図１の（Ａ）及び（Ｂ）に対応する本発明の実
施例の製造工程を示す断面図である。
【図１０】図１の（Ａ）及び（Ｂ）に対応する本発明の
実施例の製造工程を示す断面図である。
【図１１】図１の（Ａ）及び（Ｂ）に対応する本発明の
実施例の製造工程を示す断面図である。
【図１２】本発明の他の実施例の製造工程を示す断面図
である。
【図１３】本発明の他の実施例の製造工程を示す断面図
である。
【図１４】本発明の他の実施例の製造工程を示す断面図
である。
【図１５】本発明に従うオープン型のセルの実施例の一
つの型の斜視図である。
【図１６】本発明のオープン型のセルの製造工程を示す
断面図である。
【図１７】本発明のオープン型のセルの製造工程を示す
断面図である。
【図１８】本発明のオープン型のセルの製造工程を示す
断面図である。
【図１９】本発明のオープン型のセルの実施例の他の形
の斜視図である。
【符号の説明】
１０・・・基板 １２・・・スタッド １４・・・壁 １６、１８・・・導体 ２０・・・表面 ３０・・・除去可能な材料 ３２・・・パッシベーション層 ３４・・・マスク ３６、３８・・・開口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クラウス・ディ・ベイア アメリカ合衆国 ニューヨーク州 ポーキ プシー キング・ウッド・レーン ４番地 (72)発明者 ビリィ・エル・クロウダ アメリカ合衆国 ニューヨーク州 パット マム・ベレイ オスカワナ・レイク・ロー ド 401番地 (72)発明者 ステファン・イー・グレコ アメリカ合衆国 ニューヨーク州 ラグラ ンジビル ジェニファ・ヒル・ロード ボ ックス255ビー アール・アール３番地

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】パターン状の導体が形成された第１層と、 該第１層上に形成され上記導体の所定接続点にそれぞれ
    接続された複数個の導電性接続柱と、 該接続柱相互間に形成されて該接続柱を支える絶縁性材
    料の壁部材と、 上記複数個のうち選択された接続柱のそれぞれの上端に
    接続されて伸びる導体とを有し、上記壁部材相互間には
    空気が存在する多層回路装置。
  2. 【請求項２】上記壁部材は多角形状に互いに連結され、
    そして複数個の多角形が互いに連結されていることを特
    徴とする請求項１の多層回路装置。
  3. 【請求項３】上記複数個の多角形のうち少なくとも一つ
    の多角形の辺のうち少なくとも一つには上記絶縁性材料
    の壁部材が設けられていないことを特徴とする請求項２
    の多層回路装置。
  4. 【請求項４】上記多角形の辺の少なくとも一つの辺の絶
    縁性材料の壁部材の高さは他の辺の壁部材の高さよりも
    低いことを特徴とする請求項２の多層回路装置。
  5. 【請求項５】上記高さの低い壁部材の厚さは他の壁部材
    の厚さよりも薄いことを特徴とする請求項４の多層回路
    装置。
  6. 【請求項６】内部に半導体回路が形成され表面にパター
    ン状の導体が形成された半導体基板と、 該半導体基板の表面に形成され上記導体の所定接続点に
    それぞれ接続された複数個の導電性接続柱と、 該接続柱相互間に形成されて該接続柱を支える絶縁性材
    料の壁部材と、上記複数個のうち選択された接続柱のそ
    れぞれの上端に接続されて伸びる導体とを有し、上記壁
    部材相互間には空気が存在する半導体装置。
  7. 【請求項７】上記壁部材は多角形状に互いに連結され、
    そして複数個の多角形が互いに連結されていることを特
    徴とする請求項６の半導体装置。
  8. 【請求項８】上記複数個の多角形のうち少なくとも一つ
    の多角形の辺のうち少なくとも一つには上記絶縁性材料
    の壁部材が設けられていないことを特徴とする請求項７
    の半導体装置。
  9. 【請求項９】上記多角形の辺の少なくとも一つの辺の絶
    縁性材料の壁部材の高さは他の辺の壁部材の高さよりも
    低いことを特徴とする請求項７の半導体装置。
  10. 【請求項１０】上記高さの低い壁部材の厚さは他の壁部
    材の厚さよりも薄いことを特徴とする請求項９の半導体
    装置。
  11. 【請求項１１】基板の表面に導体をパターン状に形成
    し、 上記表面上に除去可能な材料の層を形成し、 上記導体への接続を行う箇所に対応する上記除去可能な
    材料層の場所に広い開口を形成し、上記導体への接続を
    行わない箇所に対応する上記除去可能な材料層の場所に
    狭い開口を形成し、 上記広い開口の内壁を覆うようにそして上記狭い開口全
    体を充填するように絶縁材料を付着し、 上記広い開口の底部の上記絶縁材料を除去し、 上記広い開口内を導電性材料で充填し、 上記広い開口内の上記導電性材料の上端に接続するよう
    に導体のパターンを形成し、 上記除去可能な材料を除去することを含む多層回路を製
    造方法。
JP5220798A 1992-12-15 1993-09-06 多層回路装置 Pending JPH0722583A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99067892A 1992-12-15 1992-12-15
US990678 1997-12-15

Publications (1)

Publication Number Publication Date
JPH0722583A true JPH0722583A (ja) 1995-01-24

Family

ID=25536415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5220798A Pending JPH0722583A (ja) 1992-12-15 1993-09-06 多層回路装置

Country Status (3)

Country Link
US (2) US5530290A (ja)
EP (1) EP0603104A1 (ja)
JP (1) JPH0722583A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012501077A (ja) * 2008-08-29 2012-01-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド チップ・パッケージ相互作用安定性を高めるための応力緩和ギャップを含む半導体デバイス。

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5516720A (en) * 1994-02-14 1996-05-14 United Microelectronics Corporation Stress relaxation in dielectric before metallization
US5645684A (en) * 1994-03-07 1997-07-08 The Regents Of The University Of California Multilayer high vertical aspect ratio thin film structures
US5750415A (en) * 1994-05-27 1998-05-12 Texas Instruments Incorporated Low dielectric constant layers via immiscible sol-gel processing
KR0134108B1 (ko) * 1994-06-30 1998-04-20 김주용 반도체 소자의 제조방법
DE4441898C1 (de) * 1994-11-24 1996-04-04 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelementes
US5670828A (en) * 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
JP3359780B2 (ja) * 1995-04-12 2002-12-24 三菱電機株式会社 配線装置
US5981384A (en) 1995-08-14 1999-11-09 Micron Technology, Inc. Method of intermetal dielectric planarization by metal features layout modification
JP2836542B2 (ja) * 1995-10-17 1998-12-14 日本電気株式会社 半導体装置の製造方法
US5908318A (en) * 1995-12-08 1999-06-01 Advanced Micro Devices, Inc. Method of forming low capacitance interconnect structures on semiconductor substrates
US5677241A (en) * 1995-12-27 1997-10-14 Micron Technology, Inc. Integrated circuitry having a pair of adjacent conductive lines and method of forming
JP3887035B2 (ja) * 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
JP2773729B2 (ja) * 1996-02-29 1998-07-09 日本電気株式会社 半導体装置の製造方法
US6057224A (en) * 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
US5949144A (en) * 1996-05-20 1999-09-07 Harris Corporation Pre-bond cavity air bridge
US5814555A (en) 1996-06-05 1998-09-29 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to lessen capacitive coupling
US6376330B1 (en) 1996-06-05 2002-04-23 Advanced Micro Devices, Inc. Dielectric having an air gap formed between closely spaced interconnect lines
US5953626A (en) * 1996-06-05 1999-09-14 Advanced Micro Devices, Inc. Dissolvable dielectric method
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6746959B2 (en) * 1996-07-26 2004-06-08 Lg Philips Lcd Co., Ltd. Liquid crystal display and method
US5731223A (en) * 1996-09-24 1998-03-24 Lsi Logic Corporation Array of solder pads on an integrated circuit
US5744865A (en) * 1996-10-22 1998-04-28 Texas Instruments Incorporated Highly thermally conductive interconnect structure for intergrated circuits
US6037253A (en) * 1997-01-27 2000-03-14 Chartered Semiconductor Manufacturing Company, Ltd. Method for increasing interconnect packing density in integrated circuits
JPH1140665A (ja) * 1997-07-18 1999-02-12 Nec Corp 半導体集積回路およびその製造方法
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
US5891797A (en) * 1997-10-20 1999-04-06 Micron Technology, Inc. Method of forming a support structure for air bridge wiring of an integrated circuit
US5869379A (en) * 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
EP0924760A3 (en) * 1997-12-19 2001-05-16 Texas Instruments Incorporated Address transition detection circuit
US6160316A (en) * 1998-03-04 2000-12-12 Advanced Micro Devices, Inc. Integrated circuit utilizing an air gap to reduce capacitance between adjacent metal linewidths
US7211496B1 (en) * 1998-04-22 2007-05-01 International Business Machines Corporation Freestanding multiplayer IC wiring structure
US6097092A (en) 1998-04-22 2000-08-01 International Business Machines Corporation Freestanding multilayer IC wiring structure
US6509590B1 (en) * 1998-07-20 2003-01-21 Micron Technology, Inc. Aluminum-beryllium alloys for air bridges
US6268261B1 (en) * 1998-11-03 2001-07-31 International Business Machines Corporation Microprocessor having air as a dielectric and encapsulated lines and process for manufacture
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
JP2000332010A (ja) * 1999-03-17 2000-11-30 Canon Sales Co Inc 層間絶縁膜の形成方法及び半導体装置
US6130151A (en) 1999-05-07 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of manufacturing air gap in multilevel interconnection
US6204165B1 (en) 1999-06-24 2001-03-20 International Business Machines Corporation Practical air dielectric interconnections by post-processing standard CMOS wafers
US6556962B1 (en) 1999-07-02 2003-04-29 Intel Corporation Method for reducing network costs and its application to domino circuits
US6255712B1 (en) 1999-08-14 2001-07-03 International Business Machines Corporation Semi-sacrificial diamond for air dielectric formation
US6211057B1 (en) * 1999-09-03 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for manufacturing arch air gap in multilevel interconnection
TW439147B (en) * 1999-12-20 2001-06-07 United Microelectronics Corp Manufacturing method to form air gap using hardmask to improve isolation effect
FR2803092B1 (fr) * 1999-12-24 2002-11-29 St Microelectronics Sa Procede de realisation d'interconnexions metalliques isolees dans des circuits integres
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US7211512B1 (en) 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6674167B1 (en) 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
US6423629B1 (en) 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
JP2002231721A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
DE10161312A1 (de) * 2001-12-13 2003-07-10 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
US20040077107A1 (en) * 2002-10-17 2004-04-22 Nantero, Inc. Method of making nanoscopic tunnel
US20040087162A1 (en) * 2002-10-17 2004-05-06 Nantero, Inc. Metal sacrificial layer
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
US7071532B2 (en) * 2003-09-30 2006-07-04 International Business Machines Corporation Adjustable self-aligned air gap dielectric for low capacitance wiring
US20080029841A1 (en) * 2003-11-03 2008-02-07 International Business Machines Corporation Structure and method for forming a dielectric chamber and electronic device including dielectric chamber
US7018916B2 (en) * 2003-11-03 2006-03-28 International Business Machines Corporation Structure and method for forming a dielectric chamber and electronic device including the dielectric chamber
US7094689B2 (en) * 2004-07-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap interconnect structure and method thereof
DE102005008476B4 (de) * 2005-02-24 2006-12-21 Infineon Technologies Ag Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
US7629225B2 (en) 2005-06-13 2009-12-08 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
US7439172B2 (en) * 2007-01-16 2008-10-21 International Business Machines Corporation Circuit structure with low dielectric constant regions and method of forming same
US7485567B2 (en) * 2007-02-02 2009-02-03 International Business Machines Corporation Microelectronic circuit structure with layered low dielectric constant regions and method of forming same
WO2010022970A1 (en) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc. A semiconductor device including stress relaxation gaps for enhancing chip package interaction stability
US7896692B2 (en) * 2009-05-15 2011-03-01 Leviton Manufacturing Co., Inc. Method of improving isolation between circuits on a printed circuit board
DE102020202262A1 (de) * 2020-02-21 2021-08-26 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer nanoskaligen Kanalstruktur

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318248A (ja) * 1988-06-20 1989-12-22 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925880A (en) * 1971-04-29 1975-12-16 Signetics Corp Semiconductor assembly with beam lead construction and method
JPS4834686A (ja) * 1971-09-09 1973-05-21
JPS63179548A (ja) * 1987-01-21 1988-07-23 Mitsubishi Electric Corp 半導体集積回路装置の配線構造
JPH0783053B2 (ja) * 1987-06-19 1995-09-06 三菱電機株式会社 半導体装置
JPS6489939A (en) * 1987-09-28 1989-04-05 Tokai Rubber Ind Ltd Brush for small-sized motor
JPH01189939A (ja) * 1988-01-26 1989-07-31 Nec Corp 半導体集積回路
JPH0727968B2 (ja) * 1988-12-20 1995-03-29 株式会社東芝 半導体集積回路装置
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JP3074713B2 (ja) * 1990-09-18 2000-08-07 日本電気株式会社 半導体装置の製造方法
US5372969A (en) * 1991-12-31 1994-12-13 Texas Instruments Incorporated Low-RC multi-level interconnect technology for high-performance integrated circuits
EP0550910A1 (en) * 1991-12-31 1993-07-14 Texas Instruments Incorporated Advanced low RC multi-level interconnect technology for high performance integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318248A (ja) * 1988-06-20 1989-12-22 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012501077A (ja) * 2008-08-29 2012-01-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド チップ・パッケージ相互作用安定性を高めるための応力緩和ギャップを含む半導体デバイス。

Also Published As

Publication number Publication date
EP0603104A1 (en) 1994-06-22
US5444015A (en) 1995-08-22
US5530290A (en) 1996-06-25

Similar Documents

Publication Publication Date Title
US5530290A (en) Large scale IC personalization method employing air dielectric structure for extended conductor
US8786087B2 (en) Semiconductor device having damascene interconnection structure that prevents void formation between interconnections having transparent dielectric substrate
KR100847649B1 (ko) 반도체 장치
JP7345568B2 (ja) ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
CN111758163B (zh) 三维nand存储器件以及形成其的方法
JPH08250592A (ja) 集積回路用の空気−誘電体伝送線
US5696030A (en) Integrated circuit contacts having improved electromigration characteristics and fabrication methods therefor
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
JP2000021879A (ja) 二重波形模様構造体とその形成方法
US6171971B1 (en) Freestanding multilayer wiring structure
US8679937B2 (en) Method for fabricating a capacitor and capacitor structure thereof
CN111066146A (zh) 三维存储器件中的具有处于衬底内的导电部分的接触结构及其形成方法
JPH11274158A (ja) 集積回路の金属被覆内の応力を低減する方法及びそれにより生成された集積回路
US7211496B1 (en) Freestanding multiplayer IC wiring structure
GB2306776A (en) Multilevel interconnection structure
KR20250057880A (ko) 상단 비아 상호연결부
JP3109478B2 (ja) 半導体装置
JP2001176746A (ja) インダクタを有する半導体デバイスの製造方法
US7109565B2 (en) Finger metal-insulator-metal capacitor device with local interconnect
US4286374A (en) Large scale integrated circuit production
JP2001210715A (ja) 少なくとも２つの金属構造体が配置された基板とその製作方法
US20040245639A1 (en) Structure for reducing stress-induced voiding in an interconnect of integrated circuits
US6706589B2 (en) Manufacturing of capacitors with metal armatures
US7916449B2 (en) Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures
KR100289962B1 (ko) 반도체장치및그제조방법