JPH0722618A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0722618A JPH0722618A JP15233093A JP15233093A JPH0722618A JP H0722618 A JPH0722618 A JP H0722618A JP 15233093 A JP15233093 A JP 15233093A JP 15233093 A JP15233093 A JP 15233093A JP H0722618 A JPH0722618 A JP H0722618A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- amorphous
- gate oxide
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】従来よりも低抵抗のゲート電極を形成する半導
体装置の製造方法を提供する。 【構成】Ｓｉ基板１０の表面に形成されたゲート酸化膜
１２を介して、厚さ１０００ÅアモルファスＳｉ膜２２
を形成する（図１（ａ））。次に、厚さ２５００Åの多
結晶Ｓｉ膜２４を形成する（図１（ｂ））。次に、多結
晶Ｓｉ膜２４に、Ｐイオンを１００ＫｅＶで１×１０16
ｃｍ-2注入する。これにより、多結晶Ｓｉ膜２４は、Ｐ
を高濃度に含有したアモルファスＳｉ膜２６に変化する
（図１（ｃ））。その後、熱処理によりアモルファスＳ
ｉ膜２２，２６は結晶粒径の大きな多結晶Ｓｉ膜２８に
変化する（図１（ｄ））。
体装置の製造方法を提供する。 【構成】Ｓｉ基板１０の表面に形成されたゲート酸化膜
１２を介して、厚さ１０００ÅアモルファスＳｉ膜２２
を形成する（図１（ａ））。次に、厚さ２５００Åの多
結晶Ｓｉ膜２４を形成する（図１（ｂ））。次に、多結
晶Ｓｉ膜２４に、Ｐイオンを１００ＫｅＶで１×１０16
ｃｍ-2注入する。これにより、多結晶Ｓｉ膜２４は、Ｐ
を高濃度に含有したアモルファスＳｉ膜２６に変化する
（図１（ｃ））。その後、熱処理によりアモルファスＳ
ｉ膜２２，２６は結晶粒径の大きな多結晶Ｓｉ膜２８に
変化する（図１（ｄ））。
Description
【０００１】
【産業上の利用分野】本発明は、ゲート酸化膜の上にゲ
ート電極を形成する半導体装置の製造方法に関する。
ート電極を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＭＯＳＦＥＴ（ＭＯＳトランジスタ）の
基本構造は、Ｓｉ基板の表面に厚さ数１００Åのゲート
酸化膜（ＳｉＯ2 ）を介してゲート電極が形成され、こ
れらの左右にソースとドレインが形成された構造であ
り、一般にゲート電極は多結晶Ｓｉで形成されている。
図２を参照してゲート電極の従来の形成方法を説明す
る。
基本構造は、Ｓｉ基板の表面に厚さ数１００Åのゲート
酸化膜（ＳｉＯ2 ）を介してゲート電極が形成され、こ
れらの左右にソースとドレインが形成された構造であ
り、一般にゲート電極は多結晶Ｓｉで形成されている。
図２を参照してゲート電極の従来の形成方法を説明す
る。
【０００３】図２は、ゲート電極の従来の形成方法を示
す断面図である。先ず、Ｓｉ基板１０の表面に、厚さ数
１００Åのゲート酸化膜１２を介して、多結晶Ｓｉ膜１
４を形成する（図２（ａ））。多結晶Ｓｉの抵抗を低下
させるために、多結晶Ｓｉ膜１４にＰ（燐）をドープ
し、Ｐを高濃度に含有した多結晶Ｓｉ膜１６を形成する
（図２（ｂ））。多結晶Ｓｉ膜１４へのＰドープの方法
は、リンデポ工程といわれる方法が主流である。リンデ
ポ工程とは、図２（ａ）に示される構造のＳｉ基板を炉
に装入し、この炉に、ＰＯＣｌ3 蒸気、Ｏ2 ガス、Ｎ 2
ガスを流し、９００℃程度の温度で熱処理して、多結晶
Ｓｉ膜１４にＰを拡散させるものである。このリンデポ
工程以外にも、多結晶Ｓｉ膜１４へＰイオンをイオン注
入することにより、多結晶Ｓｉ膜１４にＰを高濃度ドー
プする方法もある。Ｐを高濃度に含有した多結晶Ｓｉ膜
１６を形成した後は、レジスト１８を用いて所定の形状
に多結晶Ｓｉ膜１６をエッチングし（図２（ｃ））、そ
の後レジスト１８を除去してゲート電極２０を形成する
（図２（ｄ））。
す断面図である。先ず、Ｓｉ基板１０の表面に、厚さ数
１００Åのゲート酸化膜１２を介して、多結晶Ｓｉ膜１
４を形成する（図２（ａ））。多結晶Ｓｉの抵抗を低下
させるために、多結晶Ｓｉ膜１４にＰ（燐）をドープ
し、Ｐを高濃度に含有した多結晶Ｓｉ膜１６を形成する
（図２（ｂ））。多結晶Ｓｉ膜１４へのＰドープの方法
は、リンデポ工程といわれる方法が主流である。リンデ
ポ工程とは、図２（ａ）に示される構造のＳｉ基板を炉
に装入し、この炉に、ＰＯＣｌ3 蒸気、Ｏ2 ガス、Ｎ 2
ガスを流し、９００℃程度の温度で熱処理して、多結晶
Ｓｉ膜１４にＰを拡散させるものである。このリンデポ
工程以外にも、多結晶Ｓｉ膜１４へＰイオンをイオン注
入することにより、多結晶Ｓｉ膜１４にＰを高濃度ドー
プする方法もある。Ｐを高濃度に含有した多結晶Ｓｉ膜
１６を形成した後は、レジスト１８を用いて所定の形状
に多結晶Ｓｉ膜１６をエッチングし（図２（ｃ））、そ
の後レジスト１８を除去してゲート電極２０を形成する
（図２（ｄ））。
【０００４】ところで、デバイスが微細化するに伴い、
抵抗が一層低いゲート電極が要求されている。ゲート電
極の抵抗を一層低くするためには、このゲート電極を構
成する多結晶Ｓｉの結晶粒内に多くのＰを均一に拡散さ
せることが必要である。しかし、多結晶Ｓｉの結晶粒が
小さいと多くの結晶粒界があり、この結晶粒界にＰが偏
析するため、多くのＰを結晶粒内に均一に拡散させるこ
とが困難となる。
抵抗が一層低いゲート電極が要求されている。ゲート電
極の抵抗を一層低くするためには、このゲート電極を構
成する多結晶Ｓｉの結晶粒内に多くのＰを均一に拡散さ
せることが必要である。しかし、多結晶Ｓｉの結晶粒が
小さいと多くの結晶粒界があり、この結晶粒界にＰが偏
析するため、多くのＰを結晶粒内に均一に拡散させるこ
とが困難となる。
【０００５】そこで、図２（ａ）で示される工程におい
て、多結晶Ｓｉ膜１４に代えてアモルファスＳｉ膜を形
成し、このアモルファスＳｉ膜にＰをイオン注入する方
法が研究され、実施されている。この方法によれば、ア
モルファスＳｉ膜を形成した後の熱処理でアモルファス
Ｓｉ膜が結晶粒の大きな多結晶Ｓｉ膜に変化し、このた
め、多くのＰを結晶粒内に均一に拡散させることができ
る。
て、多結晶Ｓｉ膜１４に代えてアモルファスＳｉ膜を形
成し、このアモルファスＳｉ膜にＰをイオン注入する方
法が研究され、実施されている。この方法によれば、ア
モルファスＳｉ膜を形成した後の熱処理でアモルファス
Ｓｉ膜が結晶粒の大きな多結晶Ｓｉ膜に変化し、このた
め、多くのＰを結晶粒内に均一に拡散させることができ
る。
【０００６】
【発明が解決しようとする課題】ところが、多結晶Ｓｉ
膜は、約６２０℃〜６３０℃の範囲の温度で成膜レート
１００Å／ｍｉｎ．で形成されるのに対し、アモルファ
スＳｉ膜は、約５２０℃〜５５０℃の範囲の温度で成膜
レート２０Å／ｍｉｎ．で形成される。従って、図２
（ａ）で示される工程において、多結晶Ｓｉ膜１４に代
えてアモルファスＳｉ膜を同じ膜厚形成すると、処理時
間が約５倍になり、処理能力が大きく低下しスループッ
トが小さくなってしまう。また、上記のアモルファスＳ
ｉ膜はシランガスを用いて形成されるが、このシランガ
スに代えてジシランガスを用いると、成膜レートが速く
なることが知られている。しかし、ジシランガスを用い
る方法では、例えば１００枚のウエハを一つの炉に装入
してまとめて処理すると、１枚のウエハ内や各ウエハ間
において膜厚の均一性が悪くなり、１バッチにおける処
理枚数を減らさなければならないという問題が新たに生
じる。
膜は、約６２０℃〜６３０℃の範囲の温度で成膜レート
１００Å／ｍｉｎ．で形成されるのに対し、アモルファ
スＳｉ膜は、約５２０℃〜５５０℃の範囲の温度で成膜
レート２０Å／ｍｉｎ．で形成される。従って、図２
（ａ）で示される工程において、多結晶Ｓｉ膜１４に代
えてアモルファスＳｉ膜を同じ膜厚形成すると、処理時
間が約５倍になり、処理能力が大きく低下しスループッ
トが小さくなってしまう。また、上記のアモルファスＳ
ｉ膜はシランガスを用いて形成されるが、このシランガ
スに代えてジシランガスを用いると、成膜レートが速く
なることが知られている。しかし、ジシランガスを用い
る方法では、例えば１００枚のウエハを一つの炉に装入
してまとめて処理すると、１枚のウエハ内や各ウエハ間
において膜厚の均一性が悪くなり、１バッチにおける処
理枚数を減らさなければならないという問題が新たに生
じる。
【０００７】また、ゲート酸化膜の上に、従来のように
多結晶Ｓｉ膜のみ形成し、この多結晶Ｓｉ膜に不純物を
イオン注入することにより、この多結晶Ｓｉ膜をアモル
ファスＳｉ膜に変化させる方法も考えられる。しかし、
この方法で、多結晶Ｓｉ膜の全てをアモルファスＳｉ膜
に変化させるためには、不純物イオンがゲート酸化膜を
突き抜けてしまう程度のエネルギーで不純物イオンを打
込まなくてはならない。不純物イオンがゲート酸化膜を
突き抜けてＳｉ基板に到達すると、しきい値電圧のシフ
ト等の問題が発生する。このため、ゲート酸化膜の上に
多結晶Ｓｉ膜のみを形成して不純物イオンの注入を行う
方法は採用できない。
多結晶Ｓｉ膜のみ形成し、この多結晶Ｓｉ膜に不純物を
イオン注入することにより、この多結晶Ｓｉ膜をアモル
ファスＳｉ膜に変化させる方法も考えられる。しかし、
この方法で、多結晶Ｓｉ膜の全てをアモルファスＳｉ膜
に変化させるためには、不純物イオンがゲート酸化膜を
突き抜けてしまう程度のエネルギーで不純物イオンを打
込まなくてはならない。不純物イオンがゲート酸化膜を
突き抜けてＳｉ基板に到達すると、しきい値電圧のシフ
ト等の問題が発生する。このため、ゲート酸化膜の上に
多結晶Ｓｉ膜のみを形成して不純物イオンの注入を行う
方法は採用できない。
【０００８】本発明は、上記事情に鑑み、従来よりも低
抵抗のゲート電極を形成する半導体装置の製造方法を提
供することを目的とする。
抵抗のゲート電極を形成する半導体装置の製造方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明の半導体装置の製造方法は、ゲート酸化膜の上
にゲート電極を形成する半導体装置の製造方法におい
て、前記ゲート酸化膜の上に第１のアモルファスＳｉ膜
を形成し、該第１のアモルファスＳｉ膜の上に多結晶Ｓ
ｉ膜を形成し、該多結晶Ｓｉ膜に不純物イオンを注入す
ることにより該多結晶Ｓｉ膜を第２のアモルファスＳｉ
膜に変化させ、該第２のアモルファスＳｉ膜が形成され
た基板を熱処理することにより前記第１及び第２のアモ
ルファスＳｉ膜を多結晶Ｓｉ膜に変化させることを特徴
とするものである。
の本発明の半導体装置の製造方法は、ゲート酸化膜の上
にゲート電極を形成する半導体装置の製造方法におい
て、前記ゲート酸化膜の上に第１のアモルファスＳｉ膜
を形成し、該第１のアモルファスＳｉ膜の上に多結晶Ｓ
ｉ膜を形成し、該多結晶Ｓｉ膜に不純物イオンを注入す
ることにより該多結晶Ｓｉ膜を第２のアモルファスＳｉ
膜に変化させ、該第２のアモルファスＳｉ膜が形成され
た基板を熱処理することにより前記第１及び第２のアモ
ルファスＳｉ膜を多結晶Ｓｉ膜に変化させることを特徴
とするものである。
【００１０】ここで、ゲート酸化膜の上に形成する第１
のアモルファスＳｉ膜に代えて、ゲート酸化膜の上に単
結晶Ｓｉ膜を形成してもよい。
のアモルファスＳｉ膜に代えて、ゲート酸化膜の上に単
結晶Ｓｉ膜を形成してもよい。
【００１１】
【作用】本発明の半導体装置の製造方法によれば、ゲー
ト酸化膜の上に第１のアモルファスＳｉ膜が形成され、
この第１のアモルファスＳｉ膜の上に多結晶Ｓｉ膜が形
成される。この多結晶Ｓｉ膜に不純物がイオン注入され
るが、このイオン注入の際のダメージ効果により、即ち
不純物イオンがＳｉ原子に衝突して多結晶Ｓｉ膜の結晶
性が破壊されることにより、多結晶Ｓｉ膜は第２のアモ
ルファスＳｉ膜に変化する。このイオン注入により形成
された第２のアモルファスＳｉ膜及びゲート酸化膜の上
に形成された第１のアモルファスＳｉ膜は、その後熱処
理により、結晶粒径の大きな多結晶Ｓｉ膜に変化する。
このため、不純物が偏析する結晶粒界が少なくなり、不
純物はＳｉ結晶粒内に均一に拡散する。この結果、従来
よりも一層低抵抗のゲート電極を形成することができ
る。また、不純物イオンの注入前にゲート酸化膜の上に
形成されるＳｉ膜は、一部がアモルファスＳｉ膜で、残
りは多結晶Ｓｉ膜であるため、全てをアモルファスＳｉ
膜にする場合に比べるとスループットは大きくなる。
尚、ゲート酸化膜の上に一旦アモルファスＳｉ膜を形成
し、このアモルファスＳｉ膜の上に多結晶Ｓｉ膜を形成
するため、ゲート酸化膜を突き抜けてしまう程度のエネ
ルギーで不純物イオンを打込まなくても、多結晶Ｓｉ膜
をアモルファスＳｉ膜に変化させることができる。
ト酸化膜の上に第１のアモルファスＳｉ膜が形成され、
この第１のアモルファスＳｉ膜の上に多結晶Ｓｉ膜が形
成される。この多結晶Ｓｉ膜に不純物がイオン注入され
るが、このイオン注入の際のダメージ効果により、即ち
不純物イオンがＳｉ原子に衝突して多結晶Ｓｉ膜の結晶
性が破壊されることにより、多結晶Ｓｉ膜は第２のアモ
ルファスＳｉ膜に変化する。このイオン注入により形成
された第２のアモルファスＳｉ膜及びゲート酸化膜の上
に形成された第１のアモルファスＳｉ膜は、その後熱処
理により、結晶粒径の大きな多結晶Ｓｉ膜に変化する。
このため、不純物が偏析する結晶粒界が少なくなり、不
純物はＳｉ結晶粒内に均一に拡散する。この結果、従来
よりも一層低抵抗のゲート電極を形成することができ
る。また、不純物イオンの注入前にゲート酸化膜の上に
形成されるＳｉ膜は、一部がアモルファスＳｉ膜で、残
りは多結晶Ｓｉ膜であるため、全てをアモルファスＳｉ
膜にする場合に比べるとスループットは大きくなる。
尚、ゲート酸化膜の上に一旦アモルファスＳｉ膜を形成
し、このアモルファスＳｉ膜の上に多結晶Ｓｉ膜を形成
するため、ゲート酸化膜を突き抜けてしまう程度のエネ
ルギーで不純物イオンを打込まなくても、多結晶Ｓｉ膜
をアモルファスＳｉ膜に変化させることができる。
【００１２】ここで、ゲート酸化膜の上に形成する第１
のアモルファスＳｉ膜に代えて、ゲート酸化膜の上に単
結晶Ｓｉ膜を形成した場合は、この上に形成されるＳｉ
膜も単結晶膜にかなり近い膜になる。単結晶膜に近い膜
であるほど、ウェハ面内均一性はよくなり抵抗値の抑制
も容易となる。
のアモルファスＳｉ膜に代えて、ゲート酸化膜の上に単
結晶Ｓｉ膜を形成した場合は、この上に形成されるＳｉ
膜も単結晶膜にかなり近い膜になる。単結晶膜に近い膜
であるほど、ウェハ面内均一性はよくなり抵抗値の抑制
も容易となる。
【００１３】
【実施例】以下、図面を参照して本発明の半導体装置の
製造方法の一実施例を説明する。図１はゲート電極の形
成を示す断面図である。先ず、Ｓｉ基板１０の表面に形
成された厚さ数１００Åのゲート酸化膜１２を介して、
ＳｉＨ2 ガスを使用した減圧ＣＶＤにより約５００℃の
温度で、厚さ１０００ÅのアモルファスＳｉ膜２２を形
成する（図１（ａ））。引き続き、温度を６１０℃に変
え、他の条件は同じまま、厚さ２５００Åの多結晶Ｓｉ
膜２４を形成する（図１（ｂ））。これにより、厚さ３
５００ÅのＳｉ膜が形成される。次に、多結晶Ｓｉ膜２
４にＰをドープさせると共に多結晶Ｓｉ膜２４をアモル
ファスＳｉ膜に変化させるために、多結晶Ｓｉ膜２４
に、Ｐイオンを１００ＫｅＶで１×１０16ｃｍ-2注入す
る。これにより、多結晶Ｓｉ膜２４は、Ｐを高濃度に含
有したアモルファスＳｉ膜２６に変化する（図１
（ｃ））。その後、酸化工程などの熱処理が施される
が、これらの熱処理によりアモルファスＳｉ膜２２，２
６は結晶粒径の大きな多結晶Ｓｉ膜２８に変化する（図
１（ｄ））。図２に示される従来の方法により、６２０
℃程度で成膜した多結晶Ｓｉの粒径は０．１〜０．２μ
ｍ程度であるが、多結晶Ｓｉ膜２８の結晶粒径は１．０
μｍ以上となる。このため、Ｐが偏析する結晶粒界が少
なくなり、ＰはＳｉ結晶粒内に均一に拡散する。この結
果、１×１０16ｃｍ-2程度のイオン注入により、多結晶
Ｓｉの抵抗は１００Ω／□となる。また、不純物イオン
の注入前にゲート酸化膜の上に形成されるＳｉ膜は、ア
モルファスＳｉ膜２２が厚さ１０００Åで、多結晶Ｓｉ
膜２４が厚さ２５００Åである。前述のように、多結晶
Ｓｉ膜の成膜レートを１００Å／ｍｉｎ．、アモルファ
スＳｉ膜の成膜レートを２０Å／ｍｉｎ．とすると、ア
モルファスＳｉ膜２２と多結晶Ｓｉ膜を形成する合計の
時間は、約７５分である。これに対し、３５００Åの厚
さのアモルファスＳｉ膜を形成する時間は、約１７５分
になる。従って、本実施例の半導体装置の製造方法によ
れば、ゲート電極を低抵抗にでき、しかもＳｉ膜の全て
をアモルファスＳｉ膜にする場合に比べるとスループッ
トは大きくなる。
製造方法の一実施例を説明する。図１はゲート電極の形
成を示す断面図である。先ず、Ｓｉ基板１０の表面に形
成された厚さ数１００Åのゲート酸化膜１２を介して、
ＳｉＨ2 ガスを使用した減圧ＣＶＤにより約５００℃の
温度で、厚さ１０００ÅのアモルファスＳｉ膜２２を形
成する（図１（ａ））。引き続き、温度を６１０℃に変
え、他の条件は同じまま、厚さ２５００Åの多結晶Ｓｉ
膜２４を形成する（図１（ｂ））。これにより、厚さ３
５００ÅのＳｉ膜が形成される。次に、多結晶Ｓｉ膜２
４にＰをドープさせると共に多結晶Ｓｉ膜２４をアモル
ファスＳｉ膜に変化させるために、多結晶Ｓｉ膜２４
に、Ｐイオンを１００ＫｅＶで１×１０16ｃｍ-2注入す
る。これにより、多結晶Ｓｉ膜２４は、Ｐを高濃度に含
有したアモルファスＳｉ膜２６に変化する（図１
（ｃ））。その後、酸化工程などの熱処理が施される
が、これらの熱処理によりアモルファスＳｉ膜２２，２
６は結晶粒径の大きな多結晶Ｓｉ膜２８に変化する（図
１（ｄ））。図２に示される従来の方法により、６２０
℃程度で成膜した多結晶Ｓｉの粒径は０．１〜０．２μ
ｍ程度であるが、多結晶Ｓｉ膜２８の結晶粒径は１．０
μｍ以上となる。このため、Ｐが偏析する結晶粒界が少
なくなり、ＰはＳｉ結晶粒内に均一に拡散する。この結
果、１×１０16ｃｍ-2程度のイオン注入により、多結晶
Ｓｉの抵抗は１００Ω／□となる。また、不純物イオン
の注入前にゲート酸化膜の上に形成されるＳｉ膜は、ア
モルファスＳｉ膜２２が厚さ１０００Åで、多結晶Ｓｉ
膜２４が厚さ２５００Åである。前述のように、多結晶
Ｓｉ膜の成膜レートを１００Å／ｍｉｎ．、アモルファ
スＳｉ膜の成膜レートを２０Å／ｍｉｎ．とすると、ア
モルファスＳｉ膜２２と多結晶Ｓｉ膜を形成する合計の
時間は、約７５分である。これに対し、３５００Åの厚
さのアモルファスＳｉ膜を形成する時間は、約１７５分
になる。従って、本実施例の半導体装置の製造方法によ
れば、ゲート電極を低抵抗にでき、しかもＳｉ膜の全て
をアモルファスＳｉ膜にする場合に比べるとスループッ
トは大きくなる。
【００１４】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、不純物のイオン注入を利用して多
結晶Ｓｉ膜をアモルファスＳｉ膜に変化させ、その後の
熱処理によりアモルファスＳｉ膜を結晶粒径の大きな多
結晶Ｓｉ膜に変化させているため、ゲート電極を低抵抗
にでき、しかもＳｉ膜の全てをアモルファスＳｉ膜にす
る場合に比べるとスループットを大きくすることができ
る。
の製造方法によれば、不純物のイオン注入を利用して多
結晶Ｓｉ膜をアモルファスＳｉ膜に変化させ、その後の
熱処理によりアモルファスＳｉ膜を結晶粒径の大きな多
結晶Ｓｉ膜に変化させているため、ゲート電極を低抵抗
にでき、しかもＳｉ膜の全てをアモルファスＳｉ膜にす
る場合に比べるとスループットを大きくすることができ
る。
【図１】本発明の半導体装置の製造方法によりゲート電
極を形成する工程を示す断面図である。
極を形成する工程を示す断面図である。
【図２】ゲート電極の従来の形成方法を示す断面図であ
る。
る。
１０ Ｓｉ基板 １２ ゲート酸化膜 ２２ アモルファスＳｉ膜 ２４ 多結晶Ｓｉ膜 ２６ Ｐを高濃度に含有したアモルファスＳｉ膜 ２８ 結晶粒径の大きな多結晶Ｓｉ膜
Claims (2)
- 【請求項１】 ゲート酸化膜の上にゲート電極を形成す
る半導体装置の製造方法において、 前記ゲート酸化膜の上に第１のアモルファスＳｉ膜を形
成し、 該第１のアモルファスＳｉ膜の上に多結晶Ｓｉ膜を形成
し、 該多結晶Ｓｉ膜に不純物イオンを注入することにより該
多結晶Ｓｉ膜を第２のアモルファスＳｉ膜に変化させ、 該第２のアモルファスＳｉ膜が形成された基板を熱処理
することにより前記第１及び第２のアモルファスＳｉ膜
を多結晶Ｓｉ膜に変化させることを特徴とする半導体装
置の製造方法。 - 【請求項２】 前記第１のアモルファスＳｉ膜に代え
て、単結晶Ｓｉ膜を形成することを特徴とする請求項１
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15233093A JPH0722618A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15233093A JPH0722618A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722618A true JPH0722618A (ja) | 1995-01-24 |
Family
ID=15538178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15233093A Withdrawn JPH0722618A (ja) | 1993-06-23 | 1993-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211455B1 (en) * | 1998-07-02 | 2001-04-03 | Astropower | Silicon thin-film, integrated solar cell, module, and methods of manufacturing the same |
-
1993
- 1993-06-23 JP JP15233093A patent/JPH0722618A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211455B1 (en) * | 1998-07-02 | 2001-04-03 | Astropower | Silicon thin-film, integrated solar cell, module, and methods of manufacturing the same |
| US6362021B2 (en) | 1998-07-02 | 2002-03-26 | Astropower, Inc. | Silicon thin-film, integrated solar cell, module, and methods of manufacturing the same |
| US6420643B2 (en) | 1998-07-02 | 2002-07-16 | Astropower, Inc. | Silicon thin-film, integrated solar cell, module, and methods of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5552332A (en) | Process for fabricating a MOSFET device having reduced reverse short channel effects | |
| JP3770954B2 (ja) | 装置の製造方法 | |
| KR19990072884A (ko) | 다결정실리콘구조물의제조방법 | |
| US5712181A (en) | Method for the formation of polycide gate in semiconductor device | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| US5153146A (en) | Maufacturing method of semiconductor devices | |
| US20020068407A1 (en) | MOS transistor fabrication method | |
| US6555484B1 (en) | Method for controlling the oxidation of implanted silicon | |
| JPH0722618A (ja) | 半導体装置の製造方法 | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07273326A (ja) | 半導体装置とその製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| KR100498607B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| US20020048917A1 (en) | Semiconductor device and method of fabricating same | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| KR100390901B1 (ko) | 에스램 소자의 트랜지스터 제조방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH0590574A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |