JPH0722717A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH0722717A JPH0722717A JP16191293A JP16191293A JPH0722717A JP H0722717 A JPH0722717 A JP H0722717A JP 16191293 A JP16191293 A JP 16191293A JP 16191293 A JP16191293 A JP 16191293A JP H0722717 A JPH0722717 A JP H0722717A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- wiring board
- printed wiring
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 239000000853 adhesive Substances 0.000 claims abstract description 10
- 230000001070 adhesive effect Effects 0.000 claims abstract description 9
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 230000003014 reinforcing effect Effects 0.000 claims description 9
- 238000007665 sagging Methods 0.000 abstract description 9
- 238000010030 laminating Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000000463 material Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】肉薄の絶縁基板と搭載用基板とを貼り合わせる
際に、絶縁基板の開口部の周縁部にだれが生じるのを防
止する。 【構成】ベアチップ搭載用のデバイスホール2を有する
ボンディング基板1と、下基板3とを接着剤4を介して
貼り合わせたプリント配線板Pにおいて、ボンディング
基板1の貼り合わせ面に形成される導体パターン9の幅
を拡げて、その導体パターン9でデバイスホール2の周
縁を埋めた。
際に、絶縁基板の開口部の周縁部にだれが生じるのを防
止する。 【構成】ベアチップ搭載用のデバイスホール2を有する
ボンディング基板1と、下基板3とを接着剤4を介して
貼り合わせたプリント配線板Pにおいて、ボンディング
基板1の貼り合わせ面に形成される導体パターン9の幅
を拡げて、その導体パターン9でデバイスホール2の周
縁を埋めた。
Description
【0001】
【産業上の利用分野】本発明はプリント配線板に係り、
詳しくは、ベアチップ等の電子部品を搭載する搭載用凹
部を有する貼り合わせプリント配線板に関するものであ
る。
詳しくは、ベアチップ等の電子部品を搭載する搭載用凹
部を有する貼り合わせプリント配線板に関するものであ
る。
【0002】
【従来の技術】この種のプリント配線板においては、図
5に示すようにデバイスホール30を有するボンディン
グ基板(絶縁基板)31と、下基板32とが接着剤33
を介して貼り合わされた構成となっている。そして、下
基板32の上面とデバイスホール30によりベアチップ
の搭載用凹部が形成されている。又、ボンディング基板
31の両面(裏面を図6にて図示)には導体パターン3
4,35がそれぞれ形成されており、両導体パターン3
4,35はスルーホール36を介して電気的に接続され
ている。
5に示すようにデバイスホール30を有するボンディン
グ基板(絶縁基板)31と、下基板32とが接着剤33
を介して貼り合わされた構成となっている。そして、下
基板32の上面とデバイスホール30によりベアチップ
の搭載用凹部が形成されている。又、ボンディング基板
31の両面(裏面を図6にて図示)には導体パターン3
4,35がそれぞれ形成されており、両導体パターン3
4,35はスルーホール36を介して電気的に接続され
ている。
【0003】従来、上記したプリント配線板において
は、ボンディング基板31には厚さが0.5mm以上の
比較的肉厚の絶縁基材が用いられていた。しかしなが
ら、近年、プリント配線板の軽薄短小化、高密度化に対
する強い要望があることから、ボンディング基板31を
肉薄にしたプリント配線板を作製する試みがなされてい
る。
は、ボンディング基板31には厚さが0.5mm以上の
比較的肉厚の絶縁基材が用いられていた。しかしなが
ら、近年、プリント配線板の軽薄短小化、高密度化に対
する強い要望があることから、ボンディング基板31を
肉薄にしたプリント配線板を作製する試みがなされてい
る。
【0004】
【発明が解決しようとする課題】ところが、厚さが0.
2mm以下のボンディング基板31を使用して肉薄のプ
リント配線板を作製する際には次のような問題がある。
2mm以下のボンディング基板31を使用して肉薄のプ
リント配線板を作製する際には次のような問題がある。
【0005】プリント配線板の製造工程は、導体パター
ン34,35が形成されたボンディング基板31の貼り
合わせ面に接着剤33を塗布し、ベアチップを搭載する
箇所を中抜きしてデバイスホール30を形成した後、下
基板32とプレスにより貼り合わせるようにしている。
そして、この貼り合わせプレスは、下基材32側にステ
ンレス板が当接され、ボンディング基板31がクッショ
ン材(図5に二点鎖線にて図示)37により覆われた状
態で行われる。ところが、肉薄のボンディング基板31
はクッション材37により押圧されると、図7に示すよ
うに、導体パターン35が形成されていない部分が凹
み、全体に凹凸が発生する。そして、貼り合わせ面に導
体パターンが形成されていないデバイスホール30の周
縁部においては、下基板32側に向かってだれが生じ
る。このため、そのだれ部分に存在する導体パターン3
5のボンディングパッド38は、変形して垂れ下がった
状態となる。そして、この状態でベアチップを搭載して
Auワイヤにてワイヤボンディングを行おうとした場
合、ボンディングパッド38が変形しているため、その
パッド38にAuワイヤを接続させることができなくな
り、実装不良が多発するという問題がある。
ン34,35が形成されたボンディング基板31の貼り
合わせ面に接着剤33を塗布し、ベアチップを搭載する
箇所を中抜きしてデバイスホール30を形成した後、下
基板32とプレスにより貼り合わせるようにしている。
そして、この貼り合わせプレスは、下基材32側にステ
ンレス板が当接され、ボンディング基板31がクッショ
ン材(図5に二点鎖線にて図示)37により覆われた状
態で行われる。ところが、肉薄のボンディング基板31
はクッション材37により押圧されると、図7に示すよ
うに、導体パターン35が形成されていない部分が凹
み、全体に凹凸が発生する。そして、貼り合わせ面に導
体パターンが形成されていないデバイスホール30の周
縁部においては、下基板32側に向かってだれが生じ
る。このため、そのだれ部分に存在する導体パターン3
5のボンディングパッド38は、変形して垂れ下がった
状態となる。そして、この状態でベアチップを搭載して
Auワイヤにてワイヤボンディングを行おうとした場
合、ボンディングパッド38が変形しているため、その
パッド38にAuワイヤを接続させることができなくな
り、実装不良が多発するという問題がある。
【0006】本発明は上記の問題点を解決するためにな
されたものであってその目的は、肉薄の絶縁基板と搭載
用基板とを貼り合わせる際に、絶縁基板の開口部の周縁
部にだれが生じるのを防止することができるプリント配
線板を提供することにある。
されたものであってその目的は、肉薄の絶縁基板と搭載
用基板とを貼り合わせる際に、絶縁基板の開口部の周縁
部にだれが生じるのを防止することができるプリント配
線板を提供することにある。
【0007】
【課題を解決するための手段】上記の課題を解決するた
め請求項1に記載の発明では、導体パターンが両面に形
成され、且つ電子部品搭載用の開口部が形成された絶縁
基板と、電子部品を搭載する搭載用基板とを接着剤を介
して貼り合わせたプリント配線板であって、前記絶縁基
板の貼り合わせ面の少なくとも前記開口部の周縁部に、
補強用のパターンを形成した。
め請求項1に記載の発明では、導体パターンが両面に形
成され、且つ電子部品搭載用の開口部が形成された絶縁
基板と、電子部品を搭載する搭載用基板とを接着剤を介
して貼り合わせたプリント配線板であって、前記絶縁基
板の貼り合わせ面の少なくとも前記開口部の周縁部に、
補強用のパターンを形成した。
【0008】又、請求項2に記載の発明では、導体パタ
ーンが両面に形成され、且つ電子部品搭載用の開口部が
形成された絶縁基板と、電子部品を搭載する搭載用基板
とを接着剤を介して貼り合わせたプリント配線板であっ
て、前記絶縁基板の貼り合わせ面の少なくとも前記開口
部の周縁部に形成される導体パターンの幅を拡げて導体
パターンで開口部の周縁を埋めた。
ーンが両面に形成され、且つ電子部品搭載用の開口部が
形成された絶縁基板と、電子部品を搭載する搭載用基板
とを接着剤を介して貼り合わせたプリント配線板であっ
て、前記絶縁基板の貼り合わせ面の少なくとも前記開口
部の周縁部に形成される導体パターンの幅を拡げて導体
パターンで開口部の周縁を埋めた。
【0009】
【作用】請求項1に記載に記載の発明では、絶縁基板の
貼り合わせ面の少なくとも開口部の周縁部に、補強用の
パターンが形成されているため、肉薄の絶縁基板と搭載
用基板とをプレスにより貼り合わせる際に、開口部の周
縁部にだれが生じるのが防止される。従って、周縁部に
形成されたボンディングパッドが変形することがなく、
ベアチップ等の電子部品とのワイヤボンディングが確実
に行われる。
貼り合わせ面の少なくとも開口部の周縁部に、補強用の
パターンが形成されているため、肉薄の絶縁基板と搭載
用基板とをプレスにより貼り合わせる際に、開口部の周
縁部にだれが生じるのが防止される。従って、周縁部に
形成されたボンディングパッドが変形することがなく、
ベアチップ等の電子部品とのワイヤボンディングが確実
に行われる。
【0010】又、請求項2に記載の発明では、貼り合わ
せ面側に形成された導体パターンの幅を拡げることによ
り開口部の周縁部を埋めたので、前記と同様に貼り合わ
せる際に周縁部にだれが生じることはない。又、導体パ
ターンと独立した補強用のパターンを形成する場合より
だれ防止作用を有するパターン形成可能な面積が増加す
る。
せ面側に形成された導体パターンの幅を拡げることによ
り開口部の周縁部を埋めたので、前記と同様に貼り合わ
せる際に周縁部にだれが生じることはない。又、導体パ
ターンと独立した補強用のパターンを形成する場合より
だれ防止作用を有するパターン形成可能な面積が増加す
る。
【0011】
【実施例】〔実施例1〕以下、本発明を具体化した実施
例1を図1〜図3に従って説明する。
例1を図1〜図3に従って説明する。
【0012】図1に示すように、プリント配線板Pは開
口部としてのデバイスホール2を有する絶縁基板として
のボンディング基板1と、図示しないICチップ(ベア
チップ)を搭載する搭載用基板としての下基板3とが接
着剤4を介して貼り合わされた構成となっている。そし
て、下基板3の上面とデバイスホール2によりベアチッ
プの搭載用凹部が形成されている。
口部としてのデバイスホール2を有する絶縁基板として
のボンディング基板1と、図示しないICチップ(ベア
チップ)を搭載する搭載用基板としての下基板3とが接
着剤4を介して貼り合わされた構成となっている。そし
て、下基板3の上面とデバイスホール2によりベアチッ
プの搭載用凹部が形成されている。
【0013】図2に示すように、ボンディング基板1の
貼り合わせ面と反対側の面には、導体パターン5が形成
されている。この導体パターン5はデバイスホール2の
周縁部の四方向に複数配列されたボンディングパッド6
と、そのボンディングパッド6にそれぞれ接続された配
線7及び、配線7の一部と接続されたスルーホール8と
から構成されている。
貼り合わせ面と反対側の面には、導体パターン5が形成
されている。この導体パターン5はデバイスホール2の
周縁部の四方向に複数配列されたボンディングパッド6
と、そのボンディングパッド6にそれぞれ接続された配
線7及び、配線7の一部と接続されたスルーホール8と
から構成されている。
【0014】図3に示すように、ボンディング基板1の
貼り合わせ面には、前記配線7の一部とスルーホール8
を介して接続された複数の導体パターン9が形成されて
いる。この導体パターン9は隣接する導体パターン9同
士の間隔G及び、デバイスホール2の開口端との間隔G
が一定(本実施例では0.15mm〜0.2mm)とな
るように導体パターン9の幅を拡げた状態に形成されて
いる。従って、導体パターン9はデバイスホール2の周
縁部を含むボンディング基板1の貼り合わせ面の大半を
埋めている。又、導体パターン9は回路としての役割以
外にボンディング基板1を補強する役割すなわち、ボン
ディング基板1と下基板3とをプレスにより貼り合わせ
る際のボンディング基板1の変形防止の役割を果たす。
貼り合わせ面には、前記配線7の一部とスルーホール8
を介して接続された複数の導体パターン9が形成されて
いる。この導体パターン9は隣接する導体パターン9同
士の間隔G及び、デバイスホール2の開口端との間隔G
が一定(本実施例では0.15mm〜0.2mm)とな
るように導体パターン9の幅を拡げた状態に形成されて
いる。従って、導体パターン9はデバイスホール2の周
縁部を含むボンディング基板1の貼り合わせ面の大半を
埋めている。又、導体パターン9は回路としての役割以
外にボンディング基板1を補強する役割すなわち、ボン
ディング基板1と下基板3とをプレスにより貼り合わせ
る際のボンディング基板1の変形防止の役割を果たす。
【0015】上記のように構成されたプリント配線板P
を製造する場合、両面に導体パターン5,9及びスルー
ホール8が形成されたボンディング基板1の貼り合わせ
面に接着剤4を塗布し、ベアチップを搭載する箇所を中
抜きしてデバイスホール2を形成する。次いで、前記ボ
ンディング基板1及び下基板3を積層プレスする。プレ
スは下基板3と対向する面にステンレス板を当接させ、
ボンディング基板1の貼り合わせ面と反対側の面をクッ
ション材(図1に二点鎖線にて図示)10にて覆った状
態で行われる。このとき、クッション材10によりボン
ディング基板1が押圧されても、導体パターン9がボン
ディング基板1の大半部分に形成されているため、ボン
ディング基板1の全面に押圧力がほぼ均一に作用して凹
凸状に歪むことはない。その結果、デバイスホール2の
周縁部におけるボンディング基板1のだれが確実に防止
され、ボンディングパッド6の変形が生じることはな
い。
を製造する場合、両面に導体パターン5,9及びスルー
ホール8が形成されたボンディング基板1の貼り合わせ
面に接着剤4を塗布し、ベアチップを搭載する箇所を中
抜きしてデバイスホール2を形成する。次いで、前記ボ
ンディング基板1及び下基板3を積層プレスする。プレ
スは下基板3と対向する面にステンレス板を当接させ、
ボンディング基板1の貼り合わせ面と反対側の面をクッ
ション材(図1に二点鎖線にて図示)10にて覆った状
態で行われる。このとき、クッション材10によりボン
ディング基板1が押圧されても、導体パターン9がボン
ディング基板1の大半部分に形成されているため、ボン
ディング基板1の全面に押圧力がほぼ均一に作用して凹
凸状に歪むことはない。その結果、デバイスホール2の
周縁部におけるボンディング基板1のだれが確実に防止
され、ボンディングパッド6の変形が生じることはな
い。
【0016】上記したように本実施例のプリント配線板
Pにおいては、導体パターン9を幅広に形成したことに
より、貼り合わせ時におけるボンディング基板1の歪み
やデバイスホール2の周縁部のだれの発生を防止するこ
とができる。従って、そのデバイスホール2の周縁部に
存在するボンディングパッド6が変形しなくなり、搭載
用凹部に搭載されたベアチップとボンディングパッド6
とのワイヤボンディングを確実に行うことができる。こ
の結果、プリント配線板Pへのベアチップの実装不良の
発生を防止することができる。
Pにおいては、導体パターン9を幅広に形成したことに
より、貼り合わせ時におけるボンディング基板1の歪み
やデバイスホール2の周縁部のだれの発生を防止するこ
とができる。従って、そのデバイスホール2の周縁部に
存在するボンディングパッド6が変形しなくなり、搭載
用凹部に搭載されたベアチップとボンディングパッド6
とのワイヤボンディングを確実に行うことができる。こ
の結果、プリント配線板Pへのベアチップの実装不良の
発生を防止することができる。
【0017】又、ボンディング基板1の歪みやだれが発
生しないため、プリント配線板Pを平滑に維持すること
ができる。更に、ボンディング基板1の貼り合わせ面に
は、スルーホール8に接続される導体パターン9のみが
形成されるため、そのスルーホール8を形成する位置を
考慮して導体パターン9の設計を行うだけでよく、パタ
ーン設計を自由に且つ容易に行うことができる。
生しないため、プリント配線板Pを平滑に維持すること
ができる。更に、ボンディング基板1の貼り合わせ面に
は、スルーホール8に接続される導体パターン9のみが
形成されるため、そのスルーホール8を形成する位置を
考慮して導体パターン9の設計を行うだけでよく、パタ
ーン設計を自由に且つ容易に行うことができる。
【0018】又、この実施例の場合には、本来必要なパ
ターンのみが存在するため、例えば金メッキを必要とす
る場合に余分なメッキリードを設ける必要がない。 〔実施例2〕次に、実施例2について説明する。この実
施例では、導体パターン9を幅広に形成せずに、別途パ
ターンを設けている点が異なる。
ターンのみが存在するため、例えば金メッキを必要とす
る場合に余分なメッキリードを設ける必要がない。 〔実施例2〕次に、実施例2について説明する。この実
施例では、導体パターン9を幅広に形成せずに、別途パ
ターンを設けている点が異なる。
【0019】図4に示すように、ボンディング基板1の
貼り合わせ面には、前記配線7の一部とスルーホール8
を介して接続された複数の導体パターン11が形成され
ている。又、デバイスホール2の周縁部には、導体パタ
ーン11とは別に補強用のパターン12が全周に亘って
形成されている。この補強用のパターン12はボンディ
ング基板1を補強するためのものであり、回路としての
役割はない。
貼り合わせ面には、前記配線7の一部とスルーホール8
を介して接続された複数の導体パターン11が形成され
ている。又、デバイスホール2の周縁部には、導体パタ
ーン11とは別に補強用のパターン12が全周に亘って
形成されている。この補強用のパターン12はボンディ
ング基板1を補強するためのものであり、回路としての
役割はない。
【0020】上記のように構成されたボンディング基板
1は貼り合わせ時において、クッション材10により圧
接されるが、パターン12によりデバイスホール2の周
縁部が補強されているため、その部分にだれが生じるこ
とはない。
1は貼り合わせ時において、クッション材10により圧
接されるが、パターン12によりデバイスホール2の周
縁部が補強されているため、その部分にだれが生じるこ
とはない。
【0021】なお、本発明は上記実施例のみに限定され
ることはなく、本発明の趣旨を逸脱しない範囲で以下の
ようにしてもよい。 (1)上記実施例1において、デバイスホール2の開口
端と近接する導体パターン9のみを幅広に且つ、間隔G
が一定となるように形成してもよい。又、その間隔Gを
設けずに導体パターン9を開口端まで形成してもよい。
ることはなく、本発明の趣旨を逸脱しない範囲で以下の
ようにしてもよい。 (1)上記実施例1において、デバイスホール2の開口
端と近接する導体パターン9のみを幅広に且つ、間隔G
が一定となるように形成してもよい。又、その間隔Gを
設けずに導体パターン9を開口端まで形成してもよい。
【0022】(2)上記実施例2では、デバイスホール
2の周縁部に全周に亘ってパターン12を形成したが、
全周でなくてもよい。又、パターン12を複数形成して
もよい。
2の周縁部に全周に亘ってパターン12を形成したが、
全周でなくてもよい。又、パターン12を複数形成して
もよい。
【0023】(3)幅広の導体パターン9と補強用のパ
ターン12とを組み合わせて形成してもよい。
ターン12とを組み合わせて形成してもよい。
【0024】
【発明の効果】以上詳述したように、本発明によれば肉
薄の絶縁基板と搭載用基板とを貼り合わせたときに、絶
縁基板の開口部の周縁部にだれが生じるのを防止するこ
とができるという優れた効果を奏する。
薄の絶縁基板と搭載用基板とを貼り合わせたときに、絶
縁基板の開口部の周縁部にだれが生じるのを防止するこ
とができるという優れた効果を奏する。
【0025】又、請求項2に記載の発明では、だれ防止
作用を有するパターン形成可能な面積が増加し、プリン
ト配線板全体の歪みがより少なくなる。
作用を有するパターン形成可能な面積が増加し、プリン
ト配線板全体の歪みがより少なくなる。
【図1】本発明の実施例1のプリント配線板を示す部分
模式断面図である。
模式断面図である。
【図2】同じく、ボンディング基板の貼り合わせ面とは
反対側の面を示す模式部分平面図である。
反対側の面を示す模式部分平面図である。
【図3】同じく、ボンディング基板の貼り合わせ面を示
す模式部分平面図である。
す模式部分平面図である。
【図4】実施例2のボンディング基板の貼り合わせ面を
示す模式部分平面図である。
示す模式部分平面図である。
【図5】従来例のプリント配線板を示す部分模式断面図
である。
である。
【図6】同じく、ボンディング基板の貼り合わせ面を示
す模式部分平面図である。
す模式部分平面図である。
【図7】同じく、プレスにてボンディング基板が歪んだ
状態を示す部分模式断面図である。
状態を示す部分模式断面図である。
1…絶縁基板としてのボンディング基板、2…開口部と
してのデバイスホール、3…搭載用基板としての下基
板、4…接着剤、5…導体パターン、9…導体パター
ン、12…パターン、P…プリント配線板。
してのデバイスホール、3…搭載用基板としての下基
板、4…接着剤、5…導体パターン、9…導体パター
ン、12…パターン、P…プリント配線板。
Claims (2)
- 【請求項1】 導体パターンが両面に形成され、且つ電
子部品搭載用の開口部が形成された絶縁基板と、電子部
品を搭載する搭載用基板とを接着剤を介して貼り合わせ
たプリント配線板であって、 前記絶縁基板の貼り合わせ面の少なくとも前記開口部の
周縁部に、補強用のパターンを形成したことを特徴とす
るプリント配線板。 - 【請求項2】 導体パターンが両面に形成され、且つ電
子部品搭載用の開口部が形成された絶縁基板と、電子部
品を搭載する搭載用基板とを接着剤を介して貼り合わせ
たプリント配線板であって、 前記絶縁基板の貼り合わせ面の少なくとも前記開口部の
周縁部に形成される導体パターンの幅を拡げて、その導
体パターンで開口部の周縁を埋めたことを特徴とするプ
リント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16191293A JPH0722717A (ja) | 1993-06-30 | 1993-06-30 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16191293A JPH0722717A (ja) | 1993-06-30 | 1993-06-30 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722717A true JPH0722717A (ja) | 1995-01-24 |
Family
ID=15744388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16191293A Pending JPH0722717A (ja) | 1993-06-30 | 1993-06-30 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722717A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7056727B2 (en) | 2001-05-07 | 2006-06-06 | Imv Technologies | Straw for the conservation of small quantities of substances, in particular biological liquids |
| US7252988B2 (en) | 2001-05-07 | 2007-08-07 | Imv Technologies | Straw for the conservation of small quantities of substances, in particular biological liquids |
-
1993
- 1993-06-30 JP JP16191293A patent/JPH0722717A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7056727B2 (en) | 2001-05-07 | 2006-06-06 | Imv Technologies | Straw for the conservation of small quantities of substances, in particular biological liquids |
| US7252988B2 (en) | 2001-05-07 | 2007-08-07 | Imv Technologies | Straw for the conservation of small quantities of substances, in particular biological liquids |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756663B2 (en) | Semiconductor device including wiring board with three dimensional wiring pattern | |
| JP4058642B2 (ja) | 半導体装置 | |
| US6016013A (en) | Semiconductor device mounting structure | |
| US6593647B2 (en) | Semiconductor device | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
| KR100401355B1 (ko) | 회로기판 | |
| JP3370498B2 (ja) | 半導体装置用基板 | |
| US20030136582A1 (en) | Substrate board structure | |
| JPH0722717A (ja) | プリント配線板 | |
| US20010010947A1 (en) | Film ball grid array (BGA) semiconductor package | |
| US20050151257A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JP3957341B2 (ja) | 複合半導体装置 | |
| US7675159B2 (en) | Base substrate for chip scale packaging | |
| JP5069387B2 (ja) | 集積回路パッケージ | |
| JPH09223715A (ja) | フリップチップまたはフリップチップキャリアの接続構造 | |
| JP2000243871A (ja) | 回路基板 | |
| JPH04101496A (ja) | 印刷配線板 | |
| JP3902276B2 (ja) | 混成集積回路装置 | |
| KR101104021B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JP3275647B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP3343062B2 (ja) | 部分メッキ装置 | |
| JP3819493B2 (ja) | 混成集積回路装置 | |
| JP2007034786A (ja) | 複合icカードおよびその製造方法 |