JPH0722926A - 位相比較回路 - Google Patents
位相比較回路Info
- Publication number
- JPH0722926A JPH0722926A JP5150252A JP15025293A JPH0722926A JP H0722926 A JPH0722926 A JP H0722926A JP 5150252 A JP5150252 A JP 5150252A JP 15025293 A JP15025293 A JP 15025293A JP H0722926 A JPH0722926 A JP H0722926A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- shift register
- reset circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 12
- 238000013459 approach Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 シフト量の小さいシフトレジスタを用いて位
相比較回路を提供する。 【構成】 基準信号ＲＲに一定の遅延を与えるシフトレ
ジスタ１０１と、基準信号ＲＲでリセットされシフトレ
ジスタ１０１の出力信号でセットされるセット・リセッ
ト回路１０３と、比較信号ＷＲに一定の遅延を与えるシ
フトレジスタ１０２と、比較信号ＷＲでリセットされシ
フトレジスタ１０２の出力信号でセットされるセット・
リセット回路１０４と、セット・リセット回路１０３の
出力の立下りとセット・リセット回路１０４の出力の立
上りが一致したとき、またはセット・リセット回路１０
３の出力の立上りとセット・リセット回路１０４の出力
の立下りが一致したとき出力を反転する比較器１０５と
からなる。
相比較回路を提供する。 【構成】 基準信号ＲＲに一定の遅延を与えるシフトレ
ジスタ１０１と、基準信号ＲＲでリセットされシフトレ
ジスタ１０１の出力信号でセットされるセット・リセッ
ト回路１０３と、比較信号ＷＲに一定の遅延を与えるシ
フトレジスタ１０２と、比較信号ＷＲでリセットされシ
フトレジスタ１０２の出力信号でセットされるセット・
リセット回路１０４と、セット・リセット回路１０３の
出力の立下りとセット・リセット回路１０４の出力の立
上りが一致したとき、またはセット・リセット回路１０
３の出力の立上りとセット・リセット回路１０４の出力
の立下りが一致したとき出力を反転する比較器１０５と
からなる。
Description
【０００１】
【産業上の利用分野】本発明はデジタル伝送装置等で使
用される位相比較回路に関するものである。
用される位相比較回路に関するものである。
【０００２】
【従来の技術】図２は従来の位相比較回路の一構成例を
示すブロック図である。この位相比較回路は比較信号Ｗ
Ｒが基準信号ＲＲに一定範囲の位相まで近づいたことを
検出するものであって、デジタル伝送装置におけるエラ
スティックストアへの書き込みクロックと読み出しクロ
ックとの位相差の検出等に使用されている。
示すブロック図である。この位相比較回路は比較信号Ｗ
Ｒが基準信号ＲＲに一定範囲の位相まで近づいたことを
検出するものであって、デジタル伝送装置におけるエラ
スティックストアへの書き込みクロックと読み出しクロ
ックとの位相差の検出等に使用されている。
【０００３】次に、図２に示す位相比較回路の動作を図
３〜図５に示す動作説明図を参照しながら説明する。
３〜図５に示す動作説明図を参照しながら説明する。
【０００４】基準信号ＲＲはシフトレジスタ２０１とシ
フトレジスタ２０２とに入力され、この基準信号ＲＲと
位相比較されるべき比較信号ＷＲは比較器２０４に入力
される。
フトレジスタ２０２とに入力され、この基準信号ＲＲと
位相比較されるべき比較信号ＷＲは比較器２０４に入力
される。
【０００５】シフトレジスタ２０１は基準信号ＲＲを所
定のクロックでシフトすることにより時間Ｔ1 だけ遅延
させてセット・リセット回路２０３へ出力し、シフトレ
ジスタ２０２は基準信号ＲＲを所定のクロックでシフト
することにより時間Ｔ2 だけ遅延させてセット・リセッ
ト回路２０３へ出力する。ここで、前記時間Ｔ2 は、基
準信号ＲＲの周期をＴ0 とすれば通常Ｔ0 −Ｔ2 ＝Ｔ1
になるように設定する。すなわち、比較信号ＷＲが基準
信号ＲＲに対して位相が進み又は遅れて時間Ｔ1 まで近
づいたときに、位相比較回路の出力が反転するように設
定する。
定のクロックでシフトすることにより時間Ｔ1 だけ遅延
させてセット・リセット回路２０３へ出力し、シフトレ
ジスタ２０２は基準信号ＲＲを所定のクロックでシフト
することにより時間Ｔ2 だけ遅延させてセット・リセッ
ト回路２０３へ出力する。ここで、前記時間Ｔ2 は、基
準信号ＲＲの周期をＴ0 とすれば通常Ｔ0 −Ｔ2 ＝Ｔ1
になるように設定する。すなわち、比較信号ＷＲが基準
信号ＲＲに対して位相が進み又は遅れて時間Ｔ1 まで近
づいたときに、位相比較回路の出力が反転するように設
定する。
【０００６】セット・リセット回路２０３はシフトレジ
スタ２０１からの信号でセットされ、シフトレジスタ２
０２からの信号でリセットされ、その出力は図３に示す
ようにシフトレジスタ２０１からの信号で立ち上り、シ
フトレジスタ２０２からの信号で立ち下る波形となる。
セット・リセット回路２０３の出力は比較器２０４に入
力される。
スタ２０１からの信号でセットされ、シフトレジスタ２
０２からの信号でリセットされ、その出力は図３に示す
ようにシフトレジスタ２０１からの信号で立ち上り、シ
フトレジスタ２０２からの信号で立ち下る波形となる。
セット・リセット回路２０３の出力は比較器２０４に入
力される。
【０００７】比較器２０４はセット・リセット回路２０
３からの信号と比較信号ＷＲとの位相を比較する。すな
わち、セット・リセット回路２０３からの信号と比較信
号ＷＲは共に比較器２０４のＮＯＲ回路２０５に入力さ
れる。比較信号ＷＲが基準信号ＲＲに対して位相が進み
近づいてきた場合において、図４に示すように比較信号
ＷＲの立下りがセット・リセット回路２０３の出力の立
下りにほぼ一致したとき、ＮＯＲ回路２０５からパルス
が出力される。このパルスに基づいてフリップフロップ
回路２０６はその出力を反転する。これとは逆に、比較
信号ＷＲが基準信号ＲＲに対して位相が遅れて近づいて
きた場合において、図５に示すように比較信号ＷＲの立
上りがセット・リセット回路２０３の出力の立上りにほ
ぼ一致したとき、ＮＯＲ回路２０５からパルスが出力さ
れる。このパルスに基づいてフリップフロップ回路２０
６はその出力を反転する。
３からの信号と比較信号ＷＲとの位相を比較する。すな
わち、セット・リセット回路２０３からの信号と比較信
号ＷＲは共に比較器２０４のＮＯＲ回路２０５に入力さ
れる。比較信号ＷＲが基準信号ＲＲに対して位相が進み
近づいてきた場合において、図４に示すように比較信号
ＷＲの立下りがセット・リセット回路２０３の出力の立
下りにほぼ一致したとき、ＮＯＲ回路２０５からパルス
が出力される。このパルスに基づいてフリップフロップ
回路２０６はその出力を反転する。これとは逆に、比較
信号ＷＲが基準信号ＲＲに対して位相が遅れて近づいて
きた場合において、図５に示すように比較信号ＷＲの立
上りがセット・リセット回路２０３の出力の立上りにほ
ぼ一致したとき、ＮＯＲ回路２０５からパルスが出力さ
れる。このパルスに基づいてフリップフロップ回路２０
６はその出力を反転する。
【０００８】このように、図２に示す位相比較回路は比
較信号ＷＲと基準信号ＲＲとの位相差を監視し、比較信
号ＷＲが基準信号ＲＲに対して位相が進みまたは遅れて
所定の位相差（時間Ｔ1 に対応する位相差）まで近づい
たときその出力を反転するので、比較信号ＷＲが基準信
号に所定の位相差まで近づいたことを知ることができ
る。
較信号ＷＲと基準信号ＲＲとの位相差を監視し、比較信
号ＷＲが基準信号ＲＲに対して位相が進みまたは遅れて
所定の位相差（時間Ｔ1 に対応する位相差）まで近づい
たときその出力を反転するので、比較信号ＷＲが基準信
号に所定の位相差まで近づいたことを知ることができ
る。
【０００９】
【発明が解決しようとする課題】しかしながら、上記構
成の位相比較回路では、シフトレジスタ２０２は基準信
号ＲＲを次の基準信号ＲＲの近傍まで大きくシフトする
必要があるので回路規模が大きくなり、結局位相比較回
路全体の回路規模が大きくなるという問題点があった。
成の位相比較回路では、シフトレジスタ２０２は基準信
号ＲＲを次の基準信号ＲＲの近傍まで大きくシフトする
必要があるので回路規模が大きくなり、結局位相比較回
路全体の回路規模が大きくなるという問題点があった。
【００１０】本発明は上記問題点を解決するものであっ
て、シフト量の大きなシフトレジスタを使用することな
く基準信号ＲＲと比較信号ＷＲとの位相を比較できる回
路規模の小さな位相比較回路を提供することを目的とす
る。
て、シフト量の大きなシフトレジスタを使用することな
く基準信号ＲＲと比較信号ＷＲとの位相を比較できる回
路規模の小さな位相比較回路を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するため、基準信号に一定の遅延を与える第１のシフト
レジスタと、前記基準信号または前記第１のシフトレジ
スタの出力信号で出力を反転する第１のセット・リセッ
ト回路と、比較信号に一定の遅延を与える第２のシフト
レジスタと、前記比較信号または前記第２のシフトレジ
スタの出力信号で出力を反転する第２のセット・リセッ
ト回路と、前記第１のセット・リセット回路の出力の前
記基準信号による反転時と前記第２のセット・リセット
回路の出力の前記第２のシフトレジスタの出力信号によ
る反転時が一致したとき、または前記第１のセット・リ
セット回路の出力の前記第１のシフトレジスタの出力信
号による反転時と前記第２のセット・リセット回路の出
力の前記比較信号による反転時とが一致したとき出力を
反転する比較器とを設けたものである。
するため、基準信号に一定の遅延を与える第１のシフト
レジスタと、前記基準信号または前記第１のシフトレジ
スタの出力信号で出力を反転する第１のセット・リセッ
ト回路と、比較信号に一定の遅延を与える第２のシフト
レジスタと、前記比較信号または前記第２のシフトレジ
スタの出力信号で出力を反転する第２のセット・リセッ
ト回路と、前記第１のセット・リセット回路の出力の前
記基準信号による反転時と前記第２のセット・リセット
回路の出力の前記第２のシフトレジスタの出力信号によ
る反転時が一致したとき、または前記第１のセット・リ
セット回路の出力の前記第１のシフトレジスタの出力信
号による反転時と前記第２のセット・リセット回路の出
力の前記比較信号による反転時とが一致したとき出力を
反転する比較器とを設けたものである。
【００１２】
【作用】比較信号が基準信号に対して位相が進み一定の
位相差まで近づいたことは、第１のセット・リセット回
路の出力の基準信号による反転時と第２のセット・リセ
ット回路の出力の第２のシフトレジスタの出力信号によ
る反転時とが一致したことを検出することにより知るこ
とができる。また、比較信号が基準信号に対して位相が
遅れて一定の位相差まで近づいたことは、第１のセット
・リセット回路の出力の第１のシフトレジスタの出力信
号による反転時と第２のセット・リセット回路の出力の
比較信号による反転時とが一致したことを検出すること
により知ることができる。
位相差まで近づいたことは、第１のセット・リセット回
路の出力の基準信号による反転時と第２のセット・リセ
ット回路の出力の第２のシフトレジスタの出力信号によ
る反転時とが一致したことを検出することにより知るこ
とができる。また、比較信号が基準信号に対して位相が
遅れて一定の位相差まで近づいたことは、第１のセット
・リセット回路の出力の第１のシフトレジスタの出力信
号による反転時と第２のセット・リセット回路の出力の
比較信号による反転時とが一致したことを検出すること
により知ることができる。
【００１３】
【実施例】図１は本発明の実施例を示すブロック図であ
る。
る。
【００１４】図１において、１０１，１０２はシフトレ
ジスタ、１０３，１０４はセット・リセット回路、１０
５は比較器であり、それぞれ図２におけるシフトレジス
タ２０１、セット・リセット回路２０３、比較器２０４
と同様のものである。
ジスタ、１０３，１０４はセット・リセット回路、１０
５は比較器であり、それぞれ図２におけるシフトレジス
タ２０１、セット・リセット回路２０３、比較器２０４
と同様のものである。
【００１５】本実施例の動作を図６〜図８に示す動作説
明図を参照しながら以下に説明する。
明図を参照しながら以下に説明する。
【００１６】基準信号ＲＲはシフトレジスタ１０１とセ
ット・リセット回路１０３とに入力される。この基準信
号ＲＲと位相比較されるべき比較信号ＷＲはシフトレジ
スタ１０２とセット・リセット回路１０４とに入力され
る。
ット・リセット回路１０３とに入力される。この基準信
号ＲＲと位相比較されるべき比較信号ＷＲはシフトレジ
スタ１０２とセット・リセット回路１０４とに入力され
る。
【００１７】シフトレジスタ１０１は基準信号ＲＲを所
定のクロックでシストすることにより時間Ｔ1 だけ遅延
させてセット・リセット回路１０３へ出力する。シフト
レジスタ１０２は比較信号ＷＲを所定のクロックでシフ
トすることにより上述の基準信号ＲＲと同様に時間Ｔ1
だけ遅延させてセット・リセット回路１０４へ出力す
る。
定のクロックでシストすることにより時間Ｔ1 だけ遅延
させてセット・リセット回路１０３へ出力する。シフト
レジスタ１０２は比較信号ＷＲを所定のクロックでシフ
トすることにより上述の基準信号ＲＲと同様に時間Ｔ1
だけ遅延させてセット・リセット回路１０４へ出力す
る。
【００１８】セット・リセット回路１０３はシフトレジ
スタ１０１からの信号でセットされ、基準信号ＲＲでリ
セットされ、その出力は図６に示すようにシフトレジス
タ１０１からの信号で立ち上り、基準信号ＲＲで立ち下
る波形になる。一方、セット・リセット回路１０４はシ
フトレジスタ１０２からの信号でセットされ、比較信号
ＷＲでリセットされ、その出力は図６に示すようにシフ
トレジスタ１０２からの信号で立ち上り、比較信号ＷＲ
で立ち下る波形になる。すなわち、セット・リセット回
路１０３の出力は基準信号ＲＲから時間Ｔ1 だけ“０”
になり、セット・リセット回路１０４の出力は比較信号
ＷＲから時間Ｔ1 だけ“０”になり、それぞれ比較器１
０５に入力される。
スタ１０１からの信号でセットされ、基準信号ＲＲでリ
セットされ、その出力は図６に示すようにシフトレジス
タ１０１からの信号で立ち上り、基準信号ＲＲで立ち下
る波形になる。一方、セット・リセット回路１０４はシ
フトレジスタ１０２からの信号でセットされ、比較信号
ＷＲでリセットされ、その出力は図６に示すようにシフ
トレジスタ１０２からの信号で立ち上り、比較信号ＷＲ
で立ち下る波形になる。すなわち、セット・リセット回
路１０３の出力は基準信号ＲＲから時間Ｔ1 だけ“０”
になり、セット・リセット回路１０４の出力は比較信号
ＷＲから時間Ｔ1 だけ“０”になり、それぞれ比較器１
０５に入力される。
【００１９】比較器１０５はセット・リセット回路１０
３，１０４からの信号の位相を比較する。すなわち、セ
ット・リセット回路１０３，１０４からの信号はＮＯＲ
回路１０６に入力される。比較信号ＷＲが基準信号ＲＲ
に対して位相が進んで近づき、図７に示すようにセット
・リセット回路１０３の出力の立下りとセット・リセッ
ト回路１０４の出力の立上りがほぼ一致したときＮＯＲ
回路１０６からパルスが出力される。このパルスに基づ
いてフリップフロップ回路１０７はその出力を反転す
る。これとは逆に、比較信号ＷＲが基準信号ＲＲに対し
て位相が遅れて近づき、図８に示すようにセット・リセ
ット回路１０３の出力の立上りとセット・リセット回路
１０４の出力の立下りがほぼ一致したときＮＯＲ回路１
０６からパルスが出力される。このパルスに基づいてフ
リップフロップ回路１０７はその出力を反転する。
３，１０４からの信号の位相を比較する。すなわち、セ
ット・リセット回路１０３，１０４からの信号はＮＯＲ
回路１０６に入力される。比較信号ＷＲが基準信号ＲＲ
に対して位相が進んで近づき、図７に示すようにセット
・リセット回路１０３の出力の立下りとセット・リセッ
ト回路１０４の出力の立上りがほぼ一致したときＮＯＲ
回路１０６からパルスが出力される。このパルスに基づ
いてフリップフロップ回路１０７はその出力を反転す
る。これとは逆に、比較信号ＷＲが基準信号ＲＲに対し
て位相が遅れて近づき、図８に示すようにセット・リセ
ット回路１０３の出力の立上りとセット・リセット回路
１０４の出力の立下りがほぼ一致したときＮＯＲ回路１
０６からパルスが出力される。このパルスに基づいてフ
リップフロップ回路１０７はその出力を反転する。
【００２０】以上、説明したように本実施例におけるシ
フトレジスタ１０１，１０２のシフト量はいずれも検出
すべき位相に相当する時間Ｔ1 に対応するものである。
これに対して図２に示す従来の位相比較回路におけるシ
フトレジスタ２０１のシフト量は上記のシフトレジスタ
１０１，１０２のシフト量と同様であるものの、シフト
レジスタ２０２のシフト量は時間（Ｔ0 −Ｔ1 ）（Ｔ0
は基準信号ＲＲの周期）に対応するもので、時間Ｔ1 に
対応するシフト量より大きい。従って、本実施例におけ
る全体的なシフト量は従来例に比べて小さくなり、その
分だけ回路規模の縮少化を図ることが可能になる。
フトレジスタ１０１，１０２のシフト量はいずれも検出
すべき位相に相当する時間Ｔ1 に対応するものである。
これに対して図２に示す従来の位相比較回路におけるシ
フトレジスタ２０１のシフト量は上記のシフトレジスタ
１０１，１０２のシフト量と同様であるものの、シフト
レジスタ２０２のシフト量は時間（Ｔ0 −Ｔ1 ）（Ｔ0
は基準信号ＲＲの周期）に対応するもので、時間Ｔ1 に
対応するシフト量より大きい。従って、本実施例におけ
る全体的なシフト量は従来例に比べて小さくなり、その
分だけ回路規模の縮少化を図ることが可能になる。
【００２１】
【発明の効果】以上、詳細に説明したように本発明の回
路構成によれば、シフト量が多いシフトレジスタを使用
することなく、シフト量の少ないシフトレジスタで回路
を構成しているので、回路規模を縮小することが可能に
なる。
路構成によれば、シフト量が多いシフトレジスタを使用
することなく、シフト量の少ないシフトレジスタで回路
を構成しているので、回路規模を縮小することが可能に
なる。
【図１】本発明の実施例を示すブロック図である。
【図２】従来の位相比較回路を示すブロック図である。
【図３】図２の動作説明図である。
【図４】図２の動作説明図である。
【図５】図２の動作説明図である。
【図６】図１の動作説明図である。
【図７】図１の動作説明図である。
【図８】図１の動作説明図である。
１０１，１０２ シフトレジスタ １０３，１０４ セット・リセット回路 １０５ 比較器
Claims (1)
- 【請求項１】 基準信号に一定の遅延を与える第１のシ
フトレジスタと、 前記基準信号または前記第１のシフトレジスタの出力信
号で出力を反転する第１のセット・リセット回路と、 比較信号に一定の遅延を与える第２のシフトレジスタ
と、 前記比較信号または前記第２のシフトレジスタの出力信
号で出力を反転する第２のセット・リセット回路と、 前記第１のセット・リセット回路の出力の前記基準信号
による反転時と前記第２のセット・リセット回路の出力
の前記第２のシフトレジスタの出力信号による反転時が
一致したとき、または前記第１のセット・リセット回路
の出力の前記第１のシフトレジスタの出力信号による反
転時と前記第２のセット・リセット回路の出力の前記比
較信号による反転時とが一致したとき出力を反転する比
較器とを有すること特徴とする位相比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150252A JPH0722926A (ja) | 1993-06-22 | 1993-06-22 | 位相比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150252A JPH0722926A (ja) | 1993-06-22 | 1993-06-22 | 位相比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722926A true JPH0722926A (ja) | 1995-01-24 |
Family
ID=15492886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5150252A Pending JPH0722926A (ja) | 1993-06-22 | 1993-06-22 | 位相比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722926A (ja) |
-
1993
- 1993-06-22 JP JP5150252A patent/JPH0722926A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| JPH0220173B2 (ja) | ||
| JP2777982B2 (ja) | パルス幅変調回路 | |
| JPS62245814A (ja) | パルス回路 | |
| JPH0722926A (ja) | 位相比較回路 | |
| JP3154302B2 (ja) | 位相差検出回路 | |
| JPH01208791A (ja) | 半導体記憶回路 | |
| JP2970540B2 (ja) | デューティ補正回路 | |
| US7190204B2 (en) | Logical circuit | |
| JPH09139730A (ja) | エラステックストア | |
| JP2705174B2 (ja) | 発振回路 | |
| JPS62265815A (ja) | デユ−テイ変換回路 | |
| JP2620170B2 (ja) | 信号断検出回路 | |
| JPH0423637A (ja) | データ受信装置 | |
| JP2789383B2 (ja) | クロック断検出回路 | |
| KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
| JP3408342B2 (ja) | サンプリング・レート変換装置 | |
| JPS63288513A (ja) | クロック断検出回路 | |
| JPH01154625A (ja) | Ｐｌｌ同期検出回路 | |
| JPH03255743A (ja) | ビット同期回路 | |
| JPH05191226A (ja) | スパイクノイズ除去回路 | |
| JPH01194709A (ja) | 位相判別回路 | |
| JPH02135823A (ja) | Ｄ／ａ変換装置 | |
| JPH05327513A (ja) | 信号変換装置 | |
| JPS6024667A (ja) | バス転送回路 |