JPH0723847B2 - プリント基板のパターン検査方法 - Google Patents
プリント基板のパターン検査方法Info
- Publication number
- JPH0723847B2 JPH0723847B2 JP2294106A JP29410690A JPH0723847B2 JP H0723847 B2 JPH0723847 B2 JP H0723847B2 JP 2294106 A JP2294106 A JP 2294106A JP 29410690 A JP29410690 A JP 29410690A JP H0723847 B2 JPH0723847 B2 JP H0723847B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- ring
- hole
- pattern
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/70—Determining position or orientation of objects or cameras
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/98—Detection or correction of errors, e.g. by rescanning the pattern or by human intervention; Evaluation of the quality of the acquired patterns
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30141—Printed circuit board [PCB]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V2201/00—Indexing scheme relating to image or video recognition or understanding
- G06V2201/06—Recognition of objects for industrial automation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S706/00—Data processing: artificial intelligence
- Y10S706/902—Application using ai with detail of the ai system
- Y10S706/911—Nonmedical diagnostics
- Y10S706/912—Manufacturing or machine, e.g. agricultural machinery, machine tool
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Multimedia (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プリント基板のパターン検査方法、特に配
線パターンとスルーホール（ミニバイアホールを含む）
との相対的な位置ズレの良否を判定する検査方法に関す
る。
線パターンとスルーホール（ミニバイアホールを含む）
との相対的な位置ズレの良否を判定する検査方法に関す
る。
電子部品の小形軽量化，高性能化に伴なって、プリント
基板回路のパターンも微細化，高密度化が進んでおり、
パターンの細線化，スルーホールの小径化が要求されて
いる。特に、多層基板の導通用スルーホールとしては、
過去の0.8mm径から、さらに小径化された0.5mm〜0.1mm
径のミニバイアホールと呼ばれるスルーホールが、現在
用いられている。
基板回路のパターンも微細化，高密度化が進んでおり、
パターンの細線化，スルーホールの小径化が要求されて
いる。特に、多層基板の導通用スルーホールとしては、
過去の0.8mm径から、さらに小径化された0.5mm〜0.1mm
径のミニバイアホールと呼ばれるスルーホールが、現在
用いられている。
スルーホールの小径化に伴い、スルーホールのメッキ技
術、ドリル加工、信頼性検査などの各方面において新し
い技術が望まれる。
術、ドリル加工、信頼性検査などの各方面において新し
い技術が望まれる。
一般に、ドリル加工は、フォトエッチングプロセスに比
べて精度が悪く、スルーホールがパターンからずれるこ
とが多い。0.8mm径程度のスルーホールにおいては、そ
の周囲に充分な大きなランドが設けられており、スルー
ホールの多少の位置ずれが起きても、基板の電気的信頼
性への影響は軽微であった。
べて精度が悪く、スルーホールがパターンからずれるこ
とが多い。0.8mm径程度のスルーホールにおいては、そ
の周囲に充分な大きなランドが設けられており、スルー
ホールの多少の位置ずれが起きても、基板の電気的信頼
性への影響は軽微であった。
しかし、スルーホールの小径化が進むと、ランドが小さ
くなり、ドリル加工において、ランド内に確実にスルー
ホール用の穴を設ける精度が保証されなくなってきた。
そのため、穴の位置ずれによるプリント基板の電気的信
頼性の低下が問題となり、スルーホールの穴の位置ずれ
検査の重要性が増大する。
くなり、ドリル加工において、ランド内に確実にスルー
ホール用の穴を設ける精度が保証されなくなってきた。
そのため、穴の位置ずれによるプリント基板の電気的信
頼性の低下が問題となり、スルーホールの穴の位置ずれ
検査の重要性が増大する。
穴の位置ずれ検査においては、電気式検査および外観検
査の両面からのアプローチが必要となる。外観検査にお
いては、メッキのクラックからの漏洩光を検出する方式
の検査機が知られているが、基板の高多層化が進むにつ
れて、様々な課題が指摘されている。また、スルーホー
ルとパターンとの相対的な位置ずれによって生じるパタ
ーン切れの検査に対しては、適用できない。
査の両面からのアプローチが必要となる。外観検査にお
いては、メッキのクラックからの漏洩光を検出する方式
の検査機が知られているが、基板の高多層化が進むにつ
れて、様々な課題が指摘されている。また、スルーホー
ルとパターンとの相対的な位置ずれによって生じるパタ
ーン切れの検査に対しては、適用できない。
第18A図，第18B図は、配線パターンＰのうちランドＲと
スルーホールＨとの相対的位置関係を示す図である。第
18A図において、ランドＲの中心にスルーホールＨの中
心Ｏが一致しており、良好なパターンとなっている。第
18B図においては、ランドＲの中心とスルーホールＨの
中心Ｏがずれており、スルーホールＨの一部が、ランド
Ｒの外側に突出している。この突出部分の大きさは開口
角θによって求められる。開口角θが所定の基準より大
きい時には、そのパターン切れは不良と判定される。
スルーホールＨとの相対的位置関係を示す図である。第
18A図において、ランドＲの中心にスルーホールＨの中
心Ｏが一致しており、良好なパターンとなっている。第
18B図においては、ランドＲの中心とスルーホールＨの
中心Ｏがずれており、スルーホールＨの一部が、ランド
Ｒの外側に突出している。この突出部分の大きさは開口
角θによって求められる。開口角θが所定の基準より大
きい時には、そのパターン切れは不良と判定される。
以上のように、開口角θを求めることによって、パター
ン切れの良否を判定することができるが、従来の多くの
検査においては、拡大レンズ等を使用した目視によって
この判定を行っていた。
ン切れの良否を判定することができるが、従来の多くの
検査においては、拡大レンズ等を使用した目視によって
この判定を行っていた。
この開口角θの判定を自動化するための技術は、たとえ
ば本出願人による特願平１−82117号に記載されてい
る。これは第19図に示す様に、適当な倍率で膨張された
ランドＲのパターンRIと、適当な倍率で膨張，拡大され
た、ホールＨの輪郭RPとの重複部WRを求め、開口角θを
求めようとするものである。
ば本出願人による特願平１−82117号に記載されてい
る。これは第19図に示す様に、適当な倍率で膨張された
ランドＲのパターンRIと、適当な倍率で膨張，拡大され
た、ホールＨの輪郭RPとの重複部WRを求め、開口角θを
求めようとするものである。
しかし、この技術では２値化が困難なスルーホールの開
口縁部の処理には優れているものの、開口角θを基準と
してパターン切れの良否を判定しているため、第20A図
のようにランドのパターンRIにラインＬのパターンLIが
複数本入ってきた場合や、第20B図のようにランドパタ
ーンRIが多少変形した場合に、またはノイズフィルタで
カットできないような量子化誤差やノイズの影響等によ
り図中破線で示した正しい開口角が得られず誤判定をお
こす確率が大きいという問題点があった。
口縁部の処理には優れているものの、開口角θを基準と
してパターン切れの良否を判定しているため、第20A図
のようにランドのパターンRIにラインＬのパターンLIが
複数本入ってきた場合や、第20B図のようにランドパタ
ーンRIが多少変形した場合に、またはノイズフィルタで
カットできないような量子化誤差やノイズの影響等によ
り図中破線で示した正しい開口角が得られず誤判定をお
こす確率が大きいという問題点があった。
この発明は以上のような事情を考慮してなされたもので
あり、ランドＲにラインＬが複数本入ってきても、また
ランドＲが多少変形しても、またノイズ等に対しても影
響されることなく、安定して自動的にランドＲとスルー
ホールＨとの相対的な位置ズレを検査する方法を得るこ
とを目的とする。
あり、ランドＲにラインＬが複数本入ってきても、また
ランドＲが多少変形しても、またノイズ等に対しても影
響されることなく、安定して自動的にランドＲとスルー
ホールＨとの相対的な位置ズレを検査する方法を得るこ
とを目的とする。
この発明のプリント基板のパターン検査方法は、プリン
ト基板を光電走査して画素ごとに読取った画像データに
基づいて、上記プリント基板上の配線パターンとスルー
ホールとの間の相対的位置関係を判定するプリント基板
の検査方法であって、まず読取った画像データに基づい
て、配線パターンを示すパターンイメージと、上記スル
ーホールを示すホールイメージとを求める。
ト基板を光電走査して画素ごとに読取った画像データに
基づいて、上記プリント基板上の配線パターンとスルー
ホールとの間の相対的位置関係を判定するプリント基板
の検査方法であって、まず読取った画像データに基づい
て、配線パターンを示すパターンイメージと、上記スル
ーホールを示すホールイメージとを求める。
次にホールイメージから複数のリング状マスクを求め、
パターンイメージ及びリング状マスクの少なくとも一方
に拡大，縮小等の相似処理を施して、対応する相似パタ
ーンイメージ及び相似リング状マスクの少なくとも一方
を求め、この相似処理に対応する、相似パターンイメー
ジとリング状マスクとの間、相似パターンイメージと相
似リング状マスクとの間、またはパターンイメージと相
似リング状マスクとの間の空間的関係に基づいて、上記
イメージ間の重なり領域の面積を求める。
パターンイメージ及びリング状マスクの少なくとも一方
に拡大，縮小等の相似処理を施して、対応する相似パタ
ーンイメージ及び相似リング状マスクの少なくとも一方
を求め、この相似処理に対応する、相似パターンイメー
ジとリング状マスクとの間、相似パターンイメージと相
似リング状マスクとの間、またはパターンイメージと相
似リング状マスクとの間の空間的関係に基づいて、上記
イメージ間の重なり領域の面積を求める。
そして、この面積と上記相対位置関係との既知の対応関
係に基づいて上記面積から上記相対的位置関係を評価す
るものである。
係に基づいて上記面積から上記相対的位置関係を評価す
るものである。
好ましくは、上記対応関係に基づいてあらかじめ学習さ
れているニューラルネットに上記面積を入力し、その出
力値と所定の基準値とを比較することによって、上記相
対的位置関係を判定する。
れているニューラルネットに上記面積を入力し、その出
力値と所定の基準値とを比較することによって、上記相
対的位置関係を判定する。
この発明における重なり領域の面積は、パターンイメー
ジのホールイメージに対する位置ずれについての情報を
含んでおり、またリング状マスク内での重なり領域の面
積であるのでランドに対するラインの方向にはあまり依
存せず、また多少のノイズならばそのノイズの位置から
影響を受けることも殆どない。
ジのホールイメージに対する位置ずれについての情報を
含んでおり、またリング状マスク内での重なり領域の面
積であるのでランドに対するラインの方向にはあまり依
存せず、また多少のノイズならばそのノイズの位置から
影響を受けることも殆どない。
またこの発明におけるニューラルネットは、リング状マ
スクに対する重なり領域の面積についての情報が入力さ
れるので、ランドにラインが複数本入っても、位置ずれ
についての情報を出力することができる。また学習によ
って出力する情報の位置ずれに対する感度をより厳し
く、あるいはより緩かにすることができる。
スクに対する重なり領域の面積についての情報が入力さ
れるので、ランドにラインが複数本入っても、位置ずれ
についての情報を出力することができる。また学習によ
って出力する情報の位置ずれに対する感度をより厳し
く、あるいはより緩かにすることができる。
Ａ、全体構成と概略動作 第2A図は、この発明の一実施例を適用するパターン検査
装置の全体構成を示すブロック図である。
装置の全体構成を示すブロック図である。
ステージ10上には、検査対象となるプリント基板11が配
置される。プリント基板11は、ライン方向Ｘごとに、そ
のイメージを読取装置20によって走査線順次に読みとら
れながら、搬送方向Ｙに送られる。読取装置20は、数千
素子を有するCCD複数個をライン方向Ｘに直列配列した
ものであり、画素ごとにプリント基板11のパターンを読
み取る。読み取られた画像データは、２値化回路21a,21
bに送られる。２値化回路21aは、後述するホールイメー
ジ原信号HIS0を生成し、２値化回路21bは後述するパタ
ーンイメージ原信号PIS0を生成する。信号HIS0,PIS0は
共に、パターン検査回路30に入力される。
置される。プリント基板11は、ライン方向Ｘごとに、そ
のイメージを読取装置20によって走査線順次に読みとら
れながら、搬送方向Ｙに送られる。読取装置20は、数千
素子を有するCCD複数個をライン方向Ｘに直列配列した
ものであり、画素ごとにプリント基板11のパターンを読
み取る。読み取られた画像データは、２値化回路21a,21
bに送られる。２値化回路21aは、後述するホールイメー
ジ原信号HIS0を生成し、２値化回路21bは後述するパタ
ーンイメージ原信号PIS0を生成する。信号HIS0,PIS0は
共に、パターン検査回路30に入力される。
パターン検査回路30は、後述する機能を有し、配線パタ
ーン（ランドを含む）や、これとスルーホールとの相対
的位置関係を検査し、その結果を中央演算装置（MPU）5
0に与える。
ーン（ランドを含む）や、これとスルーホールとの相対
的位置関係を検査し、その結果を中央演算装置（MPU）5
0に与える。
MPU50は、制御系51を介して、装置全体を制御する。制
御系51は、パターン検査回路30において得られたデータ
のアドレスを特定するためのＸ−Ｙアドレスなどを生成
する。また、このＸ−Ｙアドレスをステージ駆動系52に
も与えて、ステージ10の搬送機構を制御する。
御系51は、パターン検査回路30において得られたデータ
のアドレスを特定するためのＸ−Ｙアドレスなどを生成
する。また、このＸ−Ｙアドレスをステージ駆動系52に
も与えて、ステージ10の搬送機構を制御する。
CRT60は、MPU50からの指令を受けて、各種の演算結果、
例えばホールイメージなどを表示する。キーボード70
は、MPU50に対して種々の命令を入力するために用いら
れる。
例えばホールイメージなどを表示する。キーボード70
は、MPU50に対して種々の命令を入力するために用いら
れる。
オプション部80には、欠陥確認装置81,欠陥品除去装置8
2および欠陥位置マーキング装置83などが配置される。
欠陥確認装置81は、検出された欠陥を、例えばCRT上に
拡大して表示するための装置である。また、欠陥品除去
装置82は、欠陥を有するプリント基板11を検出したら、
そのプリント基板11を不良品用トレーなどに搬送するた
めの装置である。また、欠陥位置マーキング装置83は、
プリント基板11上の欠陥部分に直接、または、その部分
に該当するシート上の点にマーキングを行うための装置
である。これらの装置は必要に応じて取り付けられる。
2および欠陥位置マーキング装置83などが配置される。
欠陥確認装置81は、検出された欠陥を、例えばCRT上に
拡大して表示するための装置である。また、欠陥品除去
装置82は、欠陥を有するプリント基板11を検出したら、
そのプリント基板11を不良品用トレーなどに搬送するた
めの装置である。また、欠陥位置マーキング装置83は、
プリント基板11上の欠陥部分に直接、または、その部分
に該当するシート上の点にマーキングを行うための装置
である。これらの装置は必要に応じて取り付けられる。
B.読取り光学系 第3A図は、第2A図に示すステージ10,プリント基板11お
よび読取装置20などによって構成される読取り光学系の
一例を示す図である。
よび読取装置20などによって構成される読取り光学系の
一例を示す図である。
第3A図において、光源22からの光は、ハーフミラー23で
反射されてステージ10上のプリント基板11上に照射され
る。プリント基板11上には、下地となるベースB,ライン
L,スルーホールＨおよびそのまわりのランドＲが存在す
る。プリント基板11からの反射光はハーフミラー23を通
過し、さらにレンズ25を介して、読取装置20内に設けら
れたCCD24に入射される。CCD24は、搬送方向Ｙに送られ
るプリント基板11上のベースB,ラインL,スルーホールH,
ランドＲなどからの反射光を線順次に読取っていく。
反射されてステージ10上のプリント基板11上に照射され
る。プリント基板11上には、下地となるベースB,ライン
L,スルーホールＨおよびそのまわりのランドＲが存在す
る。プリント基板11からの反射光はハーフミラー23を通
過し、さらにレンズ25を介して、読取装置20内に設けら
れたCCD24に入射される。CCD24は、搬送方向Ｙに送られ
るプリント基板11上のベースB,ラインL,スルーホールH,
ランドＲなどからの反射光を線順次に読取っていく。
第４図は第3A図のＡ−Ａ′線において読み取られた信号
波形を示すグラフと、この信号波形を合成して得られる
パターンの一例を示す図である。
波形を示すグラフと、この信号波形を合成して得られる
パターンの一例を示す図である。
第４図の信号波形に示すように、ベースＢにおいては反
射光は比較的少く、閾値TH1,TH2（TH1＜TH2）の間のレ
ベルの信号が生成される。ランドＲは、銅などの金属に
よって形成されているので、この部分での反射光は多
く、閾値TH2以上のレベル信号が生成される。なお、ラ
インＬにおいても、同じレベル信号が生成される。ま
た、スルーホールＨにおいては、反射光はほとんど無
く、閾値TH1以下のレベルの信号が生成される。さら
に、通常スルーホールＨとランドＲとの間には、穴あけ
時に形成されるエッジ（開口縁部）Ｅが存在する。この
部分にはガタつきや傾斜が存在し、この部分での反射光
レベルは、特に一定の値を取らないが、ほぼ閾値TH1と
閾値TH2との間にある。
射光は比較的少く、閾値TH1,TH2（TH1＜TH2）の間のレ
ベルの信号が生成される。ランドＲは、銅などの金属に
よって形成されているので、この部分での反射光は多
く、閾値TH2以上のレベル信号が生成される。なお、ラ
インＬにおいても、同じレベル信号が生成される。ま
た、スルーホールＨにおいては、反射光はほとんど無
く、閾値TH1以下のレベルの信号が生成される。さら
に、通常スルーホールＨとランドＲとの間には、穴あけ
時に形成されるエッジ（開口縁部）Ｅが存在する。この
部分にはガタつきや傾斜が存在し、この部分での反射光
レベルは、特に一定の値を取らないが、ほぼ閾値TH1と
閾値TH2との間にある。
読取装置20からの信号は、第2A図の２値化回路21a,21b
において、例えば閾値TH1,TH2をそれぞれ用いて２値化
される。２値化回路21aは、スルーホールＨを示すホー
ルイメージHIを生成し、２値化回路21bはランドＲおよ
び配線パターンＰを示すパターンイメージPIを生成す
る。この２つのイメージHI,PIが、後述する処理に必要
な信号として用いられる。
において、例えば閾値TH1,TH2をそれぞれ用いて２値化
される。２値化回路21aは、スルーホールＨを示すホー
ルイメージHIを生成し、２値化回路21bはランドＲおよ
び配線パターンＰを示すパターンイメージPIを生成す
る。この２つのイメージHI,PIが、後述する処理に必要
な信号として用いられる。
第3B図は、読取光学系の他の例を示す図である。光源22
aからの光は、第3A図に示す例と同様に、反射光として
ハーフミラー23およびレンズ25を介して読取装置20内の
CCD24上に照射される。この例においては、さらにステ
ージ10の裏側に光源22bが備えられており、スルーホー
ルＨを通過した光もCCD24上に照射される。従って、ス
ルーホールＨにおいて、信号レベルが最も高く、ランド
R,ラインＬにおいて、信号レベルが中程度、ベースＢお
よびエッジＥにおいて信号レベルが比較的低くなる。
aからの光は、第3A図に示す例と同様に、反射光として
ハーフミラー23およびレンズ25を介して読取装置20内の
CCD24上に照射される。この例においては、さらにステ
ージ10の裏側に光源22bが備えられており、スルーホー
ルＨを通過した光もCCD24上に照射される。従って、ス
ルーホールＨにおいて、信号レベルが最も高く、ランド
R,ラインＬにおいて、信号レベルが中程度、ベースＢお
よびエッジＥにおいて信号レベルが比較的低くなる。
さらに、他の例として、CCD24を２列以上用意し、光源2
2aによって、ランドＲおよび配線パターンＰを検出し、
光源22bによってスルーホールＨのみを検出し、それら
のデータを別々に後段の２値化回路に出力するように構
成してもよい。
2aによって、ランドＲおよび配線パターンＰを検出し、
光源22bによってスルーホールＨのみを検出し、それら
のデータを別々に後段の２値化回路に出力するように構
成してもよい。
C.パターン検査回路 第2B図は、第2A図に示すパターン検査回路30の内部構成
を示すブロック図である。
を示すブロック図である。
第2A図の２値化回路21a,21bで生成されたホールイメー
ジ原信号HIS0,パターンイメージ原信号PIS0は、インタ
ーフェース31を介してノイズフィルタ32a,32bにそれぞ
れ与えられる。ノイズフィルタ32a,32bは平滑化処理な
どを行って、ノイズを除去し、ホールイメージ信号HIS,
パターンイメージ信号PISをそれぞれ生成する。
ジ原信号HIS0,パターンイメージ原信号PIS0は、インタ
ーフェース31を介してノイズフィルタ32a,32bにそれぞ
れ与えられる。ノイズフィルタ32a,32bは平滑化処理な
どを行って、ノイズを除去し、ホールイメージ信号HIS,
パターンイメージ信号PISをそれぞれ生成する。
ホールイメージ信号HISとパターンイメージ信号PISはど
ちらも、比較検査回路33,DRC（Design Rule Check）回
路34,スルーホール検査回路35のすべてに与えられる。
ちらも、比較検査回路33,DRC（Design Rule Check）回
路34,スルーホール検査回路35のすべてに与えられる。
比較検査回路33は、ホールイメージ信号HIS及びパター
ンイメージ信号PISと、あらかじめ準備された基準プリ
ント基板について得られたイメージ信号とを比較照合
し、それらが相互に異なる部分を欠陥として特定する回
路である。基準プリント基板としては、検査対象となる
プリント基板11と同一種類で、かつあらかじめ良品であ
ると判定されたプリント基板が用いられる。この方法
（比較法）はたとえば特開昭60−263807号公報に開示さ
れている。
ンイメージ信号PISと、あらかじめ準備された基準プリ
ント基板について得られたイメージ信号とを比較照合
し、それらが相互に異なる部分を欠陥として特定する回
路である。基準プリント基板としては、検査対象となる
プリント基板11と同一種類で、かつあらかじめ良品であ
ると判定されたプリント基板が用いられる。この方法
（比較法）はたとえば特開昭60−263807号公報に開示さ
れている。
DRC回路34はプリント基板11上のパターンＰの特徴、例
えば線幅やパターン角度、連続性などを抽出し、それら
が設計上の値から逸脱しているかどうかを判定すること
によってプリント基板11の良否検査を行う回路である。
このDRC法については、たとえば特開昭57−149905号公
報に開示されている。
えば線幅やパターン角度、連続性などを抽出し、それら
が設計上の値から逸脱しているかどうかを判定すること
によってプリント基板11の良否検査を行う回路である。
このDRC法については、たとえば特開昭57−149905号公
報に開示されている。
D.スルーホール検査回路 （D-1）．概要 スルーホール検査回路の各部の詳細な構造・動作を説明
する前に、その概要について以下に述べる。
する前に、その概要について以下に述べる。
第1A図は、第2B図に示すスルーホール検査回路35の内部
構成を示すブロック図であり、第1B図は第1A図に示す構
成で行われるプリント基板のパターン検査方法の処理手
順を示すフローチャートである。
構成を示すブロック図であり、第1B図は第1A図に示す構
成で行われるプリント基板のパターン検査方法の処理手
順を示すフローチャートである。
第1A図の中心判定回路36aは、ホールイメージ信号HISを
受けてホールイメージHIの中心位置に関する情報CPを出
力する回路であり、ホール径測定回路36bはホールイメ
ージHIの径に関する情報、例えば直径Ｄを出力する回路
であり、第1B図のステップS11に対応する。中心位置に
関する情報CPは座標（X,Y）の値であってもよいし、あ
るいは位置情報行列［X,Y］の中でビットを立てる形式
であってもよい。
受けてホールイメージHIの中心位置に関する情報CPを出
力する回路であり、ホール径測定回路36bはホールイメ
ージHIの径に関する情報、例えば直径Ｄを出力する回路
であり、第1B図のステップS11に対応する。中心位置に
関する情報CPは座標（X,Y）の値であってもよいし、あ
るいは位置情報行列［X,Y］の中でビットを立てる形式
であってもよい。
また、中心判定回路36aとホール径測定回路36bは必ずし
も分離して構成する必要はなく、中心及びホール特徴測
定回路37としてまとめた構成にしてもよい。例えば第５
図に示すように、ホールイメージ信号HISから得られる
ホールイメージHIに対して十字型の空間オペレータOPを
作用させ、オペレータOPの４つの腕とホールイメージHI
とが重なる部分の長さd1〜d4を相互に比較することによ
り、ホールイメージHIの中心とその径についての情報を
得ることができる。この空間オペレータの手法について
はたとえば本出願人による特願平２−191343号に開示さ
れている。
も分離して構成する必要はなく、中心及びホール特徴測
定回路37としてまとめた構成にしてもよい。例えば第５
図に示すように、ホールイメージ信号HISから得られる
ホールイメージHIに対して十字型の空間オペレータOPを
作用させ、オペレータOPの４つの腕とホールイメージHI
とが重なる部分の長さd1〜d4を相互に比較することによ
り、ホールイメージHIの中心とその径についての情報を
得ることができる。この空間オペレータの手法について
はたとえば本出願人による特願平２−191343号に開示さ
れている。
第1A図のリング状マスク発生回路38は、ホールイメージ
HIの中心CPとその直径Ｄ及びパターンイメージ信号PIS
を受けて、ホールイメージHIと中心を共通にし、異なる
直径を有する複数のリング状のマスク｛RMｉ｝（＝RM1,
…,RMｊ−１,RMｊ,PMｊ＋１，…）を発生させ、またホ
ール径Ｄによってパターンイメージ信号PISを正規化す
る回路であり、第1B図のステップS12に対応する。この
ようなリング状のマスク｛RMｊ｝の作成は、ホールイメ
ージHIを複数の倍率によって拡大した複数のイメージの
論理積をとる等して行われる。これについては例えば上
記の特願平１−82117号出願において開示されている。
パターンイメージ信号PISの正規化については後述す
る。
HIの中心CPとその直径Ｄ及びパターンイメージ信号PIS
を受けて、ホールイメージHIと中心を共通にし、異なる
直径を有する複数のリング状のマスク｛RMｉ｝（＝RM1,
…,RMｊ−１,RMｊ,PMｊ＋１，…）を発生させ、またホ
ール径Ｄによってパターンイメージ信号PISを正規化す
る回路であり、第1B図のステップS12に対応する。この
ようなリング状のマスク｛RMｊ｝の作成は、ホールイメ
ージHIを複数の倍率によって拡大した複数のイメージの
論理積をとる等して行われる。これについては例えば上
記の特願平１−82117号出願において開示されている。
パターンイメージ信号PISの正規化については後述す
る。
このリング状マスク｛RMｉ｝は正規化されたパターンイ
メージ信号PISと共にリング面積カウント回路39に入力
され、「リング面積特徴」｛Ｓｉ｝（＝S1,…,Sｊ−１,
Sｊ,Sｊ＋１，…）が計算される。これは第1B図のステ
ップS13に対応する。以下では、第６図を参照してこの
リング面積特徴｛Ｓｉ｝について説明する。
メージ信号PISと共にリング面積カウント回路39に入力
され、「リング面積特徴」｛Ｓｉ｝（＝S1,…,Sｊ−１,
Sｊ,Sｊ＋１，…）が計算される。これは第1B図のステ
ップS13に対応する。以下では、第６図を参照してこの
リング面積特徴｛Ｓｉ｝について説明する。
リング状マスク発生回路38で作成された複数のリング状
のマスク｛RMｉ｝はホールイメージHIに対して中心をCP
とする同心円環の関係にある。但し、第４図からもわか
るように、ホールイメージHIの内側にパターンイメージ
PIが存在することはない。よってマスク｛RMｉ｝として
は第６図に示すようにホールイメージHIと同じ直径Ｄを
内直径とするマスクRM1と、これよりも径の大きいもの
だけ考えても充分である。また、円環の幅については例
えば画素の１単位と等しくするなどすればよい。
のマスク｛RMｉ｝はホールイメージHIに対して中心をCP
とする同心円環の関係にある。但し、第４図からもわか
るように、ホールイメージHIの内側にパターンイメージ
PIが存在することはない。よってマスク｛RMｉ｝として
は第６図に示すようにホールイメージHIと同じ直径Ｄを
内直径とするマスクRM1と、これよりも径の大きいもの
だけ考えても充分である。また、円環の幅については例
えば画素の１単位と等しくするなどすればよい。
リング状のマスク｛RMｉ｝はその中心CPの位置が例えば
座標（X,Y）の値として与えられるなどされるので、パ
ターンイメージ信号PISによるパターンイメージPIに対
して、プリント基板11におけるパターンＰとホールＨの
位置関係を保って容易に重ね合わせることができる。
座標（X,Y）の値として与えられるなどされるので、パ
ターンイメージ信号PISによるパターンイメージPIに対
して、プリント基板11におけるパターンＰとホールＨの
位置関係を保って容易に重ね合わせることができる。
このとき、リング状マスクRMＪとパターンイメージPIと
の重なり領域Ａｊ（図中ハッチングの部分）の総面積を
リング面積特徴Ｓｊと呼ぶ。第６図からもわかるよう
に、リング面積特徴ＳｊはランドイメージRIの部分の面
積と、ラインイメージLIの面積の両方を含んでいる。こ
のようにリング面積特徴Ｓｊは面積の値であるので、図
示で示したような面積の小さなノイズから受ける影響は
小さい。またノイズの位置自体はリング面積特徴Ｓｊに
影響を与えない。リングＲが多少変形した場合も同様で
ある。また、マスクがリング状であるので、リング面積
特徴はラインイメージLIの入る方向によっては大きく左
右されない。
の重なり領域Ａｊ（図中ハッチングの部分）の総面積を
リング面積特徴Ｓｊと呼ぶ。第６図からもわかるよう
に、リング面積特徴ＳｊはランドイメージRIの部分の面
積と、ラインイメージLIの面積の両方を含んでいる。こ
のようにリング面積特徴Ｓｊは面積の値であるので、図
示で示したような面積の小さなノイズから受ける影響は
小さい。またノイズの位置自体はリング面積特徴Ｓｊに
影響を与えない。リングＲが多少変形した場合も同様で
ある。また、マスクがリング状であるので、リング面積
特徴はラインイメージLIの入る方向によっては大きく左
右されない。
このようにしてリング状マスク｛RMｉ｝（＝RM1,…,PM
ｊ−１,RMｊ,RMｊ＋１，…）のそれぞれに対してリング
面積特徴｛Ｓｉ｝（＝S1,…,Sｊ−１,Sｊ,Sｊ＋１，
…）が求められる。
ｊ−１,RMｊ,RMｊ＋１，…）のそれぞれに対してリング
面積特徴｛Ｓｉ｝（＝S1,…,Sｊ−１,Sｊ,Sｊ＋１，
…）が求められる。
第1A図に戻って、位置ずれ検査ニューラルネット回路40
は上記の様にして求めたリング面積特徴｛Ｓｉ｝を受け
てホールＨとパターンP,特に光との位置ずれに関する情
報Ｎを出力する。これは第1B図のステップS14に対応す
る。
は上記の様にして求めたリング面積特徴｛Ｓｉ｝を受け
てホールＨとパターンP,特に光との位置ずれに関する情
報Ｎを出力する。これは第1B図のステップS14に対応す
る。
位置ずれ検査ニューラルネット回路40は例えば第７図に
示される様な階層的ネットワークによって構成される。
このようなニューラルネット回路については例えば「ニ
ューラルネットワーク情報処理」（麻生英樹著，産業図
書,1988刊行）に解説されている。以下簡単に説明する
と、入力層ニューロン｛αｉ｝（＝α1,…，αｊ−１，
αｊ，αｊ＋１，…）にはリング面積特徴｛Ｓｉ｝（＝
S1,…,Sｊ−１,Sｊ,Sｊ＋１，…）がそれぞれ入力され
る。入力層ニューロン｛αｉ｝は次層の中間層ニューロ
ン｛βｉ｝に情報を伝達し、中間層ニューロン｛βｉ｝
は次層の中間層ニューロン｛γｉ｝に情報を伝達する。
出力層ニューロンηは前層のニューロン｛ξｉ｝から情
報を受け、位置ずれに関する情報Ｎを出力する。ここで
中間層の数は処理内容に応じてあらかじめ適当に選ばれ
る。
示される様な階層的ネットワークによって構成される。
このようなニューラルネット回路については例えば「ニ
ューラルネットワーク情報処理」（麻生英樹著，産業図
書,1988刊行）に解説されている。以下簡単に説明する
と、入力層ニューロン｛αｉ｝（＝α1,…，αｊ−１，
αｊ，αｊ＋１，…）にはリング面積特徴｛Ｓｉ｝（＝
S1,…,Sｊ−１,Sｊ,Sｊ＋１，…）がそれぞれ入力され
る。入力層ニューロン｛αｉ｝は次層の中間層ニューロ
ン｛βｉ｝に情報を伝達し、中間層ニューロン｛βｉ｝
は次層の中間層ニューロン｛γｉ｝に情報を伝達する。
出力層ニューロンηは前層のニューロン｛ξｉ｝から情
報を受け、位置ずれに関する情報Ｎを出力する。ここで
中間層の数は処理内容に応じてあらかじめ適当に選ばれ
る。
例えば中間層ニューロンの１つβｊが、しきい素子型の
ユニットである場合には、入力層ニューロンの１つαｋ
からの情報Ｊ（α）ｋに重み付けｗkjをし、他の入力層
ニューロンからの情報に対しても同様にしてこれらの和
をとり、βｊ固有のしきい値Ｔｊとの比較をしてβｊか
らの出力をＪ（β）ｊとする。式で書くと以下の様にな
る。
ユニットである場合には、入力層ニューロンの１つαｋ
からの情報Ｊ（α）ｋに重み付けｗkjをし、他の入力層
ニューロンからの情報に対しても同様にしてこれらの和
をとり、βｊ固有のしきい値Ｔｊとの比較をしてβｊか
らの出力をＪ（β）ｊとする。式で書くと以下の様にな
る。
このような各層間のニューロンの入出力結合により階層
的ネットワークが構成される。
的ネットワークが構成される。
各ニューロンの重み付けｗkjは学習によって変化する。
即ち本実施例でいえば、リングＲとホールＨが正しい位
置にあるときに０、50μｍずれたときに１という信号を
出力するようにあらかじめ学習させ、ｗkjを適切な値と
することができて、この結果、位置ずれに関する情報Ｎ
を出力することができる。なお、本実施例の場合の具体
的な学習結果については後述する。
即ち本実施例でいえば、リングＲとホールＨが正しい位
置にあるときに０、50μｍずれたときに１という信号を
出力するようにあらかじめ学習させ、ｗkjを適切な値と
することができて、この結果、位置ずれに関する情報Ｎ
を出力することができる。なお、本実施例の場合の具体
的な学習結果については後述する。
第1A図に戻って欠陥判定回路42は、位置ずれに関する情
報Ｎを受けて、位置ずれの程度により欠陥か否かを判断
する回路であり、第1B図のステップS15に対応する。例
えばランドＲとホールＨが30μｍ以上ずれた場合にこれ
を欠陥と判断したい場合には、上述の例の様にして学習
されたニューラルネット回路40の出力Ｎが、30μｍ以上
ずれた場合にいかなる値をとるかについてこの回路42に
予め記憶させておけばよい。
報Ｎを受けて、位置ずれの程度により欠陥か否かを判断
する回路であり、第1B図のステップS15に対応する。例
えばランドＲとホールＨが30μｍ以上ずれた場合にこれ
を欠陥と判断したい場合には、上述の例の様にして学習
されたニューラルネット回路40の出力Ｎが、30μｍ以上
ずれた場合にいかなる値をとるかについてこの回路42に
予め記憶させておけばよい。
欠陥座標メモリ43は上記回路42によって欠陥であると判
定されたランドＲ（あるいはホールＨ）の位置を記憶す
る回路であり、その位置情報はアドレスカウンタ41から
得る。アドレスカウンタ41はプリント基板11の搬送に対
応した制御系51からのＸ−Ｙアドレスによって位置情報
を作成している。この部分は第1B図のステップS16に対
応する。
定されたランドＲ（あるいはホールＨ）の位置を記憶す
る回路であり、その位置情報はアドレスカウンタ41から
得る。アドレスカウンタ41はプリント基板11の搬送に対
応した制御系51からのＸ−Ｙアドレスによって位置情報
を作成している。この部分は第1B図のステップS16に対
応する。
以上のようにして、スルーホール検査回路では配線パタ
ーンＰとホールＨの位置ずれを検出し、欠陥か否かを判
定する。
ーンＰとホールＨの位置ずれを検出し、欠陥か否かを判
定する。
次に位置ずれの検出の具体的な例について説明する。
（D-2）．リング状マスク発生回路 以下では16×16画素に正規化された画像について具体的
に説明する。正規化とは、大きなホール（ランド）にも
適応しうるための処置であり、例えば第８図に示す様に
穴径Ｄが200μｍのホールの場合には元来ホールイメー
ジHIの中心を中央に有する32×32画素（１画素は16μｍ
□）で２値化された信号PISのうち、隣接する２×２画
素を１画素として取扱い、16×16画素（１画素は32μｍ
□）として処理をすすめることを指す。同様にして穴径
Ｄが300μm,400μｍのホールに対してはそれぞれ３×３
画素,4×４画素を１画素として取扱う。
に説明する。正規化とは、大きなホール（ランド）にも
適応しうるための処置であり、例えば第８図に示す様に
穴径Ｄが200μｍのホールの場合には元来ホールイメー
ジHIの中心を中央に有する32×32画素（１画素は16μｍ
□）で２値化された信号PISのうち、隣接する２×２画
素を１画素として取扱い、16×16画素（１画素は32μｍ
□）として処理をすすめることを指す。同様にして穴径
Ｄが300μm,400μｍのホールに対してはそれぞれ３×３
画素,4×４画素を１画素として取扱う。
上記処理は第9A図に示す回路38の中の正規化処理部38a
で行われる。これは第9B図に示す38のフローチャートの
ステップS21に相当する。
で行われる。これは第9B図に示す38のフローチャートの
ステップS21に相当する。
このように16×16画素に正規化された画像に対して概ね
同心円状で相似形のリング状マスク｛RMｉ｝を作製す
る。この処理は第9A図に示すリング状マスク発生部38b
と第9B図に示すステップS22に対応する。
同心円状で相似形のリング状マスク｛RMｉ｝を作製す
る。この処理は第9A図に示すリング状マスク発生部38b
と第9B図に示すステップS22に対応する。
リング幅を１画素とすると、ホールイメージHIの中心CP
が16×16画素の中央付近にあるので、円環状となり得る
マスクの種類は第10図に示すRM1〜RM6の６種類となるこ
とがわかる。既に第６図で示したように最小のリング状
マスクRM1としてはホールイメージHIと同じ大きさ（直
径Ｄ）のものを選べばよいが、ここでは簡単のため、上
記６種類のすべてを示している。
が16×16画素の中央付近にあるので、円環状となり得る
マスクの種類は第10図に示すRM1〜RM6の６種類となるこ
とがわかる。既に第６図で示したように最小のリング状
マスクRM1としてはホールイメージHIと同じ大きさ（直
径Ｄ）のものを選べばよいが、ここでは簡単のため、上
記６種類のすべてを示している。
中心が正確に合っていれば、実際にリング面積特徴｛Ｓ
ｉ｝が正となるのは、RM2〜RM6である。
ｉ｝が正となるのは、RM2〜RM6である。
なお、ここではパターンイメージPIを正規化して固定
し、リング状マスク｛RMｉ｝の大きさを変える手法を採
ったが、逆にホールイメージの直径Ｄを正規化して固定
し、パターンイメージPIを順次に拡大または縮小してい
く手法をとっても差し支えない。本発明中「相似処理」
とはこのような正規化，拡大，縮小等の処理を指す。
し、リング状マスク｛RMｉ｝の大きさを変える手法を採
ったが、逆にホールイメージの直径Ｄを正規化して固定
し、パターンイメージPIを順次に拡大または縮小してい
く手法をとっても差し支えない。本発明中「相似処理」
とはこのような正規化，拡大，縮小等の処理を指す。
以下では簡単のため、正規化されたパターンイメージを
も単にパターンイメージと呼ぶ。
も単にパターンイメージと呼ぶ。
（D-3）．リング面積カウント回路 ここでは上記の様にして作成されたリング状マスク｛RM
ｉ｝と、パターンイメージ信号PISから復元されるパタ
ーンイメージPIとを重ね合わせ、第６図に概念的に示し
たような重複部分Ａｊの面積すなわち画素数をカウント
する。第12A図にリング面積回路39のブロック図を、第1
2B図にそのフローチャートを示す。パターンイメージPI
とリング状マスクRMｊの重ね合わせは重畳回路39aで
（ステップS31）、Ａｊのカウントはカウント回路39bで
（ステップS32）それぞれ行う。
ｉ｝と、パターンイメージ信号PISから復元されるパタ
ーンイメージPIとを重ね合わせ、第６図に概念的に示し
たような重複部分Ａｊの面積すなわち画素数をカウント
する。第12A図にリング面積回路39のブロック図を、第1
2B図にそのフローチャートを示す。パターンイメージPI
とリング状マスクRMｊの重ね合わせは重畳回路39aで
（ステップS31）、Ａｊのカウントはカウント回路39bで
（ステップS32）それぞれ行う。
リング状マスク｛RMｉ｝の中心はホールイメージHIの中
心CPとほぼ一致しており、またパターンイメージ信号PI
Sとホールイメージ信号HISは第3A図と第４図からわかる
ように同期して伝えることができるため、これらはその
相対的位置を保ちつつ容易に重ね合わせうる。
心CPとほぼ一致しており、またパターンイメージ信号PI
Sとホールイメージ信号HISは第3A図と第４図からわかる
ように同期して伝えることができるため、これらはその
相対的位置を保ちつつ容易に重ね合わせうる。
第11図は、中心CPからＸ方向,Y方向それぞれ＋１画素数
ずつずれたパターンイメージPI（ラインイメージLIは＋
Ｙ方向に一本ある）と、リング状マスクRM4を重ね合わ
せた例を示す。二重にハッチングされた部分が重なり領
域A4であり、ここではリング面積特徴はS4＝４（画素）
であることがわかる。
ずつずれたパターンイメージPI（ラインイメージLIは＋
Ｙ方向に一本ある）と、リング状マスクRM4を重ね合わ
せた例を示す。二重にハッチングされた部分が重なり領
域A4であり、ここではリング面積特徴はS4＝４（画素）
であることがわかる。
このようにして、ホールイメージHIの中心CPからのホー
ルイメージHIの中心CPからのパターンイメージPIの中心
のずれの種々の値について、あるリング状マスクRMｊを
固定したときに得られるリング面積特徴Ｓｊを第13A図
〜第13E図及び第14A図から第14E図に示した。第32A図〜
第13E図はランドイメージRIにラインイメージLIが１本
入っている場合を、第14A図〜第14E図はラインイメージ
LIが２本入っている場合を示した。（D-1）で第６図を
以て述べたように、リング面積特徴｛Ｓｉ｝はラインイ
メージLIがランドイメージRIに対して入る方向にあまり
左右されない。そこで、第13A図〜第13E図においては第
13F図に示すようにラインイメージLIが＋Ｙ方向から入
ってきた場合を示し、第14A図〜第14E図では第14F図に
示すようにラインイメージLIが＋Ｙ方向から１本、＋Ｙ
方向と45゜の角をなし、かつＸが正の方向から他の１本
が入ってきた場合について示した。また第13A図〜第13E
図，第14A図〜第14E図の双方とも、順にリング状マスク
RM2からRM6に対応している（PM1はその径が小さいため
パターンイメージPIと重ならずS1＝０であり、図示しな
い）。各図とも水平面内の軸は±Ｙ方向のずれｙｄと±
Ｘ方向のずれｘｄの各値（ともに画素単位）を示すとと
もに、縦軸はリング面積特徴Ｓｊ（ｘｄ,yｄ）を示す。
ここで添字ｊはリング状マスクとしてRMｊを用いたこと
を、（ｘｄ,yｄ）はパターンPIがX,Y方向にそれぞれｘ
ｄ,yｄだけずれていることを示す。例えば第13C図に示
したS4（1,1）は第11図の場合に相当し、その値は４で
ある。
ルイメージHIの中心CPからのパターンイメージPIの中心
のずれの種々の値について、あるリング状マスクRMｊを
固定したときに得られるリング面積特徴Ｓｊを第13A図
〜第13E図及び第14A図から第14E図に示した。第32A図〜
第13E図はランドイメージRIにラインイメージLIが１本
入っている場合を、第14A図〜第14E図はラインイメージ
LIが２本入っている場合を示した。（D-1）で第６図を
以て述べたように、リング面積特徴｛Ｓｉ｝はラインイ
メージLIがランドイメージRIに対して入る方向にあまり
左右されない。そこで、第13A図〜第13E図においては第
13F図に示すようにラインイメージLIが＋Ｙ方向から入
ってきた場合を示し、第14A図〜第14E図では第14F図に
示すようにラインイメージLIが＋Ｙ方向から１本、＋Ｙ
方向と45゜の角をなし、かつＸが正の方向から他の１本
が入ってきた場合について示した。また第13A図〜第13E
図，第14A図〜第14E図の双方とも、順にリング状マスク
RM2からRM6に対応している（PM1はその径が小さいため
パターンイメージPIと重ならずS1＝０であり、図示しな
い）。各図とも水平面内の軸は±Ｙ方向のずれｙｄと±
Ｘ方向のずれｘｄの各値（ともに画素単位）を示すとと
もに、縦軸はリング面積特徴Ｓｊ（ｘｄ,yｄ）を示す。
ここで添字ｊはリング状マスクとしてRMｊを用いたこと
を、（ｘｄ,yｄ）はパターンPIがX,Y方向にそれぞれｘ
ｄ,yｄだけずれていることを示す。例えば第13C図に示
したS4（1,1）は第11図の場合に相当し、その値は４で
ある。
まずラインが１本の場合（第13A図〜第13E図）について
見てみると、第13A図でS2（0,0）が他よりもかなり大き
いことがわかる。これはランドイメージRIの中心とCPが
一致しており、またリング状マスクRM2の径がランドイ
メージRIの径と近いことを示している。また、リング状
マスクの種類によらずラインイメージLIは＋Ｙ方向から
ランドイメージRIに入っているので、Ｘ＝０の直線に関
してほぼ対称である。
見てみると、第13A図でS2（0,0）が他よりもかなり大き
いことがわかる。これはランドイメージRIの中心とCPが
一致しており、またリング状マスクRM2の径がランドイ
メージRIの径と近いことを示している。また、リング状
マスクの種類によらずラインイメージLIは＋Ｙ方向から
ランドイメージRIに入っているので、Ｘ＝０の直線に関
してほぼ対称である。
リング状マスクRM3を用いた場合には（第13B図）、ラン
ドイメージRIの中心とCPが一致すればリング状マスクRM
3と重複するのはラインイメージLIのみであり、S3（0,
0）＝２となる。これはリング状マスクの径が大きくな
っても同様ゆえS4（0,0）,S5（0,0）,S6（0,0）でも同
じ値をとる。
ドイメージRIの中心とCPが一致すればリング状マスクRM
3と重複するのはラインイメージLIのみであり、S3（0,
0）＝２となる。これはリング状マスクの径が大きくな
っても同様ゆえS4（0,0）,S5（0,0）,S6（0,0）でも同
じ値をとる。
但しリング状マスクRMｊの径が大きくなってゆくと、Ｓ
ｊ（ｘｄ,yｄ）の値は中心付近から低くなっていく傾向
がみられる（第13B図〜第13E図）。これは、リング状マ
スクの径が大きい場合に、これとランドイメージRIが重
複するということはかなり位置ずれを起こしているとい
うことを示している。
ｊ（ｘｄ,yｄ）の値は中心付近から低くなっていく傾向
がみられる（第13B図〜第13E図）。これは、リング状マ
スクの径が大きい場合に、これとランドイメージRIが重
複するということはかなり位置ずれを起こしているとい
うことを示している。
換言すればランドイメージRIの、ホールイメージHIの中
心CPに対する位置ずれが、リング面積特徴｛Ｓ
ｉ（ｘｄ,yｄ）｝に反映されていることがわかる。
心CPに対する位置ずれが、リング面積特徴｛Ｓ
ｉ（ｘｄ,yｄ）｝に反映されていることがわかる。
ラインが２本入った場合も同様である（第14A図〜第14E
図）。ラインイメージLIとリング状マスクRMｊとの重な
る部分が多くなるので、ラインが１本の場合に比べて全
体的にレベルシフトした様になるが、この場合にも位置
ずれがリング面積特徴に反映されていることがわかる。
ここではラインイメージLIの入り方が対称ではないので
リング面積特徴の変化も非対称になっている。
図）。ラインイメージLIとリング状マスクRMｊとの重な
る部分が多くなるので、ラインが１本の場合に比べて全
体的にレベルシフトした様になるが、この場合にも位置
ずれがリング面積特徴に反映されていることがわかる。
ここではラインイメージLIの入り方が対称ではないので
リング面積特徴の変化も非対称になっている。
（D-4）．位置ずれ検査ニューラルネット回路 上記の様にリング面積特徴｛Ｓｉ｝の値は位置ずれの大
きさと対応しているため、それらの対応関係をあらかじ
め求めておけば、逆に｛Ｓｉ｝を入力することによっ
て、位置ずれに関する情報Ｎを得ることができる。ニュ
ーラルネット回路40はこのための回路であり、（D-1）
で述べた様に学習機能を有する。ここではS1〜S6を入力
する６つの出力層ユニットα１〜α６を有し、中間層は
１層で３つのユニットβ１〜β３からなり、出力層は１
つのユニットηからなる（第15図）。このようなニュー
ラルネット回路を実際にハードとして実現するには、オ
ペアンプ，抵抗等のアナログ回路を用いてもよいし、高
速のCPUやDSP等を利用しても構成できる。
きさと対応しているため、それらの対応関係をあらかじ
め求めておけば、逆に｛Ｓｉ｝を入力することによっ
て、位置ずれに関する情報Ｎを得ることができる。ニュ
ーラルネット回路40はこのための回路であり、（D-1）
で述べた様に学習機能を有する。ここではS1〜S6を入力
する６つの出力層ユニットα１〜α６を有し、中間層は
１層で３つのユニットβ１〜β３からなり、出力層は１
つのユニットηからなる（第15図）。このようなニュー
ラルネット回路を実際にハードとして実現するには、オ
ペアンプ，抵抗等のアナログ回路を用いてもよいし、高
速のCPUやDSP等を利用しても構成できる。
次にニューラルネット回路40の学習について述べる。ま
ず、位置ずれ（ｘｄ,yｄ）の種々の値とリング面積特徴
｛Ｓｉ（ｘｄ,yｄ）｝との対応関係をシミュレーション
実測に基づいてデータの形で得る。そしてリング面積特
徴｛Ｓｉ｝の具体的な値を入力したときにその値に対応
する位置ずれ（ｘｄ,yｄ）の情報Ｎが出力されるように
ニューラルネット回路40を学習させておく。このように
しておけば、実際にプリント基板についてのリング面積
特徴｛Ｓｉ｝の値が与えられた際に、位置ずれ（ｘｄ,y
ｄ）の情報Ｎを出力値として得ることができる。
ず、位置ずれ（ｘｄ,yｄ）の種々の値とリング面積特徴
｛Ｓｉ（ｘｄ,yｄ）｝との対応関係をシミュレーション
実測に基づいてデータの形で得る。そしてリング面積特
徴｛Ｓｉ｝の具体的な値を入力したときにその値に対応
する位置ずれ（ｘｄ,yｄ）の情報Ｎが出力されるように
ニューラルネット回路40を学習させておく。このように
しておけば、実際にプリント基板についてのリング面積
特徴｛Ｓｉ｝の値が与えられた際に、位置ずれ（ｘｄ,y
ｄ）の情報Ｎを出力値として得ることができる。
第16A図は、ラインイメージLIがランドイメージRIに＋
Ｙ方向から１本入った場合の学習結果を示すものであ
り、第13A図〜第13E図に対応する。ここで行った学習
は、ランドイメージRIの中心がホールイメージの中心CP
と一致した時にＮ＝０を、＋X,＋Ｙ方向にそれぞれ４画
素ずつずれた時、すなわち（ｘｄ,yｄ）＝（4,4）の時
にＮ＝１を、それぞれ出力するようにしたものである。
具体的な学習方法は前掲書に詳述されているが、簡単に
いえばＮ＝１（又は０）を正解信号とし、入力｛Ｓｉ｝
に対して出力Ｎがこれに近づくように、所定の規則に従
って各ユニット間の重み付けｗkjを変化させていくこと
で学習がなされる。
Ｙ方向から１本入った場合の学習結果を示すものであ
り、第13A図〜第13E図に対応する。ここで行った学習
は、ランドイメージRIの中心がホールイメージの中心CP
と一致した時にＮ＝０を、＋X,＋Ｙ方向にそれぞれ４画
素ずつずれた時、すなわち（ｘｄ,yｄ）＝（4,4）の時
にＮ＝１を、それぞれ出力するようにしたものである。
具体的な学習方法は前掲書に詳述されているが、簡単に
いえばＮ＝１（又は０）を正解信号とし、入力｛Ｓｉ｝
に対して出力Ｎがこれに近づくように、所定の規則に従
って各ユニット間の重み付けｗkjを変化させていくこと
で学習がなされる。
第16A図は第13A図〜第13E図と同様に±Ｘ方向に対称で
あり、また学習はＮ＝0,1の２値のみで行っても、位置
ずれ（ｘｄ,yｄ）に対応して情報Ｎは０と１との中間の
値もとっており、ある方向に着目した場合、その方向の
位置ずれが大きくなるにつれてＮの値も大きくなってい
る。従って逆にＮの値から位置ずれの程度に関する判定
を行うことができることがわかる。
あり、また学習はＮ＝0,1の２値のみで行っても、位置
ずれ（ｘｄ,yｄ）に対応して情報Ｎは０と１との中間の
値もとっており、ある方向に着目した場合、その方向の
位置ずれが大きくなるにつれてＮの値も大きくなってい
る。従って逆にＮの値から位置ずれの程度に関する判定
を行うことができることがわかる。
第16B図はラインイメージLIがランドイメージRIに２本
入った場合を示し、第14A図〜第14E図に対応する。また
ラインイメージLIの方向も第14F図に対応する。またこ
こでの学習は第14A図〜第14E図に対応するパターンイメ
ージPI、即ちラインイメージLIがランドイメージRIに２
本入ったものを用いた。第16A図の場合と同様に、ライ
ンイメージの本数が増しても、出力Ｎは位置ずれ
（ｘｄ,yｄ）に関する情報を有することがわかる。な
お、上記説明では中間層のユニットが３コの場合につい
て述べたが、他の個数でもよい。
入った場合を示し、第14A図〜第14E図に対応する。また
ラインイメージLIの方向も第14F図に対応する。またこ
こでの学習は第14A図〜第14E図に対応するパターンイメ
ージPI、即ちラインイメージLIがランドイメージRIに２
本入ったものを用いた。第16A図の場合と同様に、ライ
ンイメージの本数が増しても、出力Ｎは位置ずれ
（ｘｄ,yｄ）に関する情報を有することがわかる。な
お、上記説明では中間層のユニットが３コの場合につい
て述べたが、他の個数でもよい。
（D-5）．欠陥判定回路 この回路は、上記のようにして得られた位置ずれに関す
る情報Ｎから欠陥であるか否かを判定する回路であり、
これを第17A図にブロック図で、第17B図にフローチャー
トでそれぞれ示す。
る情報Ｎから欠陥であるか否かを判定する回路であり、
これを第17A図にブロック図で、第17B図にフローチャー
トでそれぞれ示す。
まず、情報Ｎは第17A図の比較回路42aに入力され、所定
のしきい値Ｇとの比較が行われる。これは第17B図でス
テップS33に対応する。このしきい値Ｇは予め定めてあ
る位置ずれ判断の基準に対して定める。例えば第17C図
は一本のラインがランドに入っており、かつそのずれが
ラインの入っている方向のみにずれた場合の位置ずれ量
（0,yｄ）に対応する情報Ｎの値を示したものであり、
第16A図のｘｄ＝０の場合に相当する。＋X,＋Ｙ方向の
それぞれ４画素のずれに対して１を出力するように学習
した位置ずれに関する情報Ｎは、このようにＸ方向のず
れがなく（ｘｄ＝０）、Ｙ方向のみにずれがある場合に
も、４画素のずれと３画素以下のずれに敏感であり、例
えば４画素以上のずれに対して不良と判断するならしき
い値Ｇとしては0.2〜0.8の値を設定すればよく、Ｎの値
自身もノイズに強いことがわかる。第17C図中ではＧ＝
0.5の場合を例示した。
のしきい値Ｇとの比較が行われる。これは第17B図でス
テップS33に対応する。このしきい値Ｇは予め定めてあ
る位置ずれ判断の基準に対して定める。例えば第17C図
は一本のラインがランドに入っており、かつそのずれが
ラインの入っている方向のみにずれた場合の位置ずれ量
（0,yｄ）に対応する情報Ｎの値を示したものであり、
第16A図のｘｄ＝０の場合に相当する。＋X,＋Ｙ方向の
それぞれ４画素のずれに対して１を出力するように学習
した位置ずれに関する情報Ｎは、このようにＸ方向のず
れがなく（ｘｄ＝０）、Ｙ方向のみにずれがある場合に
も、４画素のずれと３画素以下のずれに敏感であり、例
えば４画素以上のずれに対して不良と判断するならしき
い値Ｇとしては0.2〜0.8の値を設定すればよく、Ｎの値
自身もノイズに強いことがわかる。第17C図中ではＧ＝
0.5の場合を例示した。
このようにして、しきい値Ｇによって比較がなされた
後、良否を出力する。これは第17A図の出力回路42bが担
当し、第17B図ではステップS34,S35が対応する。
後、良否を出力する。これは第17A図の出力回路42bが担
当し、第17B図ではステップS34,S35が対応する。
このうち、不良（Error）とされた場所については、（D
-1）で述べたように欠陥座標メモリ43に記憶される。
-1）で述べたように欠陥座標メモリ43に記憶される。
但し、良（OK）とされた場所についても欠陥座標メモリ
43に記憶させてもよい。この場合にはニューラルネット
回路40の出力Ｎも同時に記憶させて、後で解析すること
が望ましい。
43に記憶させてもよい。この場合にはニューラルネット
回路40の出力Ｎも同時に記憶させて、後で解析すること
が望ましい。
またしきい値Ｇは複数であってもよい。例えばしきい値
をG1,G2の２コとして、 Ｎ＞G1 ならば Fatal G1≧Ｎ＞G2 ならば Warning G2≧Ｎ ならば Safe をそれぞれ出力するようにしてもよい。
をG1,G2の２コとして、 Ｎ＞G1 ならば Fatal G1≧Ｎ＞G2 ならば Warning G2≧Ｎ ならば Safe をそれぞれ出力するようにしてもよい。
またその良否判断の基準となる位置ずれ量を以て学習さ
せることに限定されない。例えばニューラルネット回路
40の構成を適当に選び、位置ずれが画素を単位として
（ｘｄ,yｄ）＝（0,2）であるパターンイメージPIと、
位置ずれのない（（ｘｄ,yｄ）＝（0,0））パターンイ
メージPIとで学習させ、４画素以上の位置ずれを不良と
判定するようにしてもよい。
せることに限定されない。例えばニューラルネット回路
40の構成を適当に選び、位置ずれが画素を単位として
（ｘｄ,yｄ）＝（0,2）であるパターンイメージPIと、
位置ずれのない（（ｘｄ,yｄ）＝（0,0））パターンイ
メージPIとで学習させ、４画素以上の位置ずれを不良と
判定するようにしてもよい。
また、良否判断の基準が複数ある場合には、単一の学習
によってもよいし、あるいはそれぞれ学習された複数の
ニューラルネット回路による出力N1,N2,…に対してしき
い値G1,G2,…を定めてもよい。例えば２つの出力N1,N2
に対して N1＞G1 ならば Fatal G2＞N2 ならば Safe いずれでもなければ Warning として良否判断を行うようにしてもよい。
によってもよいし、あるいはそれぞれ学習された複数の
ニューラルネット回路による出力N1,N2,…に対してしき
い値G1,G2,…を定めてもよい。例えば２つの出力N1,N2
に対して N1＞G1 ならば Fatal G2＞N2 ならば Safe いずれでもなければ Warning として良否判断を行うようにしてもよい。
E.変形例 （１）プリント基板の検査を開始する前にニューラルネ
ット回路の学習を行っておくとともに、必要に応じて再
学習を行わせることもできる。このような学習の繰返し
によってその回路特性はより好ましいものとなる。
ット回路の学習を行っておくとともに、必要に応じて再
学習を行わせることもできる。このような学習の繰返し
によってその回路特性はより好ましいものとなる。
（２）リング状マスクの数は、必要とされる欠陥検出精
度に応じて変えることができる。一般に多数のリング状
マスクを準備した方が入力情報の量という点で好ましい
が、あまり多くのマスクを用いると無用の情報を拾って
しまったり、リング面積特徴の計算量が増加するなどの
状況が生じるため、10個以下が好ましい。比較的ラフな
検査でよい場合には２〜３個程度のマスクでもよい。
度に応じて変えることができる。一般に多数のリング状
マスクを準備した方が入力情報の量という点で好ましい
が、あまり多くのマスクを用いると無用の情報を拾って
しまったり、リング面積特徴の計算量が増加するなどの
状況が生じるため、10個以下が好ましい。比較的ラフな
検査でよい場合には２〜３個程度のマスクでもよい。
以上説明したように、この発明のプリント基板のパター
ン検査方法は、ホールイメージの中心と同心のリング状
マスクを求め、これとパターンイメージとの重なり領域
の面積を求め、配線パターンとスルーホールとの相対的
位置関係をこの重なり領域の面積から評価してそれらの
位置関係の良否を判断するものであるので、ランドに対
するラインの方向や、多少のノイズの存在や、ランドの
多少の変形は良否判定に大きな影響を与えず、また１つ
のランドに入るラインが複数本であっても対応でき、安
定してランドとスルーホールの相対的な位置ずれを検査
することができるという効果がある。
ン検査方法は、ホールイメージの中心と同心のリング状
マスクを求め、これとパターンイメージとの重なり領域
の面積を求め、配線パターンとスルーホールとの相対的
位置関係をこの重なり領域の面積から評価してそれらの
位置関係の良否を判断するものであるので、ランドに対
するラインの方向や、多少のノイズの存在や、ランドの
多少の変形は良否判定に大きな影響を与えず、また１つ
のランドに入るラインが複数本であっても対応でき、安
定してランドとスルーホールの相対的な位置ずれを検査
することができるという効果がある。
特に、ニューラルネットを用いることにより、上記重な
り領域の面積と上記位置関係との詳細な対応関係を比較
的少数の既知情報から正確に得ることができる。
り領域の面積と上記位置関係との詳細な対応関係を比較
的少数の既知情報から正確に得ることができる。
第1A図はこの発明の一実施例を示すブロック図、 第1B図はこの発明の一実施例を示すフローチャート、 第2A図はこの発明を適用する装置の構成を示すブロック
図、 第2B図はこの発明を適用する回路の構成を示すブロック
図、 第3A図乃至第3B図は光電走査による読取を示す概念図、 第４図は第3A図又は第3B図によって読み取られた信号波
形及びそれを合成して得られるパターンを示す図、 第５図は十字オペレータの概念を示す図、 第６図及び第11図はリング面積特徴の概念を示す図、 第７図はニューラルネット回路の概念を示す図、 第８図はパターンイメージの正規化を示す図、 第9A図はリング状マスク発生回路の構成を示すブロック
図、 第9B図はリング状マスク発生回路の流れを示すフローチ
ャート、 第10図はリング状マスクを示す図、 第12A図はリング面積カウント回路の構成を示すブロッ
ク図、 第12B図はリング面積カウント回路の流れを示すフロー
チャート、 第13A図乃至第13E図、および第14A図乃至第14E図は、リ
ング面積特徴と位置ずれの関係を示すグラフ、 第13F図および第14F図はそれぞれ、第13A図〜第13E図と
第14A図〜第14E図との各グラフの算出条件を示す図、 第15図はニューラルネット回路の構成図、 第16A図乃至第16B図及び第17C図はニューラルネット回
路の出力と位置ずれとの関係を示すグラフ、 第17A図は欠陥判定回路の構成を示すブロック図、 第17B図は欠陥判定回路の流れを示すフローチャート、 第18A図、第18B図、第19図、第20A図および第20B図は従
来の技術の問題点を示す図である。 11……プリント基板、 40……位置ずれ検査ニューラルネット回路、 Ｐ……配線パターン、PI……パターンイメージ、 Ｈ……スルーホール、HI……ホールイメージ、 RMｉ,RMｊ,RM1,RM2,RM3,RM4,RM5,RM6…リング状マス
ク、 Ｓｉ,Sｊ,S2（0,0）,S4（1,1）……リング面積特徴（重
なり領域の面積）、 Ｎ……位置ずれに関する情報（ニューラルネット回路の
出力）
図、 第2B図はこの発明を適用する回路の構成を示すブロック
図、 第3A図乃至第3B図は光電走査による読取を示す概念図、 第４図は第3A図又は第3B図によって読み取られた信号波
形及びそれを合成して得られるパターンを示す図、 第５図は十字オペレータの概念を示す図、 第６図及び第11図はリング面積特徴の概念を示す図、 第７図はニューラルネット回路の概念を示す図、 第８図はパターンイメージの正規化を示す図、 第9A図はリング状マスク発生回路の構成を示すブロック
図、 第9B図はリング状マスク発生回路の流れを示すフローチ
ャート、 第10図はリング状マスクを示す図、 第12A図はリング面積カウント回路の構成を示すブロッ
ク図、 第12B図はリング面積カウント回路の流れを示すフロー
チャート、 第13A図乃至第13E図、および第14A図乃至第14E図は、リ
ング面積特徴と位置ずれの関係を示すグラフ、 第13F図および第14F図はそれぞれ、第13A図〜第13E図と
第14A図〜第14E図との各グラフの算出条件を示す図、 第15図はニューラルネット回路の構成図、 第16A図乃至第16B図及び第17C図はニューラルネット回
路の出力と位置ずれとの関係を示すグラフ、 第17A図は欠陥判定回路の構成を示すブロック図、 第17B図は欠陥判定回路の流れを示すフローチャート、 第18A図、第18B図、第19図、第20A図および第20B図は従
来の技術の問題点を示す図である。 11……プリント基板、 40……位置ずれ検査ニューラルネット回路、 Ｐ……配線パターン、PI……パターンイメージ、 Ｈ……スルーホール、HI……ホールイメージ、 RMｉ,RMｊ,RM1,RM2,RM3,RM4,RM5,RM6…リング状マス
ク、 Ｓｉ,Sｊ,S2（0,0）,S4（1,1）……リング面積特徴（重
なり領域の面積）、 Ｎ……位置ずれに関する情報（ニューラルネット回路の
出力）
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/00 Ｑ 6921−4Ｅ
Claims (2)
- 【請求項１】プリント基板を光電走査として画素ごとに
読取った画像データに基づいて、上記プリント基板上の
配線パターンとスルーホールとの間の相対的位置関係を
判定する、プリント基板のパターン検査方法であって、 （ａ） 上記画像データに基づいて、上記配線パターン
を示すパターンイメージと、上記スルーホールを示すホ
ールイメージとを求める工程と、 （ｂ） 上記ホールイメージから複数のリング状マスク
を求める工程と、 （ｃ） 上記パターンイメージ及び上記リング状マスク
の少なくとも一方に相似処理を施して、対応する相似パ
ターンイメージ及び相似リング状マスクの少なくとも一
方を求める工程と、 （ｄ） 上記相似処理に対応する、上記相似パターンイ
メージと上記リング状マスクとの間、上記相似パターン
イメージと上記相似リング状マスクとの間、または上記
パターンイメージと上記相似リング状マスクとの間の重
なり領域の面積を求める工程と、 （ｅ） 上記相対的位置関係との既知の対応関係に基づ
いて、上記面積から上記相対的位置関係を評価する工程
と、 を含むプリント基板のパターン検査方法。 - 【請求項２】請求項１の方法において、 工程（ｅ）が （e-1）上記対応関係に基づいてあらかじめ学習させた
ニューラルネットに上記面積の値を入力し、上記ニュー
ラルネットの出力値を得る工程と、 （e-2）上記出力値と所定の基準値とを比較することに
より、上記相対的位置関係を判定する工程と、 を含むプリント基板のパターン検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294106A JPH0723847B2 (ja) | 1990-10-30 | 1990-10-30 | プリント基板のパターン検査方法 |
| US07/784,574 US5347591A (en) | 1990-10-30 | 1991-10-29 | Method of and device for determining positioning between a hole and a wiring pattern on a printed circuit board by utilizing a set of area values |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294106A JPH0723847B2 (ja) | 1990-10-30 | 1990-10-30 | プリント基板のパターン検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04166712A JPH04166712A (ja) | 1992-06-12 |
| JPH0723847B2 true JPH0723847B2 (ja) | 1995-03-15 |
Family
ID=17803368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2294106A Expired - Lifetime JPH0723847B2 (ja) | 1990-10-30 | 1990-10-30 | プリント基板のパターン検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5347591A (ja) |
| JP (1) | JPH0723847B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0151235B1 (ko) * | 1963-07-14 | 1998-10-15 | 모리시타 요이찌 | 형상검출방법 |
| JP2760250B2 (ja) * | 1993-02-03 | 1998-05-28 | 株式会社デンソー | ピンホール検査装置 |
| US5608816A (en) * | 1993-12-24 | 1997-03-04 | Matsushita Electric Industrial Co., Ltd. | Apparatus for inspecting a wiring pattern according to a micro-inspection and a macro-inspection performed in parallel |
| JPH09265531A (ja) * | 1996-03-27 | 1997-10-07 | Mitsubishi Electric Corp | 画像処理方法及びその装置 |
| WO2000070360A1 (en) * | 1999-05-14 | 2000-11-23 | Mv Research Limited | A microvia inspection system |
| HK1043627A1 (en) * | 2000-03-29 | 2002-09-20 | Seiko Epson Corporation | Through hole inspecting method and device |
| JP2002163638A (ja) * | 2000-11-29 | 2002-06-07 | Ibiden Co Ltd | 画像データ検査装置および画像データ検査方法 |
| TW201430336A (zh) * | 2013-01-23 | 2014-08-01 | Huang Tian Xing | 缺陷檢測方法、裝置及系統 |
| CN106886624B (zh) * | 2016-12-27 | 2020-05-26 | 克康(上海)排气控制系统有限公司 | 一种隔板数孔和开窗孔面积等效截面孔数的计算方法 |
| JP7004145B2 (ja) * | 2017-11-15 | 2022-01-21 | オムロン株式会社 | 欠陥検査装置、欠陥検査方法、及びそのプログラム |
| JP7117841B2 (ja) * | 2017-12-12 | 2022-08-15 | 芝浦メカトロニクス株式会社 | ワーク検出装置、成膜装置及びワーク検出方法 |
| US10607331B1 (en) * | 2019-06-28 | 2020-03-31 | Corning Incorporated | Image segmentation into overlapping tiles |
| JP7143388B2 (ja) * | 2020-12-17 | 2022-09-28 | 株式会社クボタ | 検査方法 |
| JP7036896B1 (ja) * | 2020-12-17 | 2022-03-15 | 株式会社クボタ | 検査装置及び検査方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4555798A (en) * | 1983-06-20 | 1985-11-26 | Kla Instruments Corporation | Automatic system and method for inspecting hole quality |
| DE3587582D1 (de) * | 1985-03-14 | 1993-10-21 | Beltronics Inc | Gerät und Verfahren zum selbsttätigen Inspizieren von Objekten und zum Identifizieren oder Erkennen bekannter und unbekannter Teile davon, einschliesslich Fehler und dergleichen. |
| US4866629A (en) * | 1987-11-13 | 1989-09-12 | Industrial Technology Research Institute | Machine vision process and apparatus for reading a plurality of separated figures |
| US5027417A (en) * | 1989-03-31 | 1991-06-25 | Dainippon Screen Mfg. Co., Ltd. | Method of and apparatus for inspecting conductive pattern on printed board |
| US5144681A (en) * | 1989-03-31 | 1992-09-01 | Dainnippon Screen Mfg. Co., Ltd. | Method of and apparatus for inspecting conductive pattern on printed board |
| US5150422A (en) * | 1989-03-31 | 1992-09-22 | Dainippon Screen Mfg. Co., Ltd. | Method of and apparatus for inspecting conductive pattern on printed board |
-
1990
- 1990-10-30 JP JP2294106A patent/JPH0723847B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-29 US US07/784,574 patent/US5347591A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5347591A (en) | 1994-09-13 |
| JPH04166712A (ja) | 1992-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771807B2 (en) | Method and system for detecting defects on a printed circuit board | |
| JPH0723847B2 (ja) | プリント基板のパターン検査方法 | |
| CN113454445A (zh) | 零件检查期间对于参考未对准进行补偿 | |
| JP3660763B2 (ja) | 被検査パターンの検査方法及び製造プロセス診断方法並びに半導体基板の製造方法 | |
| EP0488206A2 (en) | Method of and apparatus for inspecting pattern on printed board | |
| Malge et al. | A survey: Automated visual pcb inspection algorithm | |
| JP4071866B2 (ja) | 配線パターン検査装置 | |
| EP0488188B1 (en) | Method of and apparatus for inspecting the width of a wiring line on a printed board | |
| JP3575512B2 (ja) | パターン検査方法及び装置 | |
| JPH0669700A (ja) | プリント板ユニット外観検査システム | |
| TW202338745A (zh) | 檢查系統、教師資料生成裝置、教師資料生成方法以及程式 | |
| US20230050479A1 (en) | Systems and methods for automated x-ray inspection | |
| Snehith et al. | Convolutional neural network for printed circuit board verification | |
| JP3047881B2 (ja) | 半導体装置の製造システム及び半導体装置の製造方法 | |
| Vaidya | Automatic optical inspection-based pcb fault detection using image processing | |
| US20250209597A1 (en) | Substrate inspecting apparatus and method of inspecting substrate | |
| TWI918585B (zh) | 檢查裝置、檢查方法以及電腦可讀取的程式 | |
| JPH0786468B2 (ja) | プリント基板のパターン検査方法 | |
| Foster III et al. | Automated visual inspection of bare printed circuit boards using parallel processor hardware | |
| JPH0766255A (ja) | 半導体製造方法及び製造ライン | |
| JPH036410A (ja) | パターン検査装置 | |
| Zhou | An industrial X-ray inspection framework for SMT solder bridge detection in BGA assemblies | |
| TW202605346A (zh) | 檢查裝置、檢查方法以及電腦可讀取的程式 | |
| CN118446956A (zh) | 检查装置以及检查方法 | |
| JP2001050906A (ja) | パターン検査装置およびパターン検査方法 |