JPH07240435A - 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置 - Google Patents

半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置

Info

Publication number
JPH07240435A
JPH07240435A JP6032294A JP3229494A JPH07240435A JP H07240435 A JPH07240435 A JP H07240435A JP 6032294 A JP6032294 A JP 6032294A JP 3229494 A JP3229494 A JP 3229494A JP H07240435 A JPH07240435 A JP H07240435A
Authority
JP
Japan
Prior art keywords
stage
circuit board
semiconductor
sealing resin
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6032294A
Other languages
English (en)
Inventor
Hideo Aoki
秀夫 青木
Hiroshi Iwasaki
博 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6032294A priority Critical patent/JPH07240435A/ja
Priority to US08/396,236 priority patent/US5628111A/en
Priority to KR1019950004504A priority patent/KR0179717B1/ko
Publication of JPH07240435A publication Critical patent/JPH07240435A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 低コストで、かつ高信頼性の半導体実装回路
装置を歩留りよく形成し得る半導体パッケージの製造方
法、半導体の実装方法、およびその実装方法の実施に適
する半導体実装装置の提供をする。 【構成】 加圧ステージ上で、接続用の端子面７ａを含
む配線回路を備えた回路基板７の端子面７ａに、突起電
極を備えた半導体チップ８のバンプ８ａを対応させて位
置合わせ、配置・搭載する工程と、前記配置・搭載され
た半導体チップ８を加圧して、半導体チップ８のバンプ
８ａ面上の突起電極を回路基板７の端子７ａ面に対接さ
せる加圧工程と、前記基板７面に対するチップ８の加圧
状態を保持させるクランプ工程と、基板７面にクランプ
されたチップ８を加圧ステージから、樹脂の充填を行う
ステージに移動させ、基板７面−チップ８面間に樹脂１
４を硬化するステージに移動させ、封止用樹脂を硬化す
る工程と、硬化後、加圧状態保持のためのクランプを取
り外す工程を具備している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体パッケージの製造
方法、半導体の実装方法、および半導体実装装置に係
り、特にフリップチップのパッケージ化方法、フリップ
チップもしくはそれに類似した半導体を回路基板面の接
続用端子面に圧接方式で実装する方法、および実装装置
に関する。
【０００２】
【従来の技術】ＩＣ素子（集積回路素子もしくは集積回
路装置）を、所定の回路基板面に搭載，実装して成る実
装回路装置は、たとえば電子機器類の回路機構のコンパ
クト化などを目的とし、広く実用されている。そして、
この種の実装回路装置を構成するに当たって、前記回路
基板面にＩＣ素子などのベアチップを電気的に接続する
手段として、図５ (a)および (b)に、その実施態様の概
略を模式的に示すような接続手段が採られている。先
ず、図５ (a)に断面的に示すごとく、いわゆるステージ
１面に、真空吸引式に所定の回路基板２を吸着・保持す
る一方、前記ステージ１に対向して配置されたピックア
ップヘッド３で、真空吸引式に吸着・保持したベアチッ
プ４を位置合わせ，移載する。なお、図において、1aは
ステージ１の真空吸引系を、3aはピックアップヘッド３
の真空吸引系を、また1bはステージ１の加熱手段を、3b
はピックアップヘッド３の加熱手段をそれぞれ示す。こ
こで、前記ステージ１およびピックアップヘッド３は、
Ｘ，Ｙ，Ｚ軸方向、および回転軸方向に相対的に移動可
能に構成されており、前記フリップチップ４の位置合わ
せ，移載を容易になし得るように成っている。
【０００３】次いで、図５ (b)に断面的に示すごとく、
前記ピックアップヘッド３で、ステージ１に吸着・保持
された回路基板２に位置合わせ，移載したベアチップ４
を押圧したままの形態で、所要の封止樹脂５をベアチッ
プ４の搭載領域に注入する。その後、ステージ１の加熱
手段1bおよびピックアップヘッド３の加熱手段3bをそれ
ぞれ動作させ、ステージ１およびピックアップヘッド３
を加熱し、前記封止樹脂５を熱硬化させることによっ
て、回路基板２面に対するベアチップ４の実装を完了す
る。なお、この加圧は、突起電極4aが十分に回路基板２
面に圧接する圧力、また加熱は、前記封止樹脂５が十分
に熱硬化する程度の温度や時間を設定する。
【０００４】
【発明が解決しようとする課題】上記のように、従来の
圧接接続方式によるベアチップ４の実装は、位置合わ
せ，加圧および封止樹脂の熱硬化機構を一体的に具備す
る実装装置を用い、ベアチップ４を回路基板２面に位置
合わせ，移載（搭載）した後、その位置合わせ・搭載状
態を静止，加圧したまま、封止樹脂５を供給する一方、
加熱硬化する工程を、一つの実装装置で行っている。そ
して、この実装手段では、ベアチップ４を回路基板２面
に圧接したまま、その実装装置が具備する加熱手段1b，
3bにより、封止樹脂５を加熱硬化するのに一定の時間を
要するので、実装作業の効率、もしくは半導体実装回路
装置の生産性が劣るという問題がある。つまり、封止樹
脂５が加熱硬化するまでの一定の時間、位置合わせや加
圧機構などを１個のベアチップ４が占有するため、その
完了までの間は、他のベアチップ４の実装を行い得ない
ことになり、生産性の低下およびコストの増大を招来す
るという問題がある。
【０００５】本発明は上記事情に対処してなされたもの
で、低コストで、かつ高信頼性の半導体実装回路装置
を、歩留りよく形成するのに適する半導体パッケージ、
半導体の実装方法、およびその実装方法の実施に適する
半導体実装装置の提供を目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体パッ
ケージの製造方法は、加圧ステージ上で、一主面に接続
用の端子面を含む配線回路を備え、かつ他主面に平面型
の外部接続用端子が導出・露出したた絶縁性薄板の端子
面に、突起電極を備えた半導体チップのパッドを対応さ
せて位置合わせ，搭載・配置する工程と、前記配置され
た半導体チップを加圧して、半導体チップのパッド面上
の突起電極を絶縁性薄板の端子面に対接させる加圧工程
と、前記絶縁性薄板面に対する半導体チップの加圧状態
を保持させるクランプ工程と、前記絶縁性薄板面にクラ
ンプされた半導体チップを加圧ステージから、封止用樹
脂の供給，充填を行うステージに移動させ、絶縁性薄板
面−半導体チップ面間に封止用樹脂を供給，充填する工
程と、前記封止用樹脂の供給，充填ステージから、封止
用樹脂を硬化するステージに移動させ、供給，充填した
封止用樹脂を硬化する工程と、前記封止用樹脂を硬化さ
せた後、加圧状態を保持させていたクランプを取外す工
程とを具備して成ることを特徴とする。
【０００７】本発明に係る半導体の実装方法は、加圧ス
テージ上で、接続用の端子面を含む配線回路を備えた回
路基板の端子面に、突起電極を備えた半導体チップのパ
ッドを対応させて位置合わせ，配置・搭載する工程と、
前記配置・搭載された半導体チップを加圧して、半導体
チップのパッド面上の突起電極を回路基板の端子面に対
接させる加圧工程と、前記回路基板面に対する半導体チ
ップの加圧状態を保持させるクランプ工程と、前記回路
基板面にクランプされた半導体チップを加圧ステージか
ら、封止用樹脂の供給，充填を行うステージに移動さ
せ、回路基板面−半導体チップ面間に封止用樹脂を供
給，充填する工程と、前記封止用樹脂の供給，充填ステ
ージから、封止用樹脂を硬化するステージに移動させ、
供給，充填した封止用樹脂を硬化する工程と、前記封止
用樹脂を硬化させた後、加圧状態を保持させていたクラ
ンプを取外す工程とを具備して成ることを特徴とする。
【０００８】なお、前記半導体チップとして、絶縁性薄
板の一主面にフリップチップの形で搭載，実装され、か
つ他主面に平面型の外部接続用端子が導出・露出した半
導体パッケージであってもよい。
【０００９】本発明に係る半導体実装装置は、接続用の
端子面を含む配線回路を備えた回路基板の端子面に、突
起電極を備えた半導体チップのパッドを対応させて位置
合わせ，配置・搭載するステージと、前記ステージ上
で、配置・搭載された半導体チップを加圧して、半導体
チップパッド面上の突起電極を回路基板の端子面に対接
させる加圧機構と、前記回路基板面に対する半導体チッ
プの加圧状態を保持させるクランプ機構を有する着脱自
在な回路基板保持部品とを具備して成ることを特徴とす
る。
【００１０】さらに、本発明に係る半導体実装装置にお
いては、、前記回路基板面に半導体チップを位置合わ
せ，配置・搭載し、加圧クランプする第１のステージに
隣接配置した封止用樹脂の供給，充填する第２のステー
ジと、前記第２のステージに移載されたクランプされた
回路基板面−半導体チップ面間に封止用樹脂を供給，充
填する樹脂供給，充填機構と、前記回路基板面−半導体
チップ面間に封止用樹脂を供給，充填した第２のステー
ジに隣接配置されて、供給，充填された封止用樹脂を硬
化する加熱手段を備えた第３のステージとを具備して成
ることを特徴とする。
【００１１】なお、この実装装置は、たとえば絶縁性薄
板の一主面にベアチップの形で搭載，実装された半導体
パッケージの製造・組み立てに使用することも可能であ
り、また位置合わせやクランプなどの対象となる半導体
チップとして、前記絶縁性薄板の一主面にベアチップの
形で搭載，実装され、かつ他主面に平面型の外部接続用
端子が導出・露出した半導体パッケージを用いることも
可能である。さらに、クランプ機構を有する回路基板保
持部品を、装置内に複数個設置して並列的もしくは滞留
型に機能する構成としてもよい。
【００１２】本発明において、絶縁性薄板としては、た
とえば厚さ0.15〜 0.4mm程度，搭載する半導体チップ
（ベアチップ）とほぼ同じ程度の外形を有する、樹脂系
もしくはセラミック系の薄板が挙げられる。また、回路
基板としては、たとえばガラス質類，アルミナ，窒化ア
ルミ，窒化ケイ素などを絶縁体層とした薄膜型回路基板
や厚膜型回路基板、あるいはポリイミド系樹脂，ガラス
−エポキシ樹脂系などを絶縁体層とした回路基板を使用
し得る。さらに、前記回路基板面に実装される半導体チ
ップとしては、たとえばベアチップ型，他主面（裏面
側）に電極端子が導出されたパッケージ型などが挙げら
れる。なお、通常、半導体チップについて、外部接続用
端子を成すパッド面に、突起電極（バンプ）を設けてお
く。また、前記熱硬化性の樹脂（封入樹脂）として、た
とえば紫外線硬化型樹脂を用いる場合は、紫外線を熱源
とするため、紫外線照射装置が利用される。
【００１３】
【作用】本発明に係る半導体パッケージの製造方法、半
導体の実装方法、および実装装置によれば、所要の半導
体チップを回路基板面の位置合わせ，配置（搭載）した
後、別途の加圧・保持（固定）手段によって、半導体チ
ップを回路基板面（被接続部）などに圧接・保持し、さ
らに別設した封止用樹脂の供給・充填機構や加熱硬化手
段に移動されて、封止樹脂の硬化によって、前記圧接を
保持したままの状態で回路基板面などに対する半導体チ
ップの接続（実装）を行う構成を採っている。つまり、
回路基板面などへ位置合わせ，配置（搭載）された半導
体チップは、加圧・保持（固定）された後、この搭載・
配置機構から外されて、別設した封止用樹脂の供給機構
や加熱硬化手段に移動されて、所要の処理・加工が成さ
れる２段的な構成を採っている。したがって、封止樹脂
の供給や加熱硬化を行っている間、他の半導体チップを
他の回路基板面などに、位置合わせ，配置（搭載）する
ことが可能となり、生産性の向上および低コスト化など
容易に図り得ることになる。
【００１４】
【実施例】以下図１，図２ (a)〜 (f)，図３および図４
を参照して本発明の実施例を説明する。
【００１５】図１は、本発明に係る半導体実装装置の主
要部の構成を断面的示すもので、６は接続用の端子面7a
を含む配線回路を備えた回路基板７の所定面に、半導体
チップ８のバンプ8aを対応する端子7a面に位置合わせ，
配置・搭載する機構である。ここで、回路基板７の所定
面に、半導体チップ８を位置合わせして配置・搭載する
機構６は、真空・吸着系6aを備えたステージ本体6b、こ
のステージ本体6b面に配置され回路基板７を載置する真
空・吸着系6a′を備えた着脱自在型のステージ付属体
（回路基板保持部品）6c、および前記ステージ付属体6c
に対向して配置された真空・吸着系6d′を備えたピック
アップ機構6dなどで構成されている。なお、前記ピック
アップ機構6dは、先端部に半導体チップ８を吸引・保持
することが可能なピックアップヘッド付属体6d″を具備
するとともに、前記回路基板７面に、配置・搭載される
半導体チップ８を加圧して、パッド8aを端子7a面に対接
させる加圧機構を兼ねている。なお、この構成において
は、ステージ本体6bおよびピックアップ機構6dは、相対
的にＸ，Ｙ，Ｚ軸方向、および回転軸方向に移動・制御
可能に構成されている。
【００１６】また、９は前記回路基板７面に対する半導
体チップ８の加圧状態を保持させるクランプ機構であ
り、この構成例では、クランプ機構９をステージ付属体
6cに装着してある。さらに、10は前記回路基板７面に半
導体チップ８をクランプ機構９により圧着・保持した状
態のまま搬送する搬送機構、11は前記搬送機構10をクラ
ンプ機構９によって圧着・保持したまま搬送される回路
基板７面−半導体チップ８面間に熱硬化性の樹脂を供給
する機構、12は前記回路基板７面−半導体チップ８面間
に供給した樹脂を緻密的に充填し、熱硬化させる加熱手
段、13はクランプ取り外し機構である。ここで、搬送機
構10は、たとえばベルトコンベアであって、第１のステ
ージおよび第２のステージを構成する。つまり、前記位
置合わせして配置・搭載する機構６から、クランプした
ステージ付属体6c−回路基板７−半導体チップ８−ピッ
クアップヘッド付属体6d″を自動的、もしくは手動的に
移載し得るように隣接させて配置されている。また、11
はエポキシ樹脂などの熱硬化性の樹脂を供給する機構、
たとえば加圧供給型のノズル機構、12は加熱手段、たと
えば電気抵抗型ヒーターであり、これらは前記搬送機構
10の搬送方向に沿って配置されており、また、前記の位
置合わせ，配置・搭載する機構６と分けて構成されてい
る。
【００１７】次に、上記構成の半導体実装装置の動作
（もしくはこの実装装置による実装操作の態様）を説明
する。
【００１８】図２ (a)〜 (f)は、半導体実装装置の動作
の態様を模式的に示したもので、前記ステージ本体6bに
配置されているステージ付属体6c面に、接続用の端子6a
面を含む回路を備えた所要の回路基板７を、真空・吸着
（真空吸引）方式で配置する。一方、ピックアップヘッ
ド6dのピックアップヘッド付属体6d″は、所要の半導体
チップ８、たとえばＩＣベアチップもしくはベアチップ
に近似したパッケージなどを、その接続用パッドを回路
基板７に対向させる形で吸引・把持し、Ｘ，Ｙ，Ｚ軸方
向、および回転軸方向に適宜移動させながら、図２ (a)
に示すごとく、前記回路基板７の所定面に、回路基板７
の接続端子7a面と半導体チップ８のバンプ8aとを対応さ
せて、位置合わせ，配置・搭載する。その後、前記回路
基板７面に配置・搭載した半導体チップ８を、ピックア
ップヘッド6dのピックアップヘッド付属体6d″を介して
押圧（加圧）した形とし、前記互いに対応する回路基板
７の接続端子7a面と半導体チップ８のバンプ8aとを対接
させる。そして、前記接続端子7a面およびバンプ8aを加
圧，対接させたままの状態で、図２ (b)に示すごとく、
前記ステージ付属体6cが具備しているクランプ機構９に
よって、回路基板７面に対して半導体チップ８を加圧，
静止した状態に保持させる。
【００１９】次いで、前記回路基板７面に、半導体チッ
プ８を位置合わせ，配置・搭載する機構６の各真空吸引
系6a，6a′，6d′の駆動を停止（解除）して、前記回路
基板７面に半導体チップ８をクランプしたまま取り出
す。このように、クランプされたままの状態で、自動方
式もしくは手動方式で搬送機構10に移載（移動）され
る。この搬送機構10をクランプされたまま搬送される過
程で、搬送機構10の搬送方向に沿って一体的に配置され
ている樹脂供給機構11によって、回路基板７面−半導体
チップ８面間に、熱硬化性の樹脂（たとえばエポキシ樹
脂）を供給する。ここでの熱硬化性の樹脂の供給は、前
記位置合わせ，配置・搭載され、かつ加圧，静止した状
態に保持されている半導体チップ８の周辺部について行
われる。
【００２０】図２ (c)は、このようにして、半導体チッ
プ８の周辺部に熱硬化性樹脂14を供給したときの状態を
示すものである。この時点では、前記供給された熱硬化
性樹脂14は流動性が劣っているため、半導体チップ８の
周辺部に滞留したままの状態を示す。前記熱硬化性樹脂
14を所要の箇所に供給した後、なお前記クランプした状
態を採ったまま、搬送機構10に沿って付設されている加
熱手段12部に搬送される。ここでは、前記熱硬化性樹脂
14の粘度を十分に低下させ、良好な流動・充填性を呈す
る温度、および熱硬化温度や適正な加熱時間などを考慮
して、加熱温度および搬送のスピードなどをが適宜設定
する。
【００２１】そして、この搬送機構10を通過する過程
で、前記熱硬化性樹脂14は流動化・毛細管現象などによ
り回路基板７面−半導体チップ８面間を容易に充填する
とともに、熱硬化によって両者を強固に接合・一体化す
る。しかも、この過程では、対応する回路基板の接続端
子7a面および半導体チップ８のバンプ8aとは、加圧・対
接されているため、前記樹脂の侵入などによる絶縁体層
が形成される余地もないので、信頼性の高い接続が形成
されることになる。
【００２２】前記搬送機構10を搬送する過程で、封止用
の樹脂14を熱硬化させた後、図２ (d)に示すごとく、前
記クランプ機構９を解除して、搬送機構10から取り外
し、さらに、ピックアップヘッド付属体6d″を取り除
き、ステージ付属体6cから取り外すことによって、図２
(e)に示すような、半導体チップを実装して成る実装回
路装置を容易に構成し得る。
【００２３】上記では、半導体チップ８を所要の回路基
板７面に搭載・実装する場合を例示したが、図３に断面
的に示すような構造を採る半導体パッケージの製造も可
能である。すなわち、前記回路基板７の代わりに、一主
面に接続端子を含む配線回路を有し、かつ他主面（裏
面）側に電極端子15を平面的に露出した薄い絶縁性基板
16（外形は搭載するベアチップの外形とほぼ同じ）を用
意し、前記回路基板７面に対する場合と同様に、この薄
い絶縁性基板16面に、前記ベアチップ８を搭載・実装し
てから、絶縁性基板16面にベアチップ８を加圧した状態
でクランプし、前記クランプしたままの状態で、ベアチ
ップ８と絶縁性基板16面間に樹脂用封止17を供給・充填
する。その後、前記供給・充填樹脂用封止17を加熱硬化
させることによって、電極端子15を他主面（裏面）側に
平面的に露出した半導体パッケージを低コストで、また
良好な生産性で製造し得る。
【００２４】前記したように、この半導体チップの実装
装置は、半導体チップの実装に適用し得るだけでなく、
半導体パッケージの製造にも利用し得る。そして、これ
らの場合、半導体チップの実装工程が大きくは２つに分
けられ、かつ別の領域（箇所）で進行する。つまり、第
１の実装工程と第２の実装工程という形で、もしくは第
２の実装工程と第１の実装工程という形で、並列的に進
行し得ることになるため、生産性およびコスト面で多く
の利点が認められる。
【００２５】図４は、本発明に係る半導体実装装置の他
の要部の概略構成例を示すものである。この構成例の場
合は、回路基板７の所定面に半導体チップ８を位置合わ
せ，配置・搭載する機構６と、クランプしたステージ付
属体6c，回路基板７，半導体チップ８，ピックアップヘ
ッド付属体6d″に対する樹脂供給機構11と、前記樹脂供
給機構11で注入された熱硬化性樹脂14を搬送過程で熱硬
化するための加熱手段12具備した搬送機構10とに、３分
割化したときの構成例であり、動作ないし使用方法は前
記図１に例示した装置の場合と同様である。
【００２６】なお、本発明は、前記例示に限定されるも
のでなく、発明の趣旨を逸脱しない範囲で、いろいろの
変形を採り得る。たとえば、多層型の樹脂系回路基板の
代わりに、厚膜型の回路基板を用いても、あるいはベア
チップ型の半導体の代わりに、前記図３に要部構成を断
面的に示す構成の半導体パッケージ（パッケージ型半導
体）を用いてもよい。
【００２７】
【発明の効果】以上説明したように、本発明に係る圧接
接続方式を基本とする半導体パッケージの製造方法、半
導体チップや半導体パッケージの実装方法、および実装
装置によれば、半導体チップのパッケージ化や実装を、
高い生産性で、また低コストで達成することが可能とな
る。すなわち、回路基板面などに対する半導体チップの
搭載・配置、回路基板面に搭載・配置した半導体チップ
の圧接接続が区分され、これらの作業（工程）を互いに
支障を及ぼさない形に分けて進行する形態を採ってい
る。したがって、分割された一方の工程を進めながら、
分割された他方の工程を並列的に進行させ得ることにな
り、いわゆる待ち時間など大幅に低減し得たり、あるい
は待ち時間などを解消し得るので、生産性の大幅な向上
が図られる。しかも、前記一連の工程においては、回路
基板の接続端子面と半導体チップのバンプとが、クラン
プ機構によって圧接接続した形が保持されているため、
信頼性の高い電気的および機械的な接続が達成される。
【図面の簡単な説明】
【図１】本発明に係る半導体実装装置の要部構成例を示
す断面図。
【図２】本発明に係る半導体実装装置例を用いた圧接接
続方式による実装方法の実施態様例を模式的に示すもの
で、 (a)は回路基板に半導体チップを位置合わせ，搭載
・配置する状態図、 (b)は回路基板に半導体チップをク
ランプした状態図、 (c)はクランプした回路基板面の半
導体チップ周辺部に封止用樹脂を供給した状態図、 (d)
は封止用樹脂の充填，熱硬化後クランプを外す状態図、
(e)は半導体実装部品の態様を示す断面図。
【図３】本発明に係る半導体実装装置例を用いた圧接接
続方式により製造した半導体パッケージ構成例を示す断
面図。
【図４】本発明に係る半導体実装装置の他の要部構成例
を示す断面図。
【図５】従来の半導体チップの圧接接続方式による実装
方法の実施態様を模式的に示すもので、 (a)は回路基板
に半導体チップを位置合わせ，搭載・配置する状態図、
(b)は回路基板にチップを圧接した状態で、半導体チッ
プ周辺部に封止用樹脂を供給し充填．熱硬化させる状態
図。
【符号の説明】 １…ステージ 1a，3a，6a，6a′，6d′…真空吸引系
1b，3b…ヒーター２，７…回路基板 ３，6d…ピ
ックアップヘッド ４，８…ベアチップ（半導体チッ
プ） ５，17…封止樹脂 ６…半導体チップを位置
合わせ，配置・搭載する機構 6b…ステージ本体
6c…ステージ付属体 6d″…ピックアップヘッド付属
体 7a…接続用の端子 8a…バンプ ９…クラ
ンプ10…搬送機構 11…樹脂供給機構 12…加熱手
段 13…クランプ取り外し機構 14，17…封止樹脂
15…平板型電極端子 16…絶縁性薄板

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 加圧ステージ上で、一主面に接続用の端
    子面を含む配線回路を備え、かつ他主面に平面型の外部
    接続用端子が導出・露出した絶縁性薄板の端子面に、突
    起電極を備えた半導体チップのパッドを対応させて位置
    合わせ，搭載・配置する工程と、 前記配置された半導体チップを加圧して、半導体チップ
    のパッド面上の突起電極を絶縁性薄板の端子面に対接さ
    せる加圧工程と、 前記絶縁性薄板面に対する半導体チップの加圧状態を保
    持させるクランプ工程と、 前記絶縁性薄板面にクランプされた半導体チップを加圧
    ステージから、封止用樹脂の供給，充填を行うステージ
    に移動させ、絶縁性薄板面−半導体チップ面間に封止用
    樹脂を供給，充填する工程と、 前記封止用樹脂の供給，充填ステージから、封止用樹脂
    を硬化するステージに移動させ、供給，充填した封止用
    樹脂を硬化する工程と、 前記封止用樹脂を硬化させた後、加圧状態を保持させて
    いたクランプを取外す工程とを具備して成ることを特徴
    とする半導体パッケージの製造方法。
  2. 【請求項２】 請求項１の記載において、封止用樹脂を
    硬化するステージもしくは封止用樹脂の供給，充填ステ
    ージと封止用樹脂を硬化するステージがコンベア搬送系
    であることを特徴とする半導体パッケージの製造方法。
  3. 【請求項３】 加圧ステージ上で、接続用の端子面を含
    む配線回路を備えた回路基板の端子面に、突起電極を備
    えた半導体チップのパッドを対応させて位置合わせ，配
    置・搭載する工程と、 前記配置・搭載された半導体チップを加圧して、半導体
    チップのパッド面上の突起電極を回路基板の端子面に対
    接させる加圧工程と、 前記回路基板面に対する半導体チップの加圧状態を保持
    させるクランプ工程と、 前記回路基板面にクランプさ
    れた半導体チップを加圧ステージから、封止用樹脂の供
    給，充填を行うステージに移動させ、回路基板面−半導
    体チップ面間に封止用樹脂を供給，充填する工程と、 前記封止用樹脂の供給，充填ステージから、封止用樹脂
    を硬化するステージに移動させ、供給，充填した封止用
    樹脂を硬化する工程と、 前記封止用樹脂を硬化させた後、加圧状態を保持させて
    いたクランプを取外す工程とを具備して成ることを特徴
    とする半導体の実装方法。
  4. 【請求項４】 加圧ステージ上で、接続用の端子面を含
    む配線回路を備えた回路基板の端子面に、絶縁性薄板の
    一主面にフリップチップの形で搭載，モールドされ、か
    つ他主面に平面型の外部接続用端子が導出・露出した半
    導体パッケージの外部接続用端子を対応させて位置合わ
    せ，配置・搭載する工程と、 前記配置・搭載された半導体チップを加圧して、半導体
    パッケージの外部接続用端子を回路基板の接続用端子面
    に対接させる加圧工程と、 前記回路基板面に対する半導体パッケージの加圧状態を
    保持させるクランプ工程と、 前記回路基板面にクランプされた半導体チップを加圧ス
    テージから、封止用樹脂の供給，充填を行うステージに
    移動させ、回路基板面−半導体パッケージ面間に封止用
    樹脂を供給，充填する工程と、 前記封止用樹脂の供給，充填ステージから、封止用樹脂
    を硬化するステージに移動させ、供給，充填した封止用
    樹脂を硬化する工程と、 前記封止用樹脂を硬化させた後、加圧状態を保持させて
    いたクランプを取外す工程とを具備して成ることを特徴
    とする半導体の実装方法。
  5. 【請求項５】 請求項３もしくは４の記載において、封
    止用樹脂を硬化するステージ、もしくは封止用樹脂の供
    給，充填するステージと封止用樹脂を硬化するステージ
    がコンベア搬送系であることを特徴とする半導体の実装
    方法。
  6. 【請求項６】 接続用の端子面を含む配線回路を備えた
    回路基板の端子面に、突起電極を備えた半導体チップの
    パッドを対応させて位置合わせ，配置・搭載するステー
    ジと、 前記ステージ上で、配置・搭載された半導体チップを加
    圧して、半導体チップパッド面上の突起電極を回路基板
    の端子面に対接させる加圧機構と、 前記回路基板面に対する半導体チップの加圧状態を保持
    させるクランプ機構を有する着脱自在の回路基板保持部
    品とを具備して成ることを特徴とする半導体実装装置。
  7. 【請求項７】 接続用の端子面を含む配線回路を備えた
    回路基板の端子面に、突起電極を備えた半導体チップの
    パッドを対応させて位置合わせ，配置・搭載する第１の
    ステージと、 前記第１のステージ上で、配置・搭載された半導体チッ
    プを加圧して、半導体チップパッド面上の突起電極を回
    路基板の端子面に対接させる加圧機構と、 前記回路基板面に半導体チップを位置合わせ．配置・搭
    載，加圧クランプする第１のステージに隣接配置された
    封止用樹脂の供給，充填する第２のステージと、 前記
    第２のステージに移載されたクランプされた回路基板面
    −半導体チップ面間に封止用樹脂を供給，充填する樹脂
    供給，充填機構と、 前記回路基板面−半導体チップ面間に封止用樹脂を供
    給，充填した第２のステージに隣接配置され、供給，充
    填された封止用樹脂を硬化する加熱手段を備えた第３の
    ステージとを具備して成ることを特徴とする半導体実装
    装置。
  8. 【請求項８】 接続用の端子面を含む配線回路を備えた
    回路基板の端子面に、絶縁性薄板の一主面にフリップチ
    ップの形で搭載，モールドされ、かつ他主面に平面型の
    外部接続用端子が導出・露出した半導体パッケージの外
    部接続用端子を回路基板の端子面に対応させて位置合わ
    せ，配置・搭載するステージと、 前記ステージ上で、配置・搭載された半導体パッケージ
    を加圧して、半導体パッケージの外部接続用端子を回路
    基板の端子面に対接させる加圧機構と、 前記回路基板面に対する半導体パッケージの加圧状態を
    保持させるクランプ機構とを具備して成ることを特徴と
    する半導体実装装置。
  9. 【請求項９】 接続用の端子面を含む配線回路を備えた
    回路基板の端子面に、絶縁性薄板の一主面にフリップチ
    ップの形で搭載，モールドされ、かつ他主面に平面型の
    外部接続用端子が導出・露出した半導体パッケージの外
    部接続用端子を回路基板の端子面に対応させて位置合わ
    せ，配置・搭載する第１のステージと、 前記第１のス
    テージ上で、配置・搭載された半導体パッケージを加圧
    して、半導体パッケージの外部接続用端子を回路基板の
    端子面に対接させる加圧機構と、 前記回路基板面に対
    する半導体パッケージの加圧状態を保持させるクランプ
    機構と、 前記第１のステージに隣接配置され、回路基板面にクラ
    ンプされた半導体パッケージに封止用樹脂を供給，充填
    する第２のステージと、 前記第２のステージに移載されたクランプされた回路基
    板面−半導体パッケージ面間に封止用樹脂を供給，充填
    する樹脂供給，充填機構と、 前記回路基板面−半導体チップ面間に封止用樹脂を供
    給，充填した第２のステージに隣接配置され、供給，充
    填された封止用樹脂を硬化する加熱手段を備えた第３の
    ステージとを具備して成ることを特徴とする半導体実装
    装置。
  10. 【請求項１０】 請求項７もしくは９の記載において、
    第２のステージおよび第２のステージがコンベア搬送機
    構を成し、かつ複数個のクランプ機構を備えていること
    を特徴とする半導体実装装置。
JP6032294A 1994-03-02 1994-03-02 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置 Pending JPH07240435A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6032294A JPH07240435A (ja) 1994-03-02 1994-03-02 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
US08/396,236 US5628111A (en) 1994-03-02 1995-03-01 Methods of fabricating of semiconductor package and mounting of semiconductor device
KR1019950004504A KR0179717B1 (ko) 1994-03-02 1995-03-02 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6032294A JPH07240435A (ja) 1994-03-02 1994-03-02 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置

Publications (1)

Publication Number Publication Date
JPH07240435A true JPH07240435A (ja) 1995-09-12

Family

ID=12354942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6032294A Pending JPH07240435A (ja) 1994-03-02 1994-03-02 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置

Country Status (3)

Country Link
US (1) US5628111A (ja)
JP (1) JPH07240435A (ja)
KR (1) KR0179717B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299375A (ja) * 2001-03-30 2002-10-11 Shibaura Mechatronics Corp 電子部品搬送装置、電子部品搬送方法、電子部品実装装置および電子部品実装方法
JP2006500788A (ja) * 2002-09-28 2006-01-05 ミュールバウアー・アクチエンゲゼルシャフト 半導体チップを基板に付与するための装置及びその方法
JP2007141935A (ja) * 2005-11-15 2007-06-07 Toray Eng Co Ltd ディスペンス装置及び実装システム

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3928753B2 (ja) 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
JP3789188B2 (ja) 1997-02-24 2006-06-21 富士機械製造株式会社 回路部品装着システム
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
JP4190611B2 (ja) * 1998-03-13 2008-12-03 パナソニック株式会社 部品装着方法、及び部品装着装置
US6543131B1 (en) * 1999-03-10 2003-04-08 Tessera, Inc. Microelectronic joining processes with temporary securement
US6601753B2 (en) 2001-05-17 2003-08-05 Visteon Global Technologies, Inc. Void-free die attachment method with low melting metal
KR100454583B1 (ko) * 2001-09-18 2004-10-28 보임테크놀러지 주식회사 반도체 패키지 제조장비
KR100435164B1 (ko) * 2001-09-27 2004-06-09 삼성전자주식회사 Ｔｂｇａ 패키지 조립 공정용 컬 분리 장치와 방법
KR100487581B1 (ko) * 2002-09-30 2005-05-03 에스이디스플레이 주식회사 실장장비의 본딩장치
US6821813B2 (en) * 2002-12-19 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Process for bonding solder bumps to a substrate
JP4516354B2 (ja) * 2004-05-17 2010-08-04 パナソニック株式会社 部品供給方法
JP4185062B2 (ja) * 2005-03-04 2008-11-19 エスアイアイ・ナノテクノロジー株式会社 加工用ステージ及び集束ビーム加工装置並びに集束ビーム加工方法
JP5266723B2 (ja) * 2007-11-07 2013-08-21 富士通株式会社 Ｒｆｉｄタグ製造方法
EP2112471A1 (fr) * 2008-04-22 2009-10-28 Microcomponents AG Dispositif de montage pour composant électronique
CN104409373B (zh) * 2014-12-12 2017-03-29 江阴长电先进封装有限公司 一种用于凸块晶圆的贴片机
CN111323878B (zh) * 2020-04-01 2021-10-15 联合微电子中心有限责任公司 一种激光器芯片与硅基光电子芯片的耦合对准装置及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61281540A (ja) * 1985-06-07 1986-12-11 Nec Yamagata Ltd 半導体装置用封止治具
US4715115A (en) * 1986-04-03 1987-12-29 Hewlett-Packard Company Package for water-scale semiconductor devices
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299375A (ja) * 2001-03-30 2002-10-11 Shibaura Mechatronics Corp 電子部品搬送装置、電子部品搬送方法、電子部品実装装置および電子部品実装方法
JP2006500788A (ja) * 2002-09-28 2006-01-05 ミュールバウアー・アクチエンゲゼルシャフト 半導体チップを基板に付与するための装置及びその方法
US7895739B2 (en) 2002-09-28 2011-03-01 Muehlbauer Ag Apparatus for applying semiconductor chip to substrates comprising a moveable curing device and method of use thereof
JP2007141935A (ja) * 2005-11-15 2007-06-07 Toray Eng Co Ltd ディスペンス装置及び実装システム

Also Published As

Publication number Publication date
KR950028085A (ko) 1995-10-18
KR0179717B1 (ko) 1999-04-15
US5628111A (en) 1997-05-13

Similar Documents

Publication Publication Date Title
JPH07240435A (ja) 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
CN1190795A (zh) 采用单层陶瓷基板的芯片大小组件半导体
JPH10506236A (ja) 半導体チップの順応性インターフェース
KR20020018133A (ko) 전자 장치 및 그 제조 방법
JP2003197655A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP3030201B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2003264205A (ja) 半導体装置の製造方法
KR20030012808A (ko) 반도체 실장체 제조 방법 및 장치
JPH1167795A (ja) 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置
TWI248139B (en) Method for manufacturing a semiconductor chip mounting body and a semiconductor chip mounting body
US20050196901A1 (en) Device mounting method and device transport apparatus
KR102284943B1 (ko) 본딩 장치 및 본딩 방법
JP3538705B2 (ja) 電子部品の製造方法
JPH11251335A (ja) 半導体素子の実装装置及びその実装方法
JP2007287834A (ja) 電子部品の実装方法および装置
JP3287233B2 (ja) 半導体装置の製造方法
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造
KR20160105415A (ko) 반도체 장치의 실장 방법 및 실장 장치
JP2003234378A (ja) 半導体装置の製造方法及び半導体実装設備
JPH06295936A (ja) 半導体装置の装着方法
KR19990017052A (ko) 접착제 도포 및 다이 본딩 겸용 장치 및 방법
JPH0567639A (ja) 半導体素子の実装方法
JPH11121499A (ja) 半導体装置の製造方法および製造装置
JP3611159B2 (ja) 電子部品の実装方法
JP2712654B2 (ja) 電子部品の実装構造及び製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010206