JPH01166539A - 低温ドライエツチング方法および低温ドライエツチング装置 - Google Patents
低温ドライエツチング方法および低温ドライエツチング装置Info
- Publication number
- JPH01166539A JPH01166539A JP32410387A JP32410387A JPH01166539A JP H01166539 A JPH01166539 A JP H01166539A JP 32410387 A JP32410387 A JP 32410387A JP 32410387 A JP32410387 A JP 32410387A JP H01166539 A JPH01166539 A JP H01166539A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wiring layer
- wsi
- layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は低温ドライエツチング方法およびそれに用いる
エツチング装置に係り、特に材質の異なる２層からなる
配線層を高精度に異方性ドライエツチングするのに好適
な低温エツチング方法およびそれに用いる低温ドライエ
ツチング装置に関する。
エツチング装置に係り、特に材質の異なる２層からなる
配線層を高精度に異方性ドライエツチングするのに好適
な低温エツチング方法およびそれに用いる低温ドライエ
ツチング装置に関する。
従来の２層膜のドライエツチング、たとえば。
ソリッド・ステート・テクノロジー、１９８４年、４月
号、２３５頁（Ｓｏｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏ
ｌｏｇｙ／Ａｐｒｉｌ １９８４ ｐ２３５）に記載
されているようなＰｏｌｙ−Ｓｉ（ポリシリコン）上に
、ＷＳｉ（タングステンシリサイド）が形成されている
２層膜のドライエツチングにおいては、形状制御が非常
に難しい問題があった。特に、第２図に示したように下
層のＰｏｌｙ−Ｓｉがサイドエツチングを生じやすく、
逆テーパー状の形状になっていた。このサイドエツチン
グを防止するため、たとえばＣ２Ｆ６ＣＱ等の堆積膜を
生じやすいガスを添加していた。
号、２３５頁（Ｓｏｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏ
ｌｏｇｙ／Ａｐｒｉｌ １９８４ ｐ２３５）に記載
されているようなＰｏｌｙ−Ｓｉ（ポリシリコン）上に
、ＷＳｉ（タングステンシリサイド）が形成されている
２層膜のドライエツチングにおいては、形状制御が非常
に難しい問題があった。特に、第２図に示したように下
層のＰｏｌｙ−Ｓｉがサイドエツチングを生じやすく、
逆テーパー状の形状になっていた。このサイドエツチン
グを防止するため、たとえばＣ２Ｆ６ＣＱ等の堆積膜を
生じやすいガスを添加していた。
上記従来技術は、堆積膜による汚染の問題について配慮
されておらず、ＬＳＩの信頼性や後処理等の点で問題が
あった。
されておらず、ＬＳＩの信頼性や後処理等の点で問題が
あった。
本発明の目的は、堆積膜による汚染の問題のない清浄な
２層配線構造のドライエツチング技術を提供するること
にある。
２層配線構造のドライエツチング技術を提供するること
にある。
上記目的は、第１の配線層をドライエツチングする時の
基板温度と第２の配線層をドライエツチングする時の基
板温度を異なるようにすることによって達成される。設
定すべき基板温度は第１層と第２層の配線材料によって
異なるが、たとえば第１層がＰｏｌｙ−Ｓｉ、第２層が
ＷＳｉのポリサイド配線を例にして以下に述べる。
基板温度と第２の配線層をドライエツチングする時の基
板温度を異なるようにすることによって達成される。設
定すべき基板温度は第１層と第２層の配線材料によって
異なるが、たとえば第１層がＰｏｌｙ−Ｓｉ、第２層が
ＷＳｉのポリサイド配線を例にして以下に述べる。
フッ素系ガスを用いてエツチングした場合の試料温度と
Ｐｏｌｙ−５ｉおよびＷＳｉのサイドエツチング量の関
係を第３図に、エツチング速度との関係を第４図に示し
た。Ｐｏｌｙ−Ｓｉではある程度のエツチング速度で異
方性が得られる温度は、約−１１０〜−１５０℃の間で
あり、ＷＳｉの場合には、約−６０〜−１００℃の間で
ある。
Ｐｏｌｙ−５ｉおよびＷＳｉのサイドエツチング量の関
係を第３図に、エツチング速度との関係を第４図に示し
た。Ｐｏｌｙ−Ｓｉではある程度のエツチング速度で異
方性が得られる温度は、約−１１０〜−１５０℃の間で
あり、ＷＳｉの場合には、約−６０〜−１００℃の間で
ある。
したがって、たとえば第２層のＷＳｉを一８０℃でドラ
イエツチングし、第１層のＰｏｌｙ−Ｓｉを一１３０℃
でドライエツチングすることによって、第１図に示すよ
うな異方性エツチングを達成することができる。
イエツチングし、第１層のＰｏｌｙ−Ｓｉを一１３０℃
でドライエツチングすることによって、第１図に示すよ
うな異方性エツチングを達成することができる。
上記の最適試料温度は、ガス圧力や、入力パワー等のエ
ツチング条件によって変化するが、いずれの場合も、Ｐ
ｏｌｙ−Ｓｉ工ツチング時の温度がＷＳｉエツチング時
の温度よりも低くすることにより良好な異方性が得られ
るということは同様である。
ツチング条件によって変化するが、いずれの場合も、Ｐ
ｏｌｙ−Ｓｉ工ツチング時の温度がＷＳｉエツチング時
の温度よりも低くすることにより良好な異方性が得られ
るということは同様である。
上記作用は、Ｐｏｌｙ−ＳｉとＷＳｉのエツチング反応
生成物の蒸気圧の違いにもとづく。すなわち、Ｐｏｌｙ
−ＳｉおよびＷＳｊエツチング時の主反応生成物はそれ
ぞれＳ ｉ ＦａおよびＷ Ｅ ａであるが、５ｉＦａ
よりＷＦｅの方が蒸気圧が低い、そのため、Ｐｏｌｙ−
Ｓｉの方がＷＳｉより低い温度でエツチング側面の反応
が抑制され、異方性エツチングになる。
生成物の蒸気圧の違いにもとづく。すなわち、Ｐｏｌｙ
−ＳｉおよびＷＳｊエツチング時の主反応生成物はそれ
ぞれＳ ｉ ＦａおよびＷ Ｅ ａであるが、５ｉＦａ
よりＷＦｅの方が蒸気圧が低い、そのため、Ｐｏｌｙ−
Ｓｉの方がＷＳｉより低い温度でエツチング側面の反応
が抑制され、異方性エツチングになる。
このように、第１の配線層の上に第２の配線層が形成さ
れている２層配線のドライエツチングにおいて、エツチ
ングガスと配線材料との反応生成物の蒸気圧が、第１層
より第２層において、低い場合に、第２層エツチング時
より第１Ｊｊ！Ｊエツチング時の基板温度を下げること
によって、第１層、第２層ともにサイドエツチングのな
い異方性エツチングが達成される。
れている２層配線のドライエツチングにおいて、エツチ
ングガスと配線材料との反応生成物の蒸気圧が、第１層
より第２層において、低い場合に、第２層エツチング時
より第１Ｊｊ！Ｊエツチング時の基板温度を下げること
によって、第１層、第２層ともにサイドエツチングのな
い異方性エツチングが達成される。
以下１本発明の詳細な説明する。
［実施例］
Ｓｉ基板上に酸化シリコン層を形成し、その上にＰｏｌ
ｙ−Ｓｉを３００ｎｍ、ＷＳｉを３００ｎｍの順に形成
し、次いでエツチングマスクをパターニングした。その
後、ＳＦｇガスを用いて、ガス圧力８０ｍＴｏｒｒ、の
もとに平行平板型反応性プラズマエツチング装置によっ
て該２層配線のドライエツチングを行った。はじめに、
基板温度−８０℃の条件でＷＳｉを異方性エツチングし
、次いで、Ｐｏｌｙ−Ｓｉを一１３０℃の条件でエツチ
ングした。この時、プラズマ放電条件は全く変化させず
、基板温度のみを変化させた。エツチング速度は、Ｐｏ
ｌｙ−Ｓｉが約１ μｍ１０＋ｉｎ 。
ｙ−Ｓｉを３００ｎｍ、ＷＳｉを３００ｎｍの順に形成
し、次いでエツチングマスクをパターニングした。その
後、ＳＦｇガスを用いて、ガス圧力８０ｍＴｏｒｒ、の
もとに平行平板型反応性プラズマエツチング装置によっ
て該２層配線のドライエツチングを行った。はじめに、
基板温度−８０℃の条件でＷＳｉを異方性エツチングし
、次いで、Ｐｏｌｙ−Ｓｉを一１３０℃の条件でエツチ
ングした。この時、プラズマ放電条件は全く変化させず
、基板温度のみを変化させた。エツチング速度は、Ｐｏ
ｌｙ−Ｓｉが約１ μｍ１０＋ｉｎ 。
ＷＳｉが約８００ ｎ ｍ／ｌｌｌ１ｎであり、２層と
もすイドエツチングのほとんどない異方性エツチングを
達成した。
もすイドエツチングのほとんどない異方性エツチングを
達成した。
また、Ｐｏｌｙ−Ｓｉ上にＷの２層配線、Ｗ Ｓ ｉ上
にＷの２層配線についても、同様に基板温度を変える方
法で異方性エツチングを達成した。
にＷの２層配線についても、同様に基板温度を変える方
法で異方性エツチングを達成した。
さらに、上記ＷおよびＷＳｉがＭｏおよびＭｏＳｉにそ
れぞれ置き換えられた２層配線構造においても同様の効
果を得た。
れぞれ置き換えられた２層配線構造においても同様の効
果を得た。
装置としては、平行平板型反応性スパッタ装置以外にも
マイクロ波プラズマエツチング装置等に適用可能である
。また、基板温度は１つの電極上で変化させることがで
きるが、２つの温度の異なる電極上に試料を移動させる
ことによっても可能である。
マイクロ波プラズマエツチング装置等に適用可能である
。また、基板温度は１つの電極上で変化させることがで
きるが、２つの温度の異なる電極上に試料を移動させる
ことによっても可能である。
本発明によれば、従来高精度加工の難しかった材質の異
なる積層配線を、基板温度を変化させるだけで高精度異
方性エツチングできる効果がある。
なる積層配線を、基板温度を変化させるだけで高精度異
方性エツチングできる効果がある。
上記積層配線は２層以上の多層でも可能であり、各層の
材料に適応した試料温度を多段に設定することによって
異方性エツチングを達成できる。
材料に適応した試料温度を多段に設定することによって
異方性エツチングを達成できる。
第１図は本発明によるエツチング形状断面図、第２図は
、２層ポリサイド構造の従来法によるエツチング形状断
面図、第３図および第４図は試料温度とサイドエツチン
グ量およびエツチング速度との関係をそれぞれ示すグラ
フである。 １．１′・・・エツチングマスク、２．２′・・・タン
グステンシリサイド（ＷＳｉ） 、３，３’・・・ポリ
シ第 １ 図 ￥Ｊ ２ 図 １．１′ マスク ２．２′り＞７°スデニンリサイト ３．３′ ポリシリコン ４．４′ 藤イ乙シリコン ￥Ｊ ３ 図 第 ｄ 口 紙Ｍ温膚
、２層ポリサイド構造の従来法によるエツチング形状断
面図、第３図および第４図は試料温度とサイドエツチン
グ量およびエツチング速度との関係をそれぞれ示すグラ
フである。 １．１′・・・エツチングマスク、２．２′・・・タン
グステンシリサイド（ＷＳｉ） 、３，３’・・・ポリ
シ第 １ 図 ￥Ｊ ２ 図 １．１′ マスク ２．２′り＞７°スデニンリサイト ３．３′ ポリシリコン ４．４′ 藤イ乙シリコン ￥Ｊ ３ 図 第 ｄ 口 紙Ｍ温膚
Claims (1)
- 【特許請求の範囲】 １、基板上に第１の配線層を形成し、次いで第２の配線
層を形成した後、該第２の配線層上にエッチングマスク
を所望のパターンに形成し、第２の配線層、第１の配線
層の順にドライエッチングする方法において、第２の配
線層をエッチングする時の基板温度より低い基板温度で
第１の配線層をドライエッチングする低温ドライエッチ
ング法。 ２、上記第１の配線層がＰｏｌｙ−Ｓｉであり、上記第
２の配線層がＷＳｉ（タングステンシリサイド）、もし
くはＭｏＳｉ（モリブデンシリサイド）であることを特
徴とする特許請求の範囲第１項記載の低温ドライエッチ
ング法。 ３、上記第１の配線層がＰｏｌｙ−Ｓｉであり、上記第
２の配線層がＷ、もしくはＭｏであることを特徴とする
特許請求の範囲第１項記載の低温ドライエッチング方法
。 ４、上記第１の配線層がＷＳｉもしくはＭｏＳｉであり
、上記第２の配線層がＷもしくはＭｏであることを特徴
とする特許請求の範囲第１項記載の低温ドライエッチン
グ法。 ５、エッチング中の試料の温度モニター、および温調を
行う機能を有し、さらに、エッチング経過時間とともに
試料の設定温度を変化せしめるようにエッチングのシー
ケンスをプログラムする機能を有することを特徴とする
低温ドライエッチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32410387A JPH01166539A (ja) | 1987-12-23 | 1987-12-23 | 低温ドライエツチング方法および低温ドライエツチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32410387A JPH01166539A (ja) | 1987-12-23 | 1987-12-23 | 低温ドライエツチング方法および低温ドライエツチング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01166539A true JPH01166539A (ja) | 1989-06-30 |
Family
ID=18162195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32410387A Pending JPH01166539A (ja) | 1987-12-23 | 1987-12-23 | 低温ドライエツチング方法および低温ドライエツチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01166539A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314576A (en) * | 1992-06-09 | 1994-05-24 | Sony Corporation | Dry etching method using (SN)x protective layer |
| US5368686A (en) * | 1991-06-18 | 1994-11-29 | Sony Corporation | Dry etching method for W polycide using sulfur deposition |
| US5391244A (en) * | 1992-02-14 | 1995-02-21 | Sony Corporation | Dry etching method |
| US5397431A (en) * | 1992-07-24 | 1995-03-14 | Sony Corporation | Dry etching method |
-
1987
- 1987-12-23 JP JP32410387A patent/JPH01166539A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5368686A (en) * | 1991-06-18 | 1994-11-29 | Sony Corporation | Dry etching method for W polycide using sulfur deposition |
| US5391244A (en) * | 1992-02-14 | 1995-02-21 | Sony Corporation | Dry etching method |
| US5314576A (en) * | 1992-06-09 | 1994-05-24 | Sony Corporation | Dry etching method using (SN)x protective layer |
| US5397431A (en) * | 1992-07-24 | 1995-03-14 | Sony Corporation | Dry etching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201007391A (en) | Within-sequence metrology based process tuning for adaptive self-aligned double patterning | |
| JPH08262688A (ja) | 位相シフトフォトマスクブランクス、位相シフトフォトマスク、及びそれらの製造方法。 | |
| TW200935496A (en) | Frequency doubling using a photo-resist template mask | |
| JPS6189646A (ja) | 半導体構造体の処理方法 | |
| KR940008883B1 (ko) | 박막저항의 제조방법 | |
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| JPS63214755A (ja) | フオトマスク | |
| EP0068843A2 (en) | Method of producing a conductor in a desired pattern on a semiconductor substrate | |
| US5332692A (en) | Method of manufacturing a semiconductor device having a polycide structure | |
| JPS6377122A (ja) | 半導体装置の製造方法 | |
| JPH06326249A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPH0396286A (ja) | パターン化酸化物超伝導膜形成法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPH10256004A (ja) | 薄膜サーミスタ | |
| US7247572B2 (en) | Method for fabricating a capacitor using a metal insulator metal structure | |
| JPH10189739A (ja) | 半導体装置の製造方法 | |
| JPH0778999A (ja) | 半導体装置の製造方法 | |
| JPH0258222A (ja) | パターン形成方法 | |
| JPS6312169A (ja) | 半導体装置の製造方法 | |
| JPH0268901A (ja) | 薄膜抵抗の製造方法 | |
| KR100600355B1 (ko) | 반도체 제조 공정에서 실리사이드 영역을 형성하는 방법 | |
| JPH07245303A (ja) | 金属薄膜抵抗体の製造方法 | |
| JPH038368A (ja) | 薄膜抵抗体の形成方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPH01101661A (ja) | 電気的コンタクトの製造方法 |