JPH0724294B2 - 半導体実装冷却構造体 - Google Patents
半導体実装冷却構造体Info
- Publication number
- JPH0724294B2 JPH0724294B2 JP24253087A JP24253087A JPH0724294B2 JP H0724294 B2 JPH0724294 B2 JP H0724294B2 JP 24253087 A JP24253087 A JP 24253087A JP 24253087 A JP24253087 A JP 24253087A JP H0724294 B2 JPH0724294 B2 JP H0724294B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- cooling
- semiconductor
- printed circuit
- flexible printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Combinations Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子を実装する冷却構造体に係り、特
に半導体素子と多層積層板とをフレキシブルプリント回
路を介し微小はんだ付けをビーム熱源によつて行い、し
かも該半導体素子の冷却を効率よく行う半導体実装冷却
構造体に関する。
に半導体素子と多層積層板とをフレキシブルプリント回
路を介し微小はんだ付けをビーム熱源によつて行い、し
かも該半導体素子の冷却を効率よく行う半導体実装冷却
構造体に関する。
半導体素子の外部接続用パツトから外部への接続法につ
いては、一般的に知られているように細線の金属ワイヤ
によるワイヤボンデイング法、プリント基板と半導体素
子の外部接続用パツトを向合せて微小はんだにより直接
接合させるコントロールコラプス法、更にフレキシブル
プリント回路を用いる方法として、例えば特開昭62-465
37号公報に記載されているようにテープ・オートメイテ
ツド・ボンデイング法がある。
いては、一般的に知られているように細線の金属ワイヤ
によるワイヤボンデイング法、プリント基板と半導体素
子の外部接続用パツトを向合せて微小はんだにより直接
接合させるコントロールコラプス法、更にフレキシブル
プリント回路を用いる方法として、例えば特開昭62-465
37号公報に記載されているようにテープ・オートメイテ
ツド・ボンデイング法がある。
また、半導体素子と多層積層板との接続は特開昭61-203
648号公報に記載されているように、上記のコントロー
ルコラプス法を用い、熱歪を吸収してはんだポールの破
壊を防止して接続する方法がある。第２図に高密度で半
導体素子を実装する従来例として、コントロールコラプ
ス法を示す。すなわち第２図はその従来の１実施例の縦
断面図であり、符号１は半導体素子、２は接合層、10は
多層配線、11は多層積層板、12は放熱体、13ははんだバ
ンプを意味する。半導体素子１はフエースダウンに配置
され多層積層板11中の多層配線10にはんだバンプ13を介
してはんだ付けされる。したがつて放熱体12は半導体素
子の裏面に接合層２を介して接合される。
648号公報に記載されているように、上記のコントロー
ルコラプス法を用い、熱歪を吸収してはんだポールの破
壊を防止して接続する方法がある。第２図に高密度で半
導体素子を実装する従来例として、コントロールコラプ
ス法を示す。すなわち第２図はその従来の１実施例の縦
断面図であり、符号１は半導体素子、２は接合層、10は
多層配線、11は多層積層板、12は放熱体、13ははんだバ
ンプを意味する。半導体素子１はフエースダウンに配置
され多層積層板11中の多層配線10にはんだバンプ13を介
してはんだ付けされる。したがつて放熱体12は半導体素
子の裏面に接合層２を介して接合される。
上記従来技術で示したように半導体素子端子と多層積層
板を高密度で接続するためには半導体素子をフエースダ
ウンに配置し、半導体素子端子と多層積層板を向合せて
直接にコントロールコラプス法ではんだ付けする方が有
利である。
板を高密度で接続するためには半導体素子をフエースダ
ウンに配置し、半導体素子端子と多層積層板を向合せて
直接にコントロールコラプス法ではんだ付けする方が有
利である。
しかし、半導体素子の形状が大きくなる場合、半導体素
子と多層積層板の熱膨張率の差によつて応力が発生し、
上記従来法でも応力は低減できず、はんだバンプに破壊
を生じる。これを解決するためには柔軟なフレキシブル
プリント回路を用いる方が有利である。
子と多層積層板の熱膨張率の差によつて応力が発生し、
上記従来法でも応力は低減できず、はんだバンプに破壊
を生じる。これを解決するためには柔軟なフレキシブル
プリント回路を用いる方が有利である。
更に、半導体素子をフエースダウンに配置すると半導体
素子の発する熱を上方向から除去する必要があり、冷却
体の重量や歪による応力が直接接続部のはんだバンプに
かかるようになり、はんだバンプが破壊する恐れがあ
る。したがつて冷却体からの応力がはんだバンプに直接
に作用しない構造が好ましい。
素子の発する熱を上方向から除去する必要があり、冷却
体の重量や歪による応力が直接接続部のはんだバンプに
かかるようになり、はんだバンプが破壊する恐れがあ
る。したがつて冷却体からの応力がはんだバンプに直接
に作用しない構造が好ましい。
本発明の目的は半導体素子の端子にかかる応力を低減
し、しかも、半導体の発する熱を有効に除去する半導体
実装冷却構造体を提供することにある。
し、しかも、半導体の発する熱を有効に除去する半導体
実装冷却構造体を提供することにある。
本発明を概説すれば、本発明は半導体実装冷却構造体に
関する発明であつて、発熱を伴い間接的に冷却を要する
半導体素子を実装する冷却構造体において、該半導体素
子の外部接続用パツト形成面を上向きに配置し、該半導
体素子の下面は、内部を冷却媒体によつて冷却された金
属冷却体に接合され、該パツトはフレキシブルプリント
回路によつて接合され、該フレキシブルプリント回路の
外部端子は、該金属冷却体のスルーホールを通して多層
積層板に接合されていることを特徴とする。
関する発明であつて、発熱を伴い間接的に冷却を要する
半導体素子を実装する冷却構造体において、該半導体素
子の外部接続用パツト形成面を上向きに配置し、該半導
体素子の下面は、内部を冷却媒体によつて冷却された金
属冷却体に接合され、該パツトはフレキシブルプリント
回路によつて接合され、該フレキシブルプリント回路の
外部端子は、該金属冷却体のスルーホールを通して多層
積層板に接合されていることを特徴とする。
前記目的は半導体素子の外部接続用パツト形成面を上向
に配置し、そのパツトとフレキシブルプリント回路とは
上部よりビーム熱源によりはんだ付けし、該半導体素子
の下面は冷却体に接合して熱を冷却体により吸収するこ
とにより解決される。
に配置し、そのパツトとフレキシブルプリント回路とは
上部よりビーム熱源によりはんだ付けし、該半導体素子
の下面は冷却体に接合して熱を冷却体により吸収するこ
とにより解決される。
半導体素子の外部接続用パツトは上面にあるので、フレ
キシブルプリント回路との位置合せは上部よりTV等の光
学的手段によつて正確に行え、はんだ付けは接合部にレ
ーザ、赤外線、キセノンなどのビーム熱源を直接に加熱
しはんだを溶融することによつて容易に行える。また、
接合後の検査及び補修等も接合部が上部に露出している
ので容易に行える。更にフレキシブルプリント回路を用
いているので、半導体素子のはんだ接合部にかかる応力
は少なく使用中の信頼性は大幅に向上する。
キシブルプリント回路との位置合せは上部よりTV等の光
学的手段によつて正確に行え、はんだ付けは接合部にレ
ーザ、赤外線、キセノンなどのビーム熱源を直接に加熱
しはんだを溶融することによつて容易に行える。また、
接合後の検査及び補修等も接合部が上部に露出している
ので容易に行える。更にフレキシブルプリント回路を用
いているので、半導体素子のはんだ接合部にかかる応力
は少なく使用中の信頼性は大幅に向上する。
また、半導体素子の裏面は金属冷却体に接合されるの
で、半導体素子の発生する熱は効率よく冷却される。
で、半導体素子の発生する熱は効率よく冷却される。
本発明の半導体実装冷却構造体においては、半導体素子
の下面と該金属冷却体とが、その間に、電気抵抗が高く
熱伝導性の良好な層を挟み、電気的に絶縁されて接合さ
れている構造が好ましい。
の下面と該金属冷却体とが、その間に、電気抵抗が高く
熱伝導性の良好な層を挟み、電気的に絶縁されて接合さ
れている構造が好ましい。
該金属冷却体は、熱伝導の良好な金属板からなり、その
中に通路が形成され、その通路には冷却媒体が流されて
冷却が行われ、通路の形成されない部分にはその板厚方
向にスルーホールが形成され、このスルーホール中には
電気回路を通してフレキシブルプリント回路と多層積層
板とが電気的に接続される構造である。
中に通路が形成され、その通路には冷却媒体が流されて
冷却が行われ、通路の形成されない部分にはその板厚方
向にスルーホールが形成され、このスルーホール中には
電気回路を通してフレキシブルプリント回路と多層積層
板とが電気的に接続される構造である。
また、半導体素子の外部接続用パツトと多層積層板の端
子とが、フレキシブルプリント回路によつてはんだによ
り接続されているのが好ましい。
子とが、フレキシブルプリント回路によつてはんだによ
り接続されているのが好ましい。
以下、本発明を実施例により更に具体的に説明するが、
本発明はこれら実施例に限定されない。
本発明はこれら実施例に限定されない。
実施例１ 第１図は全体構成を示す本発明の半導体実装冷却体の縦
断面図を示す。第１図において、符号１は半導体素子、
２は接合層、３は半導体素子端子、４はフレキシブルプ
リント回路、５は多層配線端子、６は絶縁板、７は金属
冷却体、８は冷却孔、９はスルーホール、10は多層配
線、11は多層積層板を意味する。半導体素子１は外部接
続用パツト形成面を上向き、すなわちフエースアツプに
配置され金属冷却体７に接合層２を介して電気的には絶
縁され、熱の伝導が良好になるように接合される。金属
冷却体７は熱伝導の良好な金属、例えば鋼等で構成さ
れ、その中に金属的な接合法、例えばはんだ付け、ろう
付け、拡散接合等を用いて冷却孔８が形成され、その中
に冷却媒体が流され冷却される。金属冷却体７には冷却
孔８の無い部分にスルーホール９があけられる。多層積
層板11は金属冷却体７の下法に設置され、多層配線10は
スルーホール９を通して絶縁板６上に引出される。半導
体素子１の外部接続用パツトと多層配線10とはフレキシ
ブルプリント回路４を介して半導体素子端子３と多層配
線端子５にてはんだ付けされる。
断面図を示す。第１図において、符号１は半導体素子、
２は接合層、３は半導体素子端子、４はフレキシブルプ
リント回路、５は多層配線端子、６は絶縁板、７は金属
冷却体、８は冷却孔、９はスルーホール、10は多層配
線、11は多層積層板を意味する。半導体素子１は外部接
続用パツト形成面を上向き、すなわちフエースアツプに
配置され金属冷却体７に接合層２を介して電気的には絶
縁され、熱の伝導が良好になるように接合される。金属
冷却体７は熱伝導の良好な金属、例えば鋼等で構成さ
れ、その中に金属的な接合法、例えばはんだ付け、ろう
付け、拡散接合等を用いて冷却孔８が形成され、その中
に冷却媒体が流され冷却される。金属冷却体７には冷却
孔８の無い部分にスルーホール９があけられる。多層積
層板11は金属冷却体７の下法に設置され、多層配線10は
スルーホール９を通して絶縁板６上に引出される。半導
体素子１の外部接続用パツトと多層配線10とはフレキシ
ブルプリント回路４を介して半導体素子端子３と多層配
線端子５にてはんだ付けされる。
第３図はフレキシブルプリント回路４と半導体素子１と
の接続状況を示す正面図である。第３図中符号１、３及
び５は第１図と同義であり、14は絶縁膜、15は応力緩和
用切込みを意味する。フレキシブルプリント回路４は絶
縁膜、例えばポリイミド膜上に銅電極が形成されたもの
であり、電極は半導体素子端子３及び多層配線端子５に
おいてはんだ付けされる。フレキシブルプリント回路は
それ自身が柔軟構造体のため接合部にかかる応力は小さ
いが、更に絶縁膜14の角には応力緩和用切込み15を入れ
て接合部にかかる応力を低減させ、接合部の破壊を防止
する。
の接続状況を示す正面図である。第３図中符号１、３及
び５は第１図と同義であり、14は絶縁膜、15は応力緩和
用切込みを意味する。フレキシブルプリント回路４は絶
縁膜、例えばポリイミド膜上に銅電極が形成されたもの
であり、電極は半導体素子端子３及び多層配線端子５に
おいてはんだ付けされる。フレキシブルプリント回路は
それ自身が柔軟構造体のため接合部にかかる応力は小さ
いが、更に絶縁膜14の角には応力緩和用切込み15を入れ
て接合部にかかる応力を低減させ、接合部の破壊を防止
する。
第４図は金属冷却体７の水平方向の中心における横断面
図である。第４図中の符号１、５、８及び９は第１図と
同義である。半導体素子１の下方には金属冷却体７の中
に冷却孔８が微細に形成され、この中に冷媒、例えば水
等を流すことにより半導体素子１から発生する熱は効率
よく除去される。半導体素子１の周囲には多層配線10を
通すためのスルーホール９が形成される。このスルーホ
ール９は冷却孔８の形成されていない位置に形成され、
冷却孔８への冷媒の導入及び排出口はスルーホール９の
間隙に形成される。金属冷却体７中に微細で複雑な冷却
孔を形成するためには、金属板にエツチング等により冷
却孔８のパターンにエツチング等で溝を形成し、他の金
属板をはんだ付け、ろう付け、拡散接合等で接合するこ
とによつて可能となる。また、スルーホール９中に多層
配線端子５を保持するためにはスルーホール９と多層配
線端子５の間に電気的絶縁物を充てんすることによつて
達成される。
図である。第４図中の符号１、５、８及び９は第１図と
同義である。半導体素子１の下方には金属冷却体７の中
に冷却孔８が微細に形成され、この中に冷媒、例えば水
等を流すことにより半導体素子１から発生する熱は効率
よく除去される。半導体素子１の周囲には多層配線10を
通すためのスルーホール９が形成される。このスルーホ
ール９は冷却孔８の形成されていない位置に形成され、
冷却孔８への冷媒の導入及び排出口はスルーホール９の
間隙に形成される。金属冷却体７中に微細で複雑な冷却
孔を形成するためには、金属板にエツチング等により冷
却孔８のパターンにエツチング等で溝を形成し、他の金
属板をはんだ付け、ろう付け、拡散接合等で接合するこ
とによつて可能となる。また、スルーホール９中に多層
配線端子５を保持するためにはスルーホール９と多層配
線端子５の間に電気的絶縁物を充てんすることによつて
達成される。
実施例２ 本発明の実装法は薄い金属冷却体を用い、しかも、半導
体素子の端子の接合が薄くできるので、全体として薄い
構造になる。今後は電気信号の高速化によつて電気回路
のインピーダンスを低減することが要求されるが、この
場合、本発明によれば薄く実装された冷却体を更に多層
にかさねて立体化でき、内部から冷却する３次元実装が
可能になる。
体素子の端子の接合が薄くできるので、全体として薄い
構造になる。今後は電気信号の高速化によつて電気回路
のインピーダンスを低減することが要求されるが、この
場合、本発明によれば薄く実装された冷却体を更に多層
にかさねて立体化でき、内部から冷却する３次元実装が
可能になる。
実施例３ 本発明の冷却構造体は超電導デバイスに応用できる。超
電導材料としてY-Ba-Cu-O系のベロプスカイト結晶体は8
2Kで超電導を示すことが知られている。したがつて沸点
72Kの液体窒素が冷媒として用いられる。このような超
電導デバイスを液体窒素で間接的に冷却する場合、本発
明の冷却体に液体窒素を流し冷却することによつて超電
導デバイスが動作する。
電導材料としてY-Ba-Cu-O系のベロプスカイト結晶体は8
2Kで超電導を示すことが知られている。したがつて沸点
72Kの液体窒素が冷媒として用いられる。このような超
電導デバイスを液体窒素で間接的に冷却する場合、本発
明の冷却体に液体窒素を流し冷却することによつて超電
導デバイスが動作する。
本発明によれば次に示す２つの効果がある。
第１の効果としては、微細で接合が最も困難な半導体素
子の外部接続端子のはんだ付けが容易に行われ、しか
も、接合部に応力が少ないので破壊に対して強い信頼性
の高い接合部が得られる。はんだ付けにおける位置合せ
は半導体素子がフエースアツプのため上部より直接観察
することによつて行え、更にはんだ付けは同様に上部よ
り直接観察をしながら、レーザ、赤外線、キセノン等の
ビーム熱源によつて局部的に加熱が行える。更に接合後
の検査、補修等も上部より観察できるので容易である。
子の外部接続端子のはんだ付けが容易に行われ、しか
も、接合部に応力が少ないので破壊に対して強い信頼性
の高い接合部が得られる。はんだ付けにおける位置合せ
は半導体素子がフエースアツプのため上部より直接観察
することによつて行え、更にはんだ付けは同様に上部よ
り直接観察をしながら、レーザ、赤外線、キセノン等の
ビーム熱源によつて局部的に加熱が行える。更に接合後
の検査、補修等も上部より観察できるので容易である。
第２の効果としては、半導体素子の冷却効率が良好なこ
とである。すなわち、半導体素子の裏面より直接に冷却
体に伝達される。冷却体は微細に形成された冷却孔によ
つて効率よく外部に除去される。半導体素子と冷却体の
接合は電気的に絶縁を要する場合は薄い絶縁膜を介して
接合される。
とである。すなわち、半導体素子の裏面より直接に冷却
体に伝達される。冷却体は微細に形成された冷却孔によ
つて効率よく外部に除去される。半導体素子と冷却体の
接合は電気的に絶縁を要する場合は薄い絶縁膜を介して
接合される。
第１図は本発明の一実施例である半導体実装冷却構造体
の縦断面図、第２図は従来の実施例の縦断面図、第３図
は半導体素子と多層配線の接合にフレキシブルプリント
回路を用いた正面図、第４図は冷却体中の冷却孔及びス
ルーホール形成状況を示す横断面図である。 1:半導体素子、2:接合層、3:半導体素子端子、4:フレキ
シブルプリント回路、5:多層配線端子、6:絶縁板、7:金
属冷却体、8:冷却孔、9:スルーホール、10:多層配線、1
1:多層積層板、12:放熱体、13:はんだバンプ、14:絶縁
膜、15:応力緩和用切込み
の縦断面図、第２図は従来の実施例の縦断面図、第３図
は半導体素子と多層配線の接合にフレキシブルプリント
回路を用いた正面図、第４図は冷却体中の冷却孔及びス
ルーホール形成状況を示す横断面図である。 1:半導体素子、2:接合層、3:半導体素子端子、4:フレキ
シブルプリント回路、5:多層配線端子、6:絶縁板、7:金
属冷却体、8:冷却孔、9:スルーホール、10:多層配線、1
1:多層積層板、12:放熱体、13:はんだバンプ、14:絶縁
膜、15:応力緩和用切込み
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 光雄 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 服巻 孝 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内
Claims (4)
- 【請求項１】発熱を伴い間接的に冷却を要する半導体素
子を実装する冷却構造体において、該半導体素子の外部
接続用パツト形成面を上向きに配置し、該半導体素子の
下面は、内部を冷却媒体によつて冷却された金属冷却体
に接合され、該パツトはフレキシブルプリント回路によ
つて接合され、該フレキシブルプリント回路の外部端子
は、該金属冷却体のスルーホールを通して多層積層板に
接合されていることを特徴とする半導体実装冷却構造
体。 - 【請求項２】該半導体素子の下面と該金属冷却体とが、
その間に、電気抵抗が高く熱伝導性の良好な層を挟み、
電気的に絶縁されて接合されている特許請求の範囲第１
項記載の半導体実装冷却構造体。 - 【請求項３】該半導体素子の外部接続用パツトと多層積
層板の端子とが、フレキシブルプリント回路によつては
んだにより接続されている特許請求の範囲第１項又は第
２項記載の半導体実装冷却構造体。 - 【請求項４】該金属冷却体は、熱伝導の良好な金属板か
らなり、その中に通路が形成され、その通路には冷却媒
体が流されて冷却が行われ、通路の形成されない部分に
はその板厚方向にスルーホールが形成され、このスルー
ホール中には電気回路を通してフレキシブルプリント回
路と多層積層板とが電気的に接続される構造である特許
請求の範囲第１項〜第３項のいずれか１項に記載の半導
体実装冷却構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24253087A JPH0724294B2 (ja) | 1987-09-29 | 1987-09-29 | 半導体実装冷却構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24253087A JPH0724294B2 (ja) | 1987-09-29 | 1987-09-29 | 半導体実装冷却構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6486543A JPS6486543A (en) | 1989-03-31 |
| JPH0724294B2 true JPH0724294B2 (ja) | 1995-03-15 |
Family
ID=17090483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24253087A Expired - Lifetime JPH0724294B2 (ja) | 1987-09-29 | 1987-09-29 | 半導体実装冷却構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724294B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2564645Y2 (ja) * | 1992-04-30 | 1998-03-09 | 太陽誘電株式会社 | 発熱部品を有する混成集積回路装置 |
| JP3339730B2 (ja) * | 1992-12-24 | 2002-10-28 | 忠弘 大見 | 半導体装置 |
| JP4385783B2 (ja) * | 2004-02-10 | 2009-12-16 | セイコーエプソン株式会社 | 基板、光源装置及びプロジェクタ |
| US7432592B2 (en) * | 2005-10-13 | 2008-10-07 | Intel Corporation | Integrated micro-channels for 3D through silicon architectures |
| JP4899903B2 (ja) * | 2007-02-05 | 2012-03-21 | 富士通株式会社 | プリント配線板、電子装置、およびプリント配線板の製造方法 |
| JP5023735B2 (ja) * | 2007-02-21 | 2012-09-12 | 富士通株式会社 | 冷却板および電子装置 |
| JP5125242B2 (ja) * | 2007-06-14 | 2013-01-23 | 株式会社トッパンＮｅｃサーキットソリューションズ | 半導体素子の実装構造、印刷配線板及びその製造方法 |
| CN112638029B (zh) * | 2020-12-23 | 2022-07-22 | 华为数字能源技术有限公司 | 电路板 |
| EP4266363A1 (en) * | 2022-04-21 | 2023-10-25 | Airbus SAS | Improved power component for electric or hybrid aircraft |
| JPWO2025022657A1 (ja) * | 2023-07-27 | 2025-01-30 |
-
1987
- 1987-09-29 JP JP24253087A patent/JPH0724294B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6486543A (en) | 1989-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600221B2 (en) | Semiconductor device with stacked semiconductor chips | |
| US4509096A (en) | Chip-carrier substrates | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US6140696A (en) | Vertically mountable semiconductor device and methods | |
| JP2533511B2 (ja) | 電子部品の接続構造とその製造方法 | |
| EP0863548A2 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| US20180323361A1 (en) | Thermoelectric device embedded in a printed circuit board | |
| JP3527229B2 (ja) | 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法 | |
| JPS6094749A (ja) | 集積回路チツプ冷却装置 | |
| JP3119630B2 (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
| JPH05211202A (ja) | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 | |
| JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JPH0724294B2 (ja) | 半導体実装冷却構造体 | |
| KR20010091898A (ko) | 반도체 칩 패키지 | |
| US4964019A (en) | Multilayer bonding and cooling of integrated circuit devices | |
| JP2000022039A (ja) | 半導体装置及びその製造方法 | |
| US4731700A (en) | Semiconductor connection and crossover apparatus | |
| JPH03502511A (ja) | 単一軸状電気伝導部品の使用 | |
| JPS59194460A (ja) | 半導体装置 | |
| JPH06224338A (ja) | 電子装置 | |
| JPH0316159A (ja) | 電子装置 | |
| JPS59202654A (ja) | 集積回路パツケ−ジ | |
| JPH05218226A (ja) | 多層配線基板 | |
| CN222380574U (zh) | 一种电热共基板的光引擎封装结构 |