JPH0724308B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0724308B2 JPH0724308B2 JP63157005A JP15700588A JPH0724308B2 JP H0724308 B2 JPH0724308 B2 JP H0724308B2 JP 63157005 A JP63157005 A JP 63157005A JP 15700588 A JP15700588 A JP 15700588A JP H0724308 B2 JPH0724308 B2 JP H0724308B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- amplifier
- semiconductor device
- feedback capacitor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/454—Output structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/452—Input structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Photoreceptors In Electrophotography (AREA)
- Vending Machines For Individual Products (AREA)
Description
【発明の詳細な説明】 本発明は、出力段を有する電荷転送装置が表面に設けら
れた半導体本体を具え、前記出力段は半導体本体表面に
位置する読取領域と、帰還コンデンサを有する増幅器と
を具え、該増幅器の反転入力端子が前記読取領域に接続
され、該増幅器の出力端子が前記帰還コンデンサを経て
前記反転入力端子に帰還されている半導体装置に関する
ものである。
れた半導体本体を具え、前記出力段は半導体本体表面に
位置する読取領域と、帰還コンデンサを有する増幅器と
を具え、該増幅器の反転入力端子が前記読取領域に接続
され、該増幅器の出力端子が前記帰還コンデンサを経て
前記反転入力端子に帰還されている半導体装置に関する
ものである。
斯る半導体装置は欧州特許出願公開第46549号から既知
である。この既知の装置では、読取領域に到達した電荷
パケットが帰還コンデンサに供給され、その結果として
帰還コンデンサの両端間の電圧が変化する。この電圧変
化は供給された電荷量の測定量である。アナログの用途
においては、供給された電荷量とコンデンサ両端間の電
圧変化との間に直線関係を存在させてこの電圧変化から
供給電荷量を簡単に決定し得るようにする必要がある。
この目的のためにこのコンデンサは電圧に依存しない容
量値を有する必要がある。上記の欧州特許出願によれ
ば、MOS型のコンデンサはその容量がその両端電圧に依
存するためにこの目的のためには特に好ましくない。
である。この既知の装置では、読取領域に到達した電荷
パケットが帰還コンデンサに供給され、その結果として
帰還コンデンサの両端間の電圧が変化する。この電圧変
化は供給された電荷量の測定量である。アナログの用途
においては、供給された電荷量とコンデンサ両端間の電
圧変化との間に直線関係を存在させてこの電圧変化から
供給電荷量を簡単に決定し得るようにする必要がある。
この目的のためにこのコンデンサは電圧に依存しない容
量値を有する必要がある。上記の欧州特許出願によれ
ば、MOS型のコンデンサはその容量がその両端電圧に依
存するためにこの目的のためには特に好ましくない。
更に、一般にコンデンサはカットオフpn接合を用いて、
或いは誘電体層を介挿した２枚の導電層を用いて半導体
装置内に形成することができる。半導体装置内に集積さ
れるこれらのコンデンサに加えて、非集積コンデンサを
用いることもできる。しかし、これらのどのコンデンサ
も何らかの欠点を有する。例えばカットオフ接合の容量
は電圧に依存し、その結果としてコンデンサの電荷量と
その両端から読み取られる電圧との関係が非直線にな
る。２枚の導電板と中間誘電体層から成るコンデンサは
その製造が現在の製造プロセスに適合せず、多くの場合
追加の製造工程を必要とする。非集積コンデンサは比較
的高価であるうえに半導体装置に追加の接点表面を必要
とすると共にそのパッケージにこの接点表面に接続され
た追加の接続ピンを必要とする欠点がある。
或いは誘電体層を介挿した２枚の導電層を用いて半導体
装置内に形成することができる。半導体装置内に集積さ
れるこれらのコンデンサに加えて、非集積コンデンサを
用いることもできる。しかし、これらのどのコンデンサ
も何らかの欠点を有する。例えばカットオフ接合の容量
は電圧に依存し、その結果としてコンデンサの電荷量と
その両端から読み取られる電圧との関係が非直線にな
る。２枚の導電板と中間誘電体層から成るコンデンサは
その製造が現在の製造プロセスに適合せず、多くの場合
追加の製造工程を必要とする。非集積コンデンサは比較
的高価であるうえに半導体装置に追加の接点表面を必要
とすると共にそのパッケージにこの接点表面に接続され
た追加の接続ピンを必要とする欠点がある。
本発明の目的は、半導体装置内に追加のスペースを必要
とすることなく集積され、その製造工程が半導体装置の
製造工程に適合すると共に実際上電圧に依存しない容量
値を有する帰還コンデンサを有する頭書に記載した種類
の半導体装置を提供することにある。
とすることなく集積され、その製造工程が半導体装置の
製造工程に適合すると共に実際上電圧に依存しない容量
値を有する帰還コンデンサを有する頭書に記載した種類
の半導体装置を提供することにある。
この目的のために、本発明は頭書に記載した種類の半導
体装置において、前記帰還コンデンサを半導体本体内の
表面領域と、半導体本体表面上の誘電体層と、該誘電体
層との導電層とで構成し、且つ前記表面領域を前記読取
領域に接続し、且つ電荷転送装置の動作中前記帰還コン
デンサの表面領域の表面電位を前記読取領域の電位によ
ってのみ決める手段を設けたことを特徴とする。装置の
動作中、読取領域の電位は略々一定値を有する。実際
上、電荷が読取領域に供給されると、増幅器の電圧増幅
率が十分高い場合にはこの電荷の略々全部が帰還コンデ
ンサの導電層上に蓄積される。読取領域に残される電荷
の部分は僅かであるため読取領域の電位は殆ど変化しな
い。本発明による半導体装置では前記手段により帰還コ
ンデンサの表面領域の表面電位がもっぱら読取領域の電
位によって決まるため、このことは帰還コンデンサ容量
が略々電圧に無関係になることを意味する。しかし、帰
還コンデンサ両端間の電圧は供給される電荷の結果とし
て変化する。本発明による半導体装置において帰還コン
デンサの容量が殆ど電圧に依存しないため、このコンデ
ンサ両端間の電圧変化に対しΔＶ＝ΔQ/Ctが成立する
（ここで、ΔＶは電圧変化、ΔＱは供給される電荷量お
よびCtは帰還コンデンサの容量である）。従って、読取
領域への電荷量の供給により帰還コンデンサ両端間の電
圧がこの電荷量に比例した量だけ変化することになる。
従ってこの電圧変化は、供給された電荷量の精密な測定
量になる。
体装置において、前記帰還コンデンサを半導体本体内の
表面領域と、半導体本体表面上の誘電体層と、該誘電体
層との導電層とで構成し、且つ前記表面領域を前記読取
領域に接続し、且つ電荷転送装置の動作中前記帰還コン
デンサの表面領域の表面電位を前記読取領域の電位によ
ってのみ決める手段を設けたことを特徴とする。装置の
動作中、読取領域の電位は略々一定値を有する。実際
上、電荷が読取領域に供給されると、増幅器の電圧増幅
率が十分高い場合にはこの電荷の略々全部が帰還コンデ
ンサの導電層上に蓄積される。読取領域に残される電荷
の部分は僅かであるため読取領域の電位は殆ど変化しな
い。本発明による半導体装置では前記手段により帰還コ
ンデンサの表面領域の表面電位がもっぱら読取領域の電
位によって決まるため、このことは帰還コンデンサ容量
が略々電圧に無関係になることを意味する。しかし、帰
還コンデンサ両端間の電圧は供給される電荷の結果とし
て変化する。本発明による半導体装置において帰還コン
デンサの容量が殆ど電圧に依存しないため、このコンデ
ンサ両端間の電圧変化に対しΔＶ＝ΔQ/Ctが成立する
（ここで、ΔＶは電圧変化、ΔＱは供給される電荷量お
よびCtは帰還コンデンサの容量である）。従って、読取
領域への電荷量の供給により帰還コンデンサ両端間の電
圧がこの電荷量に比例した量だけ変化することになる。
従ってこの電圧変化は、供給された電荷量の精密な測定
量になる。
前記手段は、例えば増幅器の出力端子と帰還コンデンサ
との間の電圧源のような種々の種類のものとすることが
できる。本発明の特定の実施例では前記手段を帰還コン
デンサ自体内に存在させ、この帰還コンデンサをデプリ
ーション型にする。斯るコンデンサにおいては、表面領
域の導電型と反対導電型の反転チャンネルが誘電体層の
下側の表面に存在する。このチャンネルは例えば誘電体
層及び／又は導電層の材料の特性の結果として得ること
ができる。一般に空乏層領域は反転チャンネルの下側に
存在する。このことは、この場合には帰還コンデンサは
２個の並列接続容量、即ち導電層と誘電体層と反転チャ
ンネルとから成る第１の容量と、反転チャンネルと空乏
層領域と表面領域とから成る第２の容量との並列接続容
量から成るものとみなせる。この場合、第１の容量は電
圧に依存しないが第２の容量は電圧に依存する。しか
し、反転チャンネルの電位は読取領域の電位に等しく、
読取領域の電位は殆ど変化しないため、空乏層領域間の
電位差は略々一定であり、その結果として第２の容量も
装置の動作中殆ど変化しない。読取領域に供給された電
荷が導電チャンネルへ流れると、帰還コンデンサの両端
間電圧が比例して変化するため、この電圧変化が読取領
域に供給された電荷量の精密な測定量として作用し得
る。
との間の電圧源のような種々の種類のものとすることが
できる。本発明の特定の実施例では前記手段を帰還コン
デンサ自体内に存在させ、この帰還コンデンサをデプリ
ーション型にする。斯るコンデンサにおいては、表面領
域の導電型と反対導電型の反転チャンネルが誘電体層の
下側の表面に存在する。このチャンネルは例えば誘電体
層及び／又は導電層の材料の特性の結果として得ること
ができる。一般に空乏層領域は反転チャンネルの下側に
存在する。このことは、この場合には帰還コンデンサは
２個の並列接続容量、即ち導電層と誘電体層と反転チャ
ンネルとから成る第１の容量と、反転チャンネルと空乏
層領域と表面領域とから成る第２の容量との並列接続容
量から成るものとみなせる。この場合、第１の容量は電
圧に依存しないが第２の容量は電圧に依存する。しか
し、反転チャンネルの電位は読取領域の電位に等しく、
読取領域の電位は殆ど変化しないため、空乏層領域間の
電位差は略々一定であり、その結果として第２の容量も
装置の動作中殆ど変化しない。読取領域に供給された電
荷が導電チャンネルへ流れると、帰還コンデンサの両端
間電圧が比例して変化するため、この電圧変化が読取領
域に供給された電荷量の精密な測定量として作用し得
る。
本発明による半導体装置の他の特定の実施例において
は、帰還コンデンサは前記表面領域内の表面に設けられ
たこの表面領域と反対導電型のドープ領域を具えるもの
とする。このドープ領域は注入により、或いは拡散によ
り設けることができる。このドープ領域を設けることに
より、上述した実施例のように表面領域の表面に導電チ
ャンネルを形成するために誘電体及び／又は導電層の材
料に特別の要件を課す必要がなくなる。
は、帰還コンデンサは前記表面領域内の表面に設けられ
たこの表面領域と反対導電型のドープ領域を具えるもの
とする。このドープ領域は注入により、或いは拡散によ
り設けることができる。このドープ領域を設けることに
より、上述した実施例のように表面領域の表面に導電チ
ャンネルを形成するために誘電体及び／又は導電層の材
料に特別の要件を課す必要がなくなる。
本発明においては、ドープ領域は読取領域に隣接させる
のが好ましい。このようにすると、読取領域に供給され
た電荷をドープ領域へ流すために追加の接点や接続が不
要になると共に、追加のスペースを殆ど必要としなくな
る。
のが好ましい。このようにすると、読取領域に供給され
た電荷をドープ領域へ流すために追加の接点や接続が不
要になると共に、追加のスペースを殆ど必要としなくな
る。
本発明の好適実施例においては、前記増幅器を電界効果
トランジスタで構成し、そのドレイン領域をもって該増
幅器の出力端子を構成すると共に負荷に結合し、そのゲ
ート電極をもって該増幅器の反転入力端子を構成し、且
つ前記増幅器の出力端子と読取領域との間にリセットト
ランジスタを配置する。このリセットトランジスタによ
り読取領域を動作中所定の電圧にバイアスする。一般
に、この目的のためには比較的高い電圧を選択する必要
があり、これは電荷が読取領域に供給されたときにその
電位がかなり大きく変化するこめである。実際にはこの
目的のために一般に電源電圧が選択される。しかし、電
源電圧は電荷転送装置の動作中に僅かに変動し、この変
動が増幅器の出力端子に現われるため、純粋な信号が測
定されなくなる。前述したように、本発明による半導体
装置の読取領域の電位は電荷が読取領域に供給されたと
きに極く僅か変化するだけである。この結果として読取
領域を今までのように高電圧にバイアスする必要がな
く、この目的のためにかなり低い電圧を選択することが
できる。上述の好適実施例では読取領域をリセットトラ
ンジスタにより前記増幅器を構成する電荷効果トランジ
スタの略々しきい値電圧にバイアスする。この電圧は、
トランジスタの構造上の特性により決まる極めて一定の
電圧であってトランジスタの動作中変化することはな
い。その結果として電源電圧の変動により影響されない
純粋な信号を増幅器の出力端子で測定することができ
る。
トランジスタで構成し、そのドレイン領域をもって該増
幅器の出力端子を構成すると共に負荷に結合し、そのゲ
ート電極をもって該増幅器の反転入力端子を構成し、且
つ前記増幅器の出力端子と読取領域との間にリセットト
ランジスタを配置する。このリセットトランジスタによ
り読取領域を動作中所定の電圧にバイアスする。一般
に、この目的のためには比較的高い電圧を選択する必要
があり、これは電荷が読取領域に供給されたときにその
電位がかなり大きく変化するこめである。実際にはこの
目的のために一般に電源電圧が選択される。しかし、電
源電圧は電荷転送装置の動作中に僅かに変動し、この変
動が増幅器の出力端子に現われるため、純粋な信号が測
定されなくなる。前述したように、本発明による半導体
装置の読取領域の電位は電荷が読取領域に供給されたと
きに極く僅か変化するだけである。この結果として読取
領域を今までのように高電圧にバイアスする必要がな
く、この目的のためにかなり低い電圧を選択することが
できる。上述の好適実施例では読取領域をリセットトラ
ンジスタにより前記増幅器を構成する電荷効果トランジ
スタの略々しきい値電圧にバイアスする。この電圧は、
トランジスタの構造上の特性により決まる極めて一定の
電圧であってトランジスタの動作中変化することはな
い。その結果として電源電圧の変動により影響されない
純粋な信号を増幅器の出力端子で測定することができ
る。
本発明による半導体装置の特定の好適実施例において
は、電荷転送装置に入力コンデンサを有する入力段を設
け、該入力コンデンサは半導体本体上の誘電体層と該誘
電体層上の導電層とを具えるものとし、該入力コンデン
サの誘電体層は帰還コンデンサの誘電体層と少なくとも
略々同一の構造を有するものとする。ここで、“構造”
とは誘電体層の組成及び厚さの双方を意味するものと理
解されたい。実際上このことは入力コンデンサと帰還コ
ンデンサの誘電体層は同一の製造工程で製造されること
を意味する。両誘電体層が実際上同一の構造を有する事
実のために、両層の容量特性も同一である。その結果と
して、電荷転送装置の増幅率は入力コンデンサの表面積
と出力コンデンサの表面積との比によってのみ決まる。
これがため両コンデンサの表面積に対し適当な値を選択
することにより、装置の増幅率を簡単且つ精密に調整す
ることができる。従って、例えば電荷転送装置を増幅率
βを有する回路内に含める場合には入力コンデンサと帰
還コンデンサの表面積を両者の比がα＝1/βに等しくな
るように簡単に選択することができ、その結果として回
路の総合増幅率が１に等しくなってその出力信号が入力
信号の正確な再現となるようにすることができる。更
に、この場合には、この増幅率は極めて精密に再現可能
であり、両誘電体層の特定の共通構造は最早重要でなく
なる。
は、電荷転送装置に入力コンデンサを有する入力段を設
け、該入力コンデンサは半導体本体上の誘電体層と該誘
電体層上の導電層とを具えるものとし、該入力コンデン
サの誘電体層は帰還コンデンサの誘電体層と少なくとも
略々同一の構造を有するものとする。ここで、“構造”
とは誘電体層の組成及び厚さの双方を意味するものと理
解されたい。実際上このことは入力コンデンサと帰還コ
ンデンサの誘電体層は同一の製造工程で製造されること
を意味する。両誘電体層が実際上同一の構造を有する事
実のために、両層の容量特性も同一である。その結果と
して、電荷転送装置の増幅率は入力コンデンサの表面積
と出力コンデンサの表面積との比によってのみ決まる。
これがため両コンデンサの表面積に対し適当な値を選択
することにより、装置の増幅率を簡単且つ精密に調整す
ることができる。従って、例えば電荷転送装置を増幅率
βを有する回路内に含める場合には入力コンデンサと帰
還コンデンサの表面積を両者の比がα＝1/βに等しくな
るように簡単に選択することができ、その結果として回
路の総合増幅率が１に等しくなってその出力信号が入力
信号の正確な再現となるようにすることができる。更
に、この場合には、この増幅率は極めて精密に再現可能
であり、両誘電体層の特定の共通構造は最早重要でなく
なる。
図面につき本発明を説明する。
図は線図であって正しいスケールで示してない。特にい
くつかの寸法を明瞭のために大きく拡大してある。また
対応する部分は同一符号で示してあり、更に同一導電型
の半導体材料は同一方向の斜線をつけてある。
くつかの寸法を明瞭のために大きく拡大してある。また
対応する部分は同一符号で示してあり、更に同一導電型
の半導体材料は同一方向の斜線をつけてある。
第１図は本発明による半導体装置の一実施例の断面図を
示す。この半導体装置は半導体本体１（本例ではｐ型単
結晶シリコン）を具え、その表面２に電荷転送装置が設
けられている。本例では、電荷転送装置はｎチャンネル
表面電荷転送装置であるが、例えば埋込みチャンネルCC
D、蠕動CCD又はBBDのような他の種類の電荷転送装置と
することもできる。電荷転送装置は多数のクロック電極
３〜６と出力ゲート７を具え、更に出力段８が設けられ
ている。出力段８は表面２に位置する読取領域９と、帰
還コンデンサ11を有する増幅器10とを具えている。本実
施例では、演算増幅器を用いるが、他の種類の増幅器を
用いることもできる。本発明では、帰還コンデンサ11を
半導体本体内の表面領域12と、表面２上の誘電体層13
と、誘電体層13上の導電層14とで構成する。本実施例で
は、誘電体層を酸化シリコンの層とし、導電層14を不純
物添加多結晶シリコンの層とする。しかし、本発明はこ
れらの材料に限定されず、任意の誘電体材料を誘電体層
に使用し得ると共に任意の導電材料を導電層に使用する
ことができる。増幅器10は読取領域９に接続された反転
入力端子15を有する。増幅器10の出力端子16は帰還コン
デンサ11を経て反転入力端子15に帰還される。更に、出
力段８は読取領域９に接続され読取領域を所定の固定電
圧VRにバイアスするためのリセットトランジスタ17を具
える。図では明瞭のためにリセットトランジスタ17も増
幅器10と同様に半導体装置１の外部に示してあるが、こ
れらは実際には半導体本体内に集積することができる。
示す。この半導体装置は半導体本体１（本例ではｐ型単
結晶シリコン）を具え、その表面２に電荷転送装置が設
けられている。本例では、電荷転送装置はｎチャンネル
表面電荷転送装置であるが、例えば埋込みチャンネルCC
D、蠕動CCD又はBBDのような他の種類の電荷転送装置と
することもできる。電荷転送装置は多数のクロック電極
３〜６と出力ゲート７を具え、更に出力段８が設けられ
ている。出力段８は表面２に位置する読取領域９と、帰
還コンデンサ11を有する増幅器10とを具えている。本実
施例では、演算増幅器を用いるが、他の種類の増幅器を
用いることもできる。本発明では、帰還コンデンサ11を
半導体本体内の表面領域12と、表面２上の誘電体層13
と、誘電体層13上の導電層14とで構成する。本実施例で
は、誘電体層を酸化シリコンの層とし、導電層14を不純
物添加多結晶シリコンの層とする。しかし、本発明はこ
れらの材料に限定されず、任意の誘電体材料を誘電体層
に使用し得ると共に任意の導電材料を導電層に使用する
ことができる。増幅器10は読取領域９に接続された反転
入力端子15を有する。増幅器10の出力端子16は帰還コン
デンサ11を経て反転入力端子15に帰還される。更に、出
力段８は読取領域９に接続され読取領域を所定の固定電
圧VRにバイアスするためのリセットトランジスタ17を具
える。図では明瞭のためにリセットトランジスタ17も増
幅器10と同様に半導体装置１の外部に示してあるが、こ
れらは実際には半導体本体内に集積することができる。
電荷転送装置の動作中、適当に選択されたクロック電圧
3〜6をクロック電極３〜６に供給して電荷パケット
（本例では電子）を出力ゲート７に向け転送する。この
間出力ゲート７は定電位VDCに維持して最終クロック電
極６と読出領域９との間のクロストークを除去する。電
荷パケットが最終クロック６の下に到達すると、この電
荷パケットがクロック電極６と出力ゲート７との間の電
位差及び出力ゲート７とバイアスされた読取領域９との
間の電位差により読取領域９に完全に供給される。
3〜6をクロック電極３〜６に供給して電荷パケット
（本例では電子）を出力ゲート７に向け転送する。この
間出力ゲート７は定電位VDCに維持して最終クロック電
極６と読出領域９との間のクロストークを除去する。電
荷パケットが最終クロック６の下に到達すると、この電
荷パケットがクロック電極６と出力ゲート７との間の電
位差及び出力ゲート７とバイアスされた読取領域９との
間の電位差により読取領域９に完全に供給される。
読取領域９は増幅器10の入力端子15に接続されている。
増幅器10が十分高い電圧増幅率μ（例えばμ＞40）の場
合、供給された電子の略々全部が帰還コンデンサ11に蓄
積される。読取領域９に残される供給された電子の部分
は僅かであるため読取領域９の電位の変化dVは極めて小
さい。
増幅器10が十分高い電圧増幅率μ（例えばμ＞40）の場
合、供給された電子の略々全部が帰還コンデンサ11に蓄
積される。読取領域９に残される供給された電子の部分
は僅かであるため読取領域９の電位の変化dVは極めて小
さい。
しかし、帰還コンデンサ11両端間の電位は大きく変化す
る。増幅器10の電圧増幅率μのために導電層14の電位は
供給された電子の結果としてμ・dVだけ増大する。この
電圧変化はコンデンサ11が例えばクロック電極３〜６の
ようなMOSコンデンサの場合には一般に供給された電子
の量に正比例せず、これは斯るコンデンサの容量は本質
的にその両端間電圧に依存するためである。この点を第
２図を参照して一層詳しく説明する。
る。増幅器10の電圧増幅率μのために導電層14の電位は
供給された電子の結果としてμ・dVだけ増大する。この
電圧変化はコンデンサ11が例えばクロック電極３〜６の
ようなMOSコンデンサの場合には一般に供給された電子
の量に正比例せず、これは斯るコンデンサの容量は本質
的にその両端間電圧に依存するためである。この点を第
２図を参照して一層詳しく説明する。
第２図はｐ型単結晶シリコンの半導体本体１と、この半
導体本体内のｎ型領域９と上述のタイプのコンデンサ11
とを示している。コンデンサ11は半導体本体１内の表面
領域12と、表面領域12上の誘電体層13と、誘電体層13上
の導電層14とを具える。本例では、半導体本体１を接地
する。正電位が導電層14に供給されると、表面２の下側
のｐ型表面領域12の部分18が空乏化される。帰還コンデ
ンサ11の容量はこの空乏層領域18の大きさにも依存す
る。コンデンサ11の容量はここでは読取領域９とコンデ
ンサ11の導電層14との間で測定される容量（第２図にCt
で示してある）を意味するものと理解されたい。導電層
14の電圧が負又は極めて低い値のときは、表面領域12は
全く又は殆ど空乏化されず、容量は導電層14と読取領域
９との間のオーバラップ容量Coにより略々決まる。導電
層14の電位が増大すると、表面領域12の表面電位も増大
し、その結果として表面領域12が空乏化し、又は既に空
乏化されている場合には空乏領域が表面領域12内に一層
深く拡がることになる。従って、コンデンサ11の容量は
コンデンサのしきい値電圧まで増大する。しきい値電圧
以上ではコンデンサは反転状態を生じ、即ち表面領域12
内の表面２の下に表面領域12の導電型と反対導電型のチ
ャンネル（本例ではｎ型チャンネル）が形成される。こ
の場合読取領域９と表面領域12との間に導電接続が得ら
れ、容量Ctは誘電体層13間の容量Cdに等しくなる。この
変化を第３図に曲線Ａで示してあり、ここでVth Aはコン
デンサ11のしきい値電圧を表わす。
導体本体内のｎ型領域９と上述のタイプのコンデンサ11
とを示している。コンデンサ11は半導体本体１内の表面
領域12と、表面領域12上の誘電体層13と、誘電体層13上
の導電層14とを具える。本例では、半導体本体１を接地
する。正電位が導電層14に供給されると、表面２の下側
のｐ型表面領域12の部分18が空乏化される。帰還コンデ
ンサ11の容量はこの空乏層領域18の大きさにも依存す
る。コンデンサ11の容量はここでは読取領域９とコンデ
ンサ11の導電層14との間で測定される容量（第２図にCt
で示してある）を意味するものと理解されたい。導電層
14の電圧が負又は極めて低い値のときは、表面領域12は
全く又は殆ど空乏化されず、容量は導電層14と読取領域
９との間のオーバラップ容量Coにより略々決まる。導電
層14の電位が増大すると、表面領域12の表面電位も増大
し、その結果として表面領域12が空乏化し、又は既に空
乏化されている場合には空乏領域が表面領域12内に一層
深く拡がることになる。従って、コンデンサ11の容量は
コンデンサのしきい値電圧まで増大する。しきい値電圧
以上ではコンデンサは反転状態を生じ、即ち表面領域12
内の表面２の下に表面領域12の導電型と反対導電型のチ
ャンネル（本例ではｎ型チャンネル）が形成される。こ
の場合読取領域９と表面領域12との間に導電接続が得ら
れ、容量Ctは誘電体層13間の容量Cdに等しくなる。この
変化を第３図に曲線Ａで示してあり、ここでVth Aはコン
デンサ11のしきい値電圧を表わす。
アナログの用途においては、帰還コンデンサへの供給電
荷量とその両端間の電圧変化との間が直線関係であるこ
とが重要である。この場合にのみ読取領域９に供給され
た電荷量を帰還コンデンサの両端間の電圧変化から簡単
に精密に決定することができる。
荷量とその両端間の電圧変化との間が直線関係であるこ
とが重要である。この場合にのみ読取領域９に供給され
た電荷量を帰還コンデンサの両端間の電圧変化から簡単
に精密に決定することができる。
これを達成するために、本発明では表面領域12を読取領
域９に接続し、且つ電荷転送装置の動作中表面領域12の
表面電位を読取領域９の電位のみで決める手段を設け
る。この手段としては例えば増幅器10の出力端子と帰還
コンデンサ11の導電層14との間の電圧源や、表面２の下
側の反転チャンネルのような種々の手段が考えられる。
第１図では、この手段は表面領域12内に位置すると共に
表面２及び読取領域９に隣接するｎ型ドープ領域20で構
成する。このドープ領域20は注入又は拡散により得るこ
とができる。また、読取領域９を同時にこのドープ領域
として用いることもできる。この場合には、誘電体層13
及び導電層14を読取領域９の上方に位置させる。ドープ
領域20の利点は、表面に導電チャンネルを形成するのに
導電層14及び／又は誘電体層13の材料に何の要件も課す
必要がない点にある。前述したように、電荷転送装置の
動作中読取領域９は略々一定の電位を有する。上記の手
段により、表面領域12の表面電位も略々一定になり、帰
還コンデンサ11の容量を略々電圧に無関係にすることが
達成される。これを第３図に曲線Ｂで示してあり、ここ
でVth Bは本発明による帰還コンデンサ11のしきい値電圧
である。ドープ領域20によりしきい値電圧を0Vより低い
値に減少させ、その結果としてコンデンサの常規動作電
圧に対しその容量を常に誘電体層13間の容量Cdに等しく
することが達成される。従って、読取領域９に供給され
る電荷量ΔＱによる帰還コンデンサ11両端間の電圧変化
ΔＶに対して次の直線関係：ΔＶ＝ΔQ/Cdが成立する。
誘電体層13間の容量Cdはコンデンサ両端間の電圧に依存
しない。これがため、読取領域９への電荷の供給により
帰還コンデンサ11の両端間の電圧が供給電荷に比例した
量だけ変化する。従って、本発明による半導体装置にお
いては、帰還コンデンサ11両端間の電圧変化が読取領域
９に供給される電荷量の精密な測定量になる。
域９に接続し、且つ電荷転送装置の動作中表面領域12の
表面電位を読取領域９の電位のみで決める手段を設け
る。この手段としては例えば増幅器10の出力端子と帰還
コンデンサ11の導電層14との間の電圧源や、表面２の下
側の反転チャンネルのような種々の手段が考えられる。
第１図では、この手段は表面領域12内に位置すると共に
表面２及び読取領域９に隣接するｎ型ドープ領域20で構
成する。このドープ領域20は注入又は拡散により得るこ
とができる。また、読取領域９を同時にこのドープ領域
として用いることもできる。この場合には、誘電体層13
及び導電層14を読取領域９の上方に位置させる。ドープ
領域20の利点は、表面に導電チャンネルを形成するのに
導電層14及び／又は誘電体層13の材料に何の要件も課す
必要がない点にある。前述したように、電荷転送装置の
動作中読取領域９は略々一定の電位を有する。上記の手
段により、表面領域12の表面電位も略々一定になり、帰
還コンデンサ11の容量を略々電圧に無関係にすることが
達成される。これを第３図に曲線Ｂで示してあり、ここ
でVth Bは本発明による帰還コンデンサ11のしきい値電圧
である。ドープ領域20によりしきい値電圧を0Vより低い
値に減少させ、その結果としてコンデンサの常規動作電
圧に対しその容量を常に誘電体層13間の容量Cdに等しく
することが達成される。従って、読取領域９に供給され
る電荷量ΔＱによる帰還コンデンサ11両端間の電圧変化
ΔＶに対して次の直線関係：ΔＶ＝ΔQ/Cdが成立する。
誘電体層13間の容量Cdはコンデンサ両端間の電圧に依存
しない。これがため、読取領域９への電荷の供給により
帰還コンデンサ11の両端間の電圧が供給電荷に比例した
量だけ変化する。従って、本発明による半導体装置にお
いては、帰還コンデンサ11両端間の電圧変化が読取領域
９に供給される電荷量の精密な測定量になる。
第４図は本発明による半導体装置の好適実施例の断面図
を示す。この半導体装置では、増幅器10は電界効果トラ
ンジスタ22を具え、そのドレイン領域が増幅器10の出力
端子を構成し、負荷21に結合されている。本実施例では
負荷21はデプリーション型の電界効果トランジスタであ
るが、オーム抵抗にすることもできる。電界効果トラン
ジスタ22のゲート電極15が増幅器10の反転入力端子であ
る。リセットトランジスタ17は増幅器10の出力端子16と
読取領域９との間に配置して読取領域９を所定の電圧に
バイアスする。一般に、この目的のためには比較的高い
電圧を選択する必要がある。その理由は読取領域９への
電荷の供給によりその電位がかなり強く変化するためで
ある。実際にはこの目的のために殆どの場合電源電圧が
選択される。しかし、半導体装置の動作中、電源電圧は
僅かに変動する。この電源電圧変動は増幅器16の出力端
子に現われ、出力信号を歪ませる。前述したように、本
発明による半導体装置の読取領域９の電位は電荷が読取
領域９に供給されたときに極く僅か変化するだけであ
る。その結果として、読取領域を今までのように高い電
圧にバイアスする必要がなく、この目的のためにかなり
低い電圧を選択することができる。上述の好適実施例で
は、リセットトランジスタにより読取領域を電界効果ト
ランジスタ22のしきい値電圧にバイアスする。この電圧
はトランジスタ22の構造上の特性によってのみ決まる極
めて一定の電圧であり、半導体装置の動作中に変化しな
い。従って、増幅器10の出力端子16に純粋な信号が得ら
れる。
を示す。この半導体装置では、増幅器10は電界効果トラ
ンジスタ22を具え、そのドレイン領域が増幅器10の出力
端子を構成し、負荷21に結合されている。本実施例では
負荷21はデプリーション型の電界効果トランジスタであ
るが、オーム抵抗にすることもできる。電界効果トラン
ジスタ22のゲート電極15が増幅器10の反転入力端子であ
る。リセットトランジスタ17は増幅器10の出力端子16と
読取領域９との間に配置して読取領域９を所定の電圧に
バイアスする。一般に、この目的のためには比較的高い
電圧を選択する必要がある。その理由は読取領域９への
電荷の供給によりその電位がかなり強く変化するためで
ある。実際にはこの目的のために殆どの場合電源電圧が
選択される。しかし、半導体装置の動作中、電源電圧は
僅かに変動する。この電源電圧変動は増幅器16の出力端
子に現われ、出力信号を歪ませる。前述したように、本
発明による半導体装置の読取領域９の電位は電荷が読取
領域９に供給されたときに極く僅か変化するだけであ
る。その結果として、読取領域を今までのように高い電
圧にバイアスする必要がなく、この目的のためにかなり
低い電圧を選択することができる。上述の好適実施例で
は、リセットトランジスタにより読取領域を電界効果ト
ランジスタ22のしきい値電圧にバイアスする。この電圧
はトランジスタ22の構造上の特性によってのみ決まる極
めて一定の電圧であり、半導体装置の動作中に変化しな
い。従って、増幅器10の出力端子16に純粋な信号が得ら
れる。
第５図は本発明による半導体装置内の電荷転送装置の入
力段を示す。この入力段は読込領域25と、サンプルゲー
ト26と、入力コンデンサ30とを具えている。入力信号V
inは入力コンデンサ30に供給され、この入力信号の制御
の下で電荷（本例では電子）が読込領域25からクロック
電極28へと移送される。クロック電圧28，29等がク
ロック電極28,29等に供給されると、電荷が電荷転送装
置により読取領域９へと転送される。特定の好適実施例
では、入力コンデンサ30は半導体本体１上の誘電体層33
と、誘電体層33上の導電層34を具え、入力コンデンサ30
の誘電体層33は帰還コンデンサ11の誘電体層13と略々同
一の構造を有する。電荷転送装置の増幅率αに対しては
一般に： α＝Vout/VinCin/Ct＝δin・Oin・dt/δt・Ot・dinが成立
する。ここで、Cin,Oin,Ct及びOtは入力コンデンサ30及
び帰還コンデンサ11の容量及び表面積をそれぞれ表わ
し、δin,din，δt及びdtは入力端子コンデンサ30の誘
電体層33及び帰還コンデンサ11の誘電体層13の誘電率及
び厚さをそれぞれ表わす。両誘電体層13,33は実際上同
一の構造を有するために、両層13,33の容量特性、即ち
厚さ及び誘電率も互に等しい。従って、上記増幅率の式
からこれらら量を消去すると、上式は αOin/Ot に簡単化することができる。従って増幅率は入力コンデ
ンサ30の表面積と帰還コンデンサ11の表面積との比によ
ってのみ決まる。従って両表面積に対し適当な値を選択
することにより、増幅率を簡単且つ精密に調整すること
ができる。更に、この増幅率は極めて精密に再現するこ
とができ、誘電体層13,33の特定の共通構造は最早重要
でなくなる。
力段を示す。この入力段は読込領域25と、サンプルゲー
ト26と、入力コンデンサ30とを具えている。入力信号V
inは入力コンデンサ30に供給され、この入力信号の制御
の下で電荷（本例では電子）が読込領域25からクロック
電極28へと移送される。クロック電圧28，29等がク
ロック電極28,29等に供給されると、電荷が電荷転送装
置により読取領域９へと転送される。特定の好適実施例
では、入力コンデンサ30は半導体本体１上の誘電体層33
と、誘電体層33上の導電層34を具え、入力コンデンサ30
の誘電体層33は帰還コンデンサ11の誘電体層13と略々同
一の構造を有する。電荷転送装置の増幅率αに対しては
一般に： α＝Vout/VinCin/Ct＝δin・Oin・dt/δt・Ot・dinが成立
する。ここで、Cin,Oin,Ct及びOtは入力コンデンサ30及
び帰還コンデンサ11の容量及び表面積をそれぞれ表わ
し、δin,din，δt及びdtは入力端子コンデンサ30の誘
電体層33及び帰還コンデンサ11の誘電体層13の誘電率及
び厚さをそれぞれ表わす。両誘電体層13,33は実際上同
一の構造を有するために、両層13,33の容量特性、即ち
厚さ及び誘電率も互に等しい。従って、上記増幅率の式
からこれらら量を消去すると、上式は αOin/Ot に簡単化することができる。従って増幅率は入力コンデ
ンサ30の表面積と帰還コンデンサ11の表面積との比によ
ってのみ決まる。従って両表面積に対し適当な値を選択
することにより、増幅率を簡単且つ精密に調整すること
ができる。更に、この増幅率は極めて精密に再現するこ
とができ、誘電体層13,33の特定の共通構造は最早重要
でなくなる。
電荷転送装置は入力コンデンサ30が帰還コンデンサ11と
実際上同一の容量を有するように構成するのが好まし
い。これは、例えば入力コンデンサ30が帰還コンデンサ
11と実際上同一の構造を有する場合である。この場合に
は出力端子16で測定される出力信号Voutが入力コンデン
サ30に供給される入力信号Vinの正確な再現になる。
実際上同一の容量を有するように構成するのが好まし
い。これは、例えば入力コンデンサ30が帰還コンデンサ
11と実際上同一の構造を有する場合である。この場合に
は出力端子16で測定される出力信号Voutが入力コンデン
サ30に供給される入力信号Vinの正確な再現になる。
本発明は上述した実施例にのみ限定されず、多くの変形
が可能であること明らかである。例えば上述の実施例に
おける導電型を（全て同時に）反対導電型にすることが
できる。
が可能であること明らかである。例えば上述の実施例に
おける導電型を（全て同時に）反対導電型にすることが
できる。
第１図は本発明による半導体装置の一実施例を示す線
図、 第２図はMOSコンデンサを示す線図、 第３図はMOSコンデンサの容量値と端子電圧との関係を
示すグラフ、 第４図は本発明による半導体装置の好適実施例を示す線
図、 第５図は本発明による半導体装置の入力段を示す線図で
ある。 １……半導体本体、２……表面 3,4,5,6……クロック電極 ７……出力ゲート、８……出力段 ９……読取領域、10……増幅器 11……帰還コンデンサ、12……表面領域 13……誘電体層、14……導電層 15……反転入力端子、16……出力端子 17……リセットトランジスタ 20……ドープ領域 21……負荷用電界効果トランジスタ 22……増幅用電界効果トランジスタ 25……読込領域、26……サンプルゲート 28,29……クロック電極、30……入力コンデンサ 33……誘電体層、34……導電層
図、 第２図はMOSコンデンサを示す線図、 第３図はMOSコンデンサの容量値と端子電圧との関係を
示すグラフ、 第４図は本発明による半導体装置の好適実施例を示す線
図、 第５図は本発明による半導体装置の入力段を示す線図で
ある。 １……半導体本体、２……表面 3,4,5,6……クロック電極 ７……出力ゲート、８……出力段 ９……読取領域、10……増幅器 11……帰還コンデンサ、12……表面領域 13……誘電体層、14……導電層 15……反転入力端子、16……出力端子 17……リセットトランジスタ 20……ドープ領域 21……負荷用電界効果トランジスタ 22……増幅用電界効果トランジスタ 25……読込領域、26……サンプルゲート 28,29……クロック電極、30……入力コンデンサ 33……誘電体層、34……導電層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アルトゥール・ヘルマヌス・マリア・ファ ン・ルールムンド オランダ国 5621 ベーアー アインドー フェン フルーネバウツウェッハ１ (56)参考文献 特開 昭57−72375（ＪＰ，Ａ)
Claims (8)
- 【請求項１】出力段を有する電荷転送装置が表面に設け
られた半導体本体を具え、前記出力段は半導体本体表面
に位置する読取領域と、帰還コンデンサを有する増幅器
とを具え、該増幅器の反転入力端子が前記読取領域に接
続され、該増幅器の出力端子が前記帰還コンデンサを経
て前記反転入力端子に帰還されている半導体装置におい
て、前記帰還コンデンサを半導体本体内の表面領域と、
半導体本体表面上の誘電体層と、該誘電体層上の導電層
とで構成し、且つ前記表面領域を前記読取領域に接続
し、且つ電荷転送装置の動作中前記帰還コンデンサの表
面領域の表面電位を前記読取領域の電位によってのみ決
める手段を設けたことを特徴とする半導体装置。 - 【請求項２】前記帰還コンデンサはデプリーション型の
コンデンサであることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】前記帰還コンデンサは前記表面領域内の表
面に設けられた該表面領域と反対導電型のドープ領域を
具えていることを特徴とする請求項２記載の半導体装
置。 - 【請求項４】前記ドープ領域は前記読取領域に隣接して
いることを特徴とする請求項３記載の半導体装置。 - 【請求項５】前記増幅器は電界効果トランジスタで構成
し、そのドレイン領域をもって前記増幅器の出力端子を
構成すると共に負荷に結合し、そのゲート電極をもって
前記増幅器の反転入力端子を構成し、且つ前記読取領域
と前記増幅器の出力端子との間にリセットトランジスタ
を設けたことを特徴とする請求項１〜４の何れかに記載
の半導体装置。 - 【請求項６】前記負荷はデプリーション型の電界効果ト
ランジスタであることを特徴とする請求項５記載の半導
体装置。 - 【請求項７】前記電荷転送装置に入力コンデンサを有す
る入力段を設け、該入力コンデンサは半導体本体上の誘
電体層と、該誘電体層上の導電層とを具えるものとし、
且つ該入力コンデンサの誘電体層は前記帰還コンデンサ
の誘電体層と少なくとも略々同一の構造を有するものと
したことを特徴とする請求項１〜６の何れかに記載の半
導体装置。 - 【請求項８】前記電荷転送装置に入力コンデンサを有す
る入力段を設け、且つ前記帰還コンデンサは該入力コン
デンサと少なくとも略々同一の容量値にしてあることを
特徴とする請求項１〜７の何れかに記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8701528A NL8701528A (nl) | 1987-06-30 | 1987-06-30 | Halfgeleiderinrichting voozien van een ladingsoverdrachtinrichting. |
| NL8701528 | 1987-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6422064A JPS6422064A (en) | 1989-01-25 |
| JPH0724308B2 true JPH0724308B2 (ja) | 1995-03-15 |
Family
ID=19850224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63157005A Expired - Lifetime JPH0724308B2 (ja) | 1987-06-30 | 1988-06-27 | 半導体装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4987580A (ja) |
| EP (1) | EP0297655B1 (ja) |
| JP (1) | JPH0724308B2 (ja) |
| KR (1) | KR890001194A (ja) |
| CN (1) | CN1031619A (ja) |
| AT (1) | ATE87398T1 (ja) |
| DE (1) | DE3879557T2 (ja) |
| NL (1) | NL8701528A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423334A (ja) * | 1990-05-14 | 1992-01-27 | Nec Corp | 電荷転送装置 |
| US5369047A (en) * | 1993-07-01 | 1994-11-29 | Texas Instruments Incorporated | Method of making a BCD low noise high sensitivity charge detection amplifier for high performance image sensors |
| US5748035A (en) * | 1994-05-27 | 1998-05-05 | Arithmos, Inc. | Channel coupled feedback circuits |
| CN1085907C (zh) * | 1998-11-20 | 2002-05-29 | 中国科学院空间科学与应用研究中心 | 一种电荷灵敏放大器电路 |
| KR101554369B1 (ko) * | 2007-01-19 | 2015-09-18 | 인터실 아메리카스 엘엘씨 | 전하영역 파이프라인의 아날로그 디지털 변환기 |
| US7535400B2 (en) * | 2007-01-23 | 2009-05-19 | Kenet, Incorporated | Analog error correction for a pipelined charge-domain A/D converter |
| JP5814818B2 (ja) * | 2012-02-21 | 2015-11-17 | 株式会社日立製作所 | 固体撮像装置 |
| EP2882098B1 (en) | 2012-08-02 | 2018-12-05 | Horiba, Ltd. | Amplifier and radiation detector |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969636A (en) * | 1975-06-30 | 1976-07-13 | General Electric Company | Charge sensing circuit for charge transfer devices |
| US4156818A (en) * | 1975-12-23 | 1979-05-29 | International Business Machines Corporation | Operating circuitry for semiconductor charge coupled devices |
| DE2602520B2 (de) * | 1976-01-23 | 1978-02-02 | Linearer ausgangsverstaerker fuer ladungsgekoppelte elemente | |
| US4139784A (en) * | 1977-08-02 | 1979-02-13 | Rca Corporation | CCD Input circuits |
| DE2838037A1 (de) * | 1978-08-31 | 1980-04-10 | Siemens Ag | Monolithisch integrierte ladungsverschiebeanordnung |
| DE3032332A1 (de) * | 1980-08-27 | 1982-04-08 | Siemens AG, 1000 Berlin und 8000 München | Ausgangsstufe einer monolithisch integrierten ladu ngsverschiebeanordnung |
| JPS5919297A (ja) * | 1982-07-23 | 1984-01-31 | Toshiba Corp | 電荷結合装置の出力回路 |
| NL8403113A (nl) * | 1984-10-12 | 1986-05-01 | Philips Nv | Ladingsgekoppelde inrichting. |
| JP2724702B2 (ja) * | 1985-06-21 | 1998-03-09 | 日本テキサス・インスツルメンツ 株式会社 | 電荷結合型半導体装置の製造方法 |
| JPS62230052A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 電荷転送装置 |
-
1987
- 1987-06-30 NL NL8701528A patent/NL8701528A/nl not_active Application Discontinuation
-
1988
- 1988-06-17 EP EP88201264A patent/EP0297655B1/en not_active Expired - Lifetime
- 1988-06-17 AT AT88201264T patent/ATE87398T1/de active
- 1988-06-17 DE DE88201264T patent/DE3879557T2/de not_active Expired - Fee Related
- 1988-06-20 US US07/209,444 patent/US4987580A/en not_active Expired - Fee Related
- 1988-06-27 CN CN88104089A patent/CN1031619A/zh active Pending
- 1988-06-27 JP JP63157005A patent/JPH0724308B2/ja not_active Expired - Lifetime
- 1988-06-30 KR KR1019880007746A patent/KR890001194A/ko not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| NL8701528A (nl) | 1989-01-16 |
| ATE87398T1 (de) | 1993-04-15 |
| DE3879557D1 (de) | 1993-04-29 |
| CN1031619A (zh) | 1989-03-08 |
| JPS6422064A (en) | 1989-01-25 |
| EP0297655A1 (en) | 1989-01-04 |
| KR890001194A (ko) | 1989-03-18 |
| EP0297655B1 (en) | 1993-03-24 |
| US4987580A (en) | 1991-01-22 |
| DE3879557T2 (de) | 1993-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5103277A (en) | Radiation hard CMOS circuits in silicon-on-insulator films | |
| US8941412B2 (en) | Amplifiers using gated diodes | |
| KR100481244B1 (ko) | 온도 감지 회로 | |
| US4716307A (en) | Regulated power supply for semiconductor chips with compensation for changes in electrical characteristics or chips and in external power supply | |
| JP3184850B2 (ja) | 温度検知回路 | |
| KR910009548B1 (ko) | 반도체메모리장치 | |
| JPH0724308B2 (ja) | 半導体装置 | |
| EP0046629B1 (en) | Semi-conductor memory device having an insulated gate field effect transistor as a fundamental element | |
| US20120019263A1 (en) | Precision Measurement of Capacitor Mismatch | |
| US6388511B1 (en) | Filter circuit | |
| JPS6038799A (ja) | 半導体不揮発性メモリ用読み出し回路 | |
| US6157053A (en) | Charge transfer device and method of driving the same | |
| JP4024869B2 (ja) | 線形性を向上させた光に起因する電荷の積分回路 | |
| US5682120A (en) | Differential amplifier circuit using lateral-type bipolar transistors with back gates | |
| US5247554A (en) | Charge detection circuit | |
| JPH05136355A (ja) | 半導体装置 | |
| EP0642219B1 (en) | Amplifier | |
| US6292390B1 (en) | Semiconductor device | |
| JPH0369159A (ja) | 半導体装置 | |
| JP3080184B2 (ja) | 電荷転送装置 | |
| US6437378B1 (en) | Charge coupled devices including charge signal amplifiers therein | |
| JP2771574B2 (ja) | 半導体装置 | |
| US20030081482A1 (en) | Semiconductor storage | |
| EP0275106B1 (en) | Charge detection circuit | |
| JPH0252424B2 (ja) |