JPH07244539A

JPH07244539A - クロック同期制御装置

Info

Publication number: JPH07244539A
Application number: JP6034915A
Authority: JP
Inventors: Yasutomo Sakurai; 康智桜井; Yuji Kamisaka; 裕士神阪; Kiminari Ogura; 仁成小椋; Koichi Odawara; 孝一小田原; Eiji Kanetani; 英治金谷; Toshio Yasutake; 敏夫安武
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-03-04
Filing date: 1994-03-04
Publication date: 1995-09-19

Abstract

(57)【要約】【目的】クロック同期制御装置がユニット間の同期に
用いる信号を削減する。【構成】原クロック信号を分周して内部クロック信号
をそれぞれ得る第１のユニット１１０および少なくとも
１つの第２のユニット１２０を備えた情報処理装置のク
ロック同期制御回路において、第１のユニット１１０
は、原クロック信号を分周して内部クロック信号を生成
する第１の分周手段１１１と、スキャン指示の入力を受
け、内部クロック信号に同期した論理状態の変化によっ
てスキャンモードの開始および終了のタイミングを示す
同期信号を生成する同期信号生成手段１１２と、同期信
号の論理状態に応じて、内部クロック信号を抑止する第
１の抑止手段１１３とを備えた構成であり、第２のユニ
ット１２０は、同期信号に応じて原クロック信号から内
部クロック信号を生成する第２の分周手段１２１と、同
期信号に応じて内部クロック信号を抑止する第２の抑止
手段１２２とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント基板に搭載さ
れたＬＳＩなどのユニット相互間でクロック信号の同期
を制御するクロック同期制御装置に関するものである。

【０００２】情報処理装置は様々なユニットから構成さ
れており、これらのユニットは、水晶発振子などから供
給される原クロック信号を分周して、それぞれの内部に
設けられたフリップフロップを動作させる内部クロック
信号を生成する構成となっている。このため、各ユニッ
トのフリップフロップの動作を同期させるために、各ユ
ニットにおける分周動作の同期を図る必要がある。

【０００３】

【従来の技術】図４に、従来のクロック同期制御装置の
構成例を示す。また、図５に、従来のクロック同期制御
装置の動作を表すタイミング図を示す。

【０００４】図４において、水晶発振子などのクロック
発振源（OSC)３０１によって生成された原クロック信号
TCLK0(図５(a) 参照）は、ユニット３１０およびユニッ
ト３２０₁〜３２０_mにそれぞれ分配されている。ま
た、ユニット３１０のフリップフロップ３１１によって
生成されたタイミング信号ICY0（図５(b) 参照）は、ユ
ニット３１０およびユニット３２０〜３２０_mのそれぞ
れに備えられたゲート回路３１２に入力されている。

【０００５】この場合は、上述したタイミング信号ICY0
に応じて、各ゲート回路３１２のアンドゲート３１３が
原クロック信号TCLK0 のパルスをマスクすることにより
原クロック信号が分周され、ユニット内部で用いられる
内部クロック信号ICLK0 および内部クロック信号ICLKが
生成されている（図５(c),(f) 参照）。

【０００６】また、スキャン指示の入力に応じて、ユニ
ット３１０のフリップフロップ３１６によってスキャン
モード信号SM（図５(d) 参照）が各ゲート回路３１２に
送出され、これに応じて、アンドゲート３１４，３１５
が動作することにより、上述したクロック信号ICLKと原
クロック信号に対応するクロック信号TCLKとをスキャン
モードの期間だけ抑止する構成となっている（図５(e),
(f) 参照）。

【０００７】このように、従来はいずれかのユニット
（この場合はユニット３１０）の内部でタイミング信号
ICY0とスキャンモード信号SMとを生成し、これらの信号
を各ユニットに分配することにより、ユニット相互間の
クロック信号およびスキャンモードの開始／終了の同期
が図られている。

【０００８】

【発明が解決しようとする課題】ところで、上述した従
来方式においては、ユニット相互間の同期を取るために
タイミング信号ICY0とスキャンモード信号SMとが用いら
れており、これらの入出力のためにそれぞれ端子を割り
当てる必要がある。このため、ユニットの端子数が多く
なり、大きなパッケージを選択せざるを得なくなる場合
があった。

【０００９】一方、情報処理装置の高機能化が進むに伴
って、情報処理装置を構成するユニット数は増大してい
る。しかし、また一方では、情報処理装置の小型化が求
められている。

【００１０】このため、１枚のプリント基板により多く
のユニットを搭載することが必要とされており、これに
対応するために、ユニット間で授受される信号の数を削
減して、各ユニットのパッケージの小型化を図ることが
必要とされている。

【００１１】本発明は、１つの信号でスキャンモードの
開始／終了とともにクロック信号の分周動作を同期させ
ることが可能なクロック同期制御装置を提供することを
目的とする。

【００１２】

【課題を解決するための手段】請求項１の発明は、入力
される原クロック信号を分周して得られる内部クロック
信号に応じてそれぞれ動作する第１のユニット１１０お
よび少なくとも１つの第２のユニット１２０を備えた情
報処理装置のクロック同期制御装置において、第１のユ
ニット１１０は、原クロック信号を分周して内部クロッ
ク信号を生成する第１の分周手段１１１と、スキャン動
作の実行を指示するスキャン指示の入力を受け、内部ク
ロック信号に同期して論理状態が変化し、その論理状態
によってスキャンモードの開始および終了のタイミング
を示す同期信号を生成する同期信号生成手段１１２と、
同期信号の論理状態に応じて、第１の分周手段１１１で
得られた内部クロック信号を抑止する第１の抑止手段１
１３とを備えた構成であり、少なくとも１つの第２のユ
ニット１２０は、同期信号の論理状態に応じて動作し、
原クロック信号を分周して内部クロック信号を生成する
第２の分周手段１２１と、同期信号の論理状態に応じ
て、第２の分周手段１２１で得られた内部クロック信号
を抑止する第２の抑止手段１２２とを備えた構成である
ことを特徴とする。

【００１３】請求項２の発明は、請求項１に記載のクロ
ック同期制御装置において、情報処理装置が、電源の投
入に応じて第１のユニット１１０の同期信号生成手段１
１２にスキャン指示を入力するスキャン指示手段１３１
を備えた構成であることを特徴とする。

【００１４】

【作用】請求項１の発明は、各ユニット１１０，１２０
においてそれぞれ原クロック信号から内部クロック信号
を生成し、第１のユニット１１０の同期信号生成手段１
１２で得られる同期信号に応じて、各ユニット１１０，
１２０の第１の抑止手段１１３，１２２が対応する内部
クロック信号を抑止するものである。

【００１５】上述した同期信号は、第１のユニット１１
０における内部クロックに同期しているから、この同期
信号に応じて、第２のユニット１２０の内部クロック信
号を抑止することにより、第１のユニット１１０と第２
のユニット１２０との間でスキャンモードの開始および
終了の同期を取ることができる。

【００１６】また、第２のユニット１２０の第２の分周
手段１２１が、この同期信号に応じて動作することによ
り、この第２の分周手段１２１で得られる内部クロック
信号と第１のユニット１１０の内部クロック信号とを同
期させることができる。

【００１７】更に、請求項２の発明は、スキャン指示手
段１３１の動作により、電源投入時にスキャン動作が実
行され、その後、同期信号の状態変化に応じて、各ユニ
ット１１０，１２０における内部クロック信号の抑止が
解除される。これにより、電源投入直後においても、内
部クロック信号の同期を保証することができる。

【００１８】

【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図２は、本発明のクロック同期制御
装置を適用した情報処理装置の実施例構成図である。ま
た、図３に、本発明のクロック同期制御動作を表すタイ
ミング図を示す。

【００１９】図２において、ユニット２１０は、第１の
ユニット１１０に相当するものであり、図４に示した従
来のユニット３１０に同期信号生成手段１１２に相当す
る同期信号生成部２２０とクロック入力部２３０とを付
加した構成となっている。この同期信号生成部２２０で
生成される同期信号PRSMI は、ユニット２１０内のクロ
ック入力部２３０に入力されるとともに、他のユニット
２４０₁〜２４０_mに備えられたクロック入力部２３０
にも送出されている。

【００２０】また、ユニット２１０は、ゲート回路３１
２のアンドゲート３１４に代えて、２入力のアンドゲー
ト２１４を備えており、このアンドゲート２１４とアン
ドゲート２１５とが、クロック入力部２３０の出力に応
じて、原クロック信号TCLK0をマスクして、それぞれ内
部クロック信号ICLK，TCLKを生成し、ユニット２１０内
部のフリップフロップ（図示せず）に分配する構成とな
っている。また、アンドゲート３１３は、従来と同様
に、フリップフロップ３１１で得られるタイミング信号
ICY0に応じて原クロック信号TCLK0 をマスクして、内部
クロック信号ICLK0 を生成する構成となっており、この
内部クロック信号ICLK0 は、内部のフリップフロップお
よびフリップフロップ３１６に分配されている。

【００２１】また、ユニット２４０₁〜２４０_mのそれ
ぞれは、第２のユニット１２０に相当するものであり、
各ユニット２４０₁〜２４０_mは、クロック入力部２３
０とアンドゲート２４１，２４２とを備え、これらのア
ンドゲート２４１，２４２がクロック入力部２３０の出
力に応じて原クロック信号TCLK0 をマスクすることによ
り、内部クロック信号ICLK，TCLKを生成し、内部のフリ
ップフロップ（図示せず）に分配する構成となってい
る。

【００２２】図２に示したユニット２１０のフリップフ
ロップ３１１は、第１の分周手段１１１に相当してお
り、このフリップフロップ３１１が原クロック信号TCLK
0(図３(a) 参照）に応じて動作することにより、タイミ
ング信号ICY0（図３(b) 参照）が生成され、上述した同
期信号生成部２２０のゲート回路２２１に入力される。

【００２３】このタイミング信号ICY0と原クロック信号
TCLK0 とに応じて、ゲート回路２２１とフリップフロッ
プ２２２ａとが動作することにより、タイミング信号PR
WCKが生成され（図３(c) 参照）、ゲート回路２２３に
送出される。

【００２４】このゲート回路２２３には、上述したタイ
ミング信号ICY0とともに、スキャン指示に相当するスキ
ャンモード信号SM（図３(e) 参照）が入力されており、
これらの信号と原クロック信号TCLK0 とに応じて、ゲー
ト回路２２３およびフリップフロップ２２２ｂが動作す
ることにより、タイミング信号ICY0の立ち下がりに同期
して状態が変化する同期信号PRSMI が得られる（図３
(f) 参照）。

【００２５】この同期信号PRSMI の状態は、スキャンモ
ードの開始および終了を示しており、また、この同期信
号PRSMI の状態変化は、上述したタイミング信号ICY0に
同期している。したがって、ユニット２１０およびユニ
ット２４０₁〜２４０_mにおける内部クロック信号ICL
K,TCLK をこの同期信号PRSMI に応じて抑止すれば、ス
キャン指示に応じて内部クロックを抑止するとともに、
スキャンモードの開始および終了の同期を図ることがで
きる。

【００２６】次に、この同期信号PRSMI に応じて内部ク
ロック信号ICLK,TCLK を抑止する方法について説明す
る。図２に示したクロック入力部２３０において、同期
信号PRSMI は、インバータ２３１と２つのフリップフロ
ップ２３２，２３３とによって、配線長の違いなどによ
るディレイの補正を施され（図３(g) 参照）、抑止信号
SMI(図３(h) 参照）として、アンドゲート２３４とフリ
ップフロップ２３５とからなる分周回路２３６に入力さ
れている。

【００２７】この分周回路２３６においては、上述した
抑止信号SMI とともにフリップフロップ２３５の出力が
アンドゲート２３４に反転入力されており、このアンド
ゲート２３４の出力がフリップフロップ２３５の入力端
子Ｄに入力されている。したがって、抑止信号SMI の状
態に応じて、フリップフロップ２３５の出力として得ら
れるタイミング信号ICY が抑止される（図３(i) 参
照）。

【００２８】このタイミング信号ICY は、ユニット２１
０においては、アンドゲート２１４に入力され、ユニッ
ト２４０においては、アンドゲート２４１に入力されて
おり、これらのアンドゲート２１４，２４１が、このタ
イミング信号ICY に応じて原クロック信号TCLK0 のパル
スをマスクすることにより、内部クロック信号ICLK（図
３(k) 参照）を生成するとともに、スキャン指示に応じ
て、この内部クロック信号ICLKを抑止する構成となって
いる。

【００２９】すなわち、ユニット２４０において、クロ
ック入力部２３０の分周回路２３６は、第２の分周手段
１２１の機能が果たされており、この分周回路２３６の
アンドゲート２３４とアンドゲート２４１とによって、
第２の抑止手段１２２の機能が果たされている。

【００３０】同様に、ユニット２１０において、クロッ
ク入力部２３０のアンドゲート２３４とアンドゲート２
１４とは、第１の抑止手段１１３の機能を果たしてい
る。また、クロック入力部２３０の分周回路２３６で得
られるタイミング信号ICY を用いて、内部クロック信号
ICLKを生成する構成としたことにより、各ユニット２１
０，２４０の回路部分の共通化を図ることを可能として
いる。

【００３１】また、上述した抑止信号SMI は、ユニット
２１０においては、アンドゲート３１５に入力され、ユ
ニット２４０においては、アンドゲート２４２に入力さ
れており、それぞれ内部クロックTCLK（図３(j) 参照）
の抑止に供されている。

【００３２】ここで、通常は、情報処理装置に電源を投
入した際のリセット信号に応じて、上述したユニット２
１０のフリップフロップ３１６に論理“１”がセットさ
れ、スキャンモードが指示される。すなわち、このフリ
ップフロップ３１６にリセット信号を入力することによ
り、スキャン指示手段１３１の機能を果たし、電源投入
時にスキャンモードを指示する構成となっている。

【００３３】したがって、電源投入時においては、スキ
ャンモード信号SMに応じて、ユニット２１０およびユニ
ット２４０の内部クロック信号ICLK，TCLKは抑止された
状態となる。その後、スキャンモードが解除されると、
上述したタイミング信号ICY0に同期して、同期信号PRSM
I が論理“０”に変化し、これに応じて、ユニット２４
０の分周回路２３６による原クロック信号TCLK0 の分周
動作が開始されるから、これらのユニット２４０におけ
る分周動作をタイミング信号ICY0に同期させることがで
きる。

【００３４】このようにして、スキャンモードの開始お
よび終了のタイミングをタイミング信号ICY0に同期して
示す同期信号PRSMI を生成し、この同期信号PRSMI に応
じて、各ユニット２１０，２４０において、内部クロッ
ク信号ICLK, TCLKを同期して抑止することにより、これ
らのユニット相互間の内部クロック信号の同期を図るこ
とが可能となる。すなわち、ユニット２１０から供給す
る同期信号を上述した１つの同期信号PRSMI に絞ること
ができる。

【００３５】これにより、ユニット２１０およびユニッ
ト２４０の端子数の増大を抑えて、各ユニットのパッケ
ージの小型化を図ることが可能となるから、プリント基
板における実装スペースに余裕をもたせることができ
る。また、各ユニットに分配される信号数が減少したこ
とにより、プリント基板における配線スペースも削減す
ることができるから、プリント基板の設計に高い自由度
を与えることが可能となり、設計作業の能率を向上させ
ることができる。

【００３６】なお、ユニット２１０においては、フリッ
プフロップ３１１で生成されるタイミング信号ICY0を用
いて、内部クロック信号ICLKを生成することも可能であ
る。例えば、アンドゲート２１４に代えて、３入力のア
ンドゲートを用いてユニット２１０を構成し、３つの入
力端子にタイミング信号ICY0と抑止信号SMI と原クロッ
ク信号TCLK0 とをそれぞれ入力すればよい。

【００３７】この場合は、ユニット２１０の分周回路２
３６は不要となるから、これを削除することができる。

【００３８】

【発明の効果】以上説明したように本発明は、第１のユ
ニットから少なくとも１つの第２のユニットにスキャン
モードの開始および終了を示す同期信号を供給すること
により、第１のユニットおよび第２のユニットにおける
内部クロック信号の同期を図ることが可能となるから、
各ユニットの端子数の増大を抑えてユニットの小型化を
図ることができる。これにより、１枚のプリント基板に
多数のユニットを実装することを容易とすることがで
き、多様な機能を有する情報処理装置を低価格で供給す
ることが可能となる。

【図面の簡単な説明】

【図１】本発明のクロック同期制御装置の原理ブロック
図である。

【図２】本発明のクロック同期制御装置の実施例構成図
である。

【図３】クロック同期制御動作を表すタイミング図であ
る。

【図４】従来のクロック同期制御装置の構成例を示す図
である。

【図５】従来のクロック同期制御動作を表すタイミング
図である。

【符号の説明】

１１０第１のユニット１１１第１の分周手段１１２同期信号生成手段１１３第１の抑止手段１２０第２のユニット１２１第２の分周手段１２２第２の抑止手段１３１スキャン指示手段２１０，２４０，３１０，３２０ユニット２１４，２３４，２４１，２４２，３１３，３１４，３
１５アンドゲート２２０同期信号生成部２２１，２２３，３１２ゲート回路２２２，２３２，２３３，２３５，３１１，３１６フ
リップフロップ（FF）２３０クロック入力部２３１インバータ２３６分周回路３０１クロック発振源（OSC)

───────────────────────────────────────────────────── フロントページの続き (72)発明者小田原孝一神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者金谷英治神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者安武敏夫神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】入力される原クロック信号を分周して得
られる内部クロック信号に応じてそれぞれ動作する第１
のユニット（１１０）および少なくとも１つの第２のユ
ニット（１２０）を備えた情報処理装置のクロック同期
制御装置において、第１のユニット（１１０）は、前記原クロック信号を分周して前記内部クロック信号を
生成する第１の分周手段（１１１）と、スキャン動作の実行を指示するスキャン指示の入力を受
け、前記内部クロック信号に同期して論理状態が変化
し、その論理状態によってスキャンモードの開始および
終了のタイミングを示す同期信号を生成する同期信号生
成手段（１１２）と、前記同期信号の論理状態に応じて、前記第１の分周手段
（１１１）で得られた前記内部クロック信号を抑止する
第１の抑止手段（１１３）とを備えた構成であり、少なくとも１つの第２のユニット（１２０）は、前記同期信号の論理状態に応じて動作し、前記原クロッ
ク信号を分周して前記内部クロック信号を生成する第２
の分周手段（１２１）と、前記同期信号の論理状態に応じて、前記第２の分周手段
（１２１）で得られた前記内部クロック信号を抑止する
第２の抑止手段（１２２）とを備えた構成であることを
特徴とするクロック同期制御装置。
【請求項２】請求項１に記載のクロック同期制御装置
において、情報処理装置が、電源の投入に応じて第１のユニット
（１１０）の同期信号生成手段（１１２）にスキャン指
示を入力するスキャン指示手段（１３１）を備えた構成
であることを特徴とするクロック同期制御装置。