JPH03188725A - 非同期信号送受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非同期信号送受信回路に関し、特に動作クロッ
クが互いに非同期なディジタル信号処理回路間でデータ
送受を行うための非同期信号送受信回路に関する。

〔従来の技術〕

従来のこの種の非同期信号送受信回路は、送信側のデー
タをこれと同期したフレームパルスでラッチして読取り
、この読取りデータを受信側のフレームパルスでラッチ
して読出すことにより、動作クロックが互いに非同期で
ある送信側から受信側へのデータ送受を行なう。

〔発明が解決しようとする課題〕

この従来の非同期信号送受信回路では、送信側及び受信
側の両ラッチパルスが競合するとくすなわち、受信側の
ラッチタイミングが送信側のラッチタイミングの近傍で
時間的に先後が変動すると）、受信側でデータの重複読
出しや読飛ばしを生じるので、正しいデータの送受信が
できなくなるという問題点がある。

〔課題を解決するための手段〕

本発明の回路は、入力データと同期したフレームパルス
及びクロックパルスに応答して前記入力デー・夕のラッ
チタイミングを指示する第１のラッチパルスを出力する
第１のパルス発生部と、出力側のフレームパルス及びク
ロックパルスに応答して出力データのラッチタイミング
を指示する第２のラッチパルスと該第２のラッチパルス
の前後に設定した禁止期間を指示するマスキングパルス
とを出力する第２のパルス発生部と、前記マスキングパ
ルスの指示期間中の前記第１のラッチパルスをマスクし
て第３のラッチパルスを出力する比較部と、前記第３の
ラッチパルスのタイミングで前記入力データを読取り前
記第２のラッチパルスのタイミングで前記出力データを
読出す制御部とを備えている。

〔実施例〕

本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図であり、第２図
は本実施例の動作を例示する信号タイミング図である。

送信側のパルス発生部１は、送信側のクロックパルス（
１）と、これを分周したフレームパルス（１）とから、
ラッチパルス（１）を発生して、比較部３へ送る。受信
側のパルス発生部２は、受信側のクロックパルス（２）
とこれを分周したフレームパルス（２）とから、ラッチ
パルス（２）を発生して制御部４へ送ると共に、ラッチ
パルス（２）の出現期間の前後にわたり予め設定した長
さの禁止期間を指示するマスキングパルスを発生して比
較部３へ送る。比較部３は、マスキングパルスで指示さ
れる禁止期間だけラッチパルス（１）のパルスをマスク
したラッチパルス（３）を、制御部４へ送る。

制御部４は、送信側から与えられるフレームパルス（１
）と同期した入力データをラッチパルス（３）でラッチ
して読取り、これをう゛ツチパルス（２）でラッチして
出力データを得る。ラッチパルス（１）及びラッチパル
ス（２）が競合しても、比較部３でラッチパルス（１）
はマスクされるので、ラッチパルスの競合に起因する誤
動作は防止される。

〔発明の効果〕

以上説明したように本発明は、受信側のラッチタイミン
グの近傍における送信側のラッチタイミングをマスクす
ることにより、送信側及び受信側の両ラッチタイミング
の競合に起因するデータ送受誤まりを防止でき、非同期
回路間のデータ授受を正常に行えるという効果を有する
。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は本発明
の実施例の信号タイミング図である。 １．２・・・パルス発生部、３・・・比較部、４・・・
制御部。

Claims (1)

【特許請求の範囲】
1. 　入力データと同期したフレームパルス及びクロックパ
   ルスに応答して前記入力データのラッチタイミングを指
   示する第１のラッチパルスを出力する第１のパルス発生
   部と、出力側のフレームパルス及びクロックパルスに応
   答して出力データのラッチタイミングを指示する第２の
   ラッチパルスと該第２のラッチパルスの前後に設定した
   禁止期間を指示するマスキングパルスとを出力する第２
   のパルス発生部と、前記マスキングパルスの指示期間中
   の前記第１のラッチパルスをマスクして第３のラッチパ
   ルスを出力する比較部と、前記第３のラッチパルスのタ
   イミングで前記入力データを読取り前記第２のラッチパ
   ルスのタイミングで前記出力データを読出す制御部とを
   備えていること特徴とする非同期信号送受信回路。