JPS6271331A - クロツク発生回路 - Google Patents
クロツク発生回路Info
- Publication number
- JPS6271331A JPS6271331A JP60209960A JP20996085A JPS6271331A JP S6271331 A JPS6271331 A JP S6271331A JP 60209960 A JP60209960 A JP 60209960A JP 20996085 A JP20996085 A JP 20996085A JP S6271331 A JPS6271331 A JP S6271331A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- frequency
- signal
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は、クロック形成技術に関し、例えばマイクロ
コンピュータにおけるクロック信号の形成に利用して有
効な技術に関する。
コンピュータにおけるクロック信号の形成に利用して有
効な技術に関する。
［背景技術］
従来のマイクロコンピュータは、周波数が一定のクロッ
ク信号によって動作されるようになっている。しかも、
マイクロコンピュータの高速化に伴なってクロックの周
波数もしだいに高くなってきている。しかしながら、マ
イクロコンピュータの消費電力は動作クロックの周波数
に比例する。
ク信号によって動作されるようになっている。しかも、
マイクロコンピュータの高速化に伴なってクロックの周
波数もしだいに高くなってきている。しかしながら、マ
イクロコンピュータの消費電力は動作クロックの周波数
に比例する。
従って、マイクロコンピュータの動作クロックの周波数
を高くして高速化するほど消費゛電力が大きくなるとい
う不都合がある。そこで、［株コ日立製作所製マイクロ
コンピュータＨＤ６３０１Ｖ（７）ように、所定の外部
端子５ＴＢＹをロウレベルに固定することによって発振
すなわちクロックを停止させるスタンバイモードを設け
、これによって低消費電力化を図るようにされたものも
提供されている（［株コ日立製作所が］９８２年９月に
発行したデータブックｒ８／１６ビツ１−マイクロコン
ピュータ」第２７７頁参照）。
を高くして高速化するほど消費゛電力が大きくなるとい
う不都合がある。そこで、［株コ日立製作所製マイクロ
コンピュータＨＤ６３０１Ｖ（７）ように、所定の外部
端子５ＴＢＹをロウレベルに固定することによって発振
すなわちクロックを停止させるスタンバイモードを設け
、これによって低消費電力化を図るようにされたものも
提供されている（［株コ日立製作所が］９８２年９月に
発行したデータブックｒ８／１６ビツ１−マイクロコン
ピュータ」第２７７頁参照）。
しかしながら、上記のような低消費電力モードを有する
マイクロコンピュータにあっては、低消費電力モードか
ら通常モードへ復帰する際に外部からリセット信号を与
えてやらなければならない。
マイクロコンピュータにあっては、低消費電力モードか
ら通常モードへ復帰する際に外部からリセット信号を与
えてやらなければならない。
しかも、発振回路を起動させる場合、起動開始直後の不
安定な発振信号によるシステムの誤動作を防止するため
、規定された条件を満足するようなリセット信号を形成
してやる必要がある。そのため、複雑なリセット信号形
成回路を外付は回路で構′成しなければならないという
不都合があった。
安定な発振信号によるシステムの誤動作を防止するため
、規定された条件を満足するようなリセット信号を形成
してやる必要がある。そのため、複雑なリセット信号形
成回路を外付は回路で構′成しなければならないという
不都合があった。
［発明の目的コ
この発明の目的は、マイクロコンピュータの消費電力を
低減できるようなりロック形成技術を提供することにあ
る。
低減できるようなりロック形成技術を提供することにあ
る。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
ついては、本明細書の記述および添附図面から明かにな
るであろう。
［発明の概要コ
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、マイクロコンピュータシステムでは、常に高
速動作が必要であるとは限らず、低速で動作してもよい
場合があることに着目して、マイクロコンピュータ内部
の発振回路もしくは外部から供給されるクロック信号を
分周する分周回路と。
速動作が必要であるとは限らず、低速で動作してもよい
場合があることに着目して、マイクロコンピュータ内部
の発振回路もしくは外部から供給されるクロック信号を
分周する分周回路と。
この分周回路の各段の出力を選択的に供給可能な選択回
路およびソフトウェアで設定可能なタロツク選択レジス
タを設け、このレジスタの内容に応じて供給すべきクロ
ックの周波数を選択できるようにして、低速処理が可能
な際には供給されるクロックの周波数を下げてやること
により、動作速度を落として消費電力の低減を図るとい
う上記目的を達成するものである。
路およびソフトウェアで設定可能なタロツク選択レジス
タを設け、このレジスタの内容に応じて供給すべきクロ
ックの周波数を選択できるようにして、低速処理が可能
な際には供給されるクロックの周波数を下げてやること
により、動作速度を落として消費電力の低減を図るとい
う上記目的を達成するものである。
［実施例コ
第１図は、本発明に係るクロック発生回路の一実施例を
示すもので、同図に示す回路は、例えばマイクロコンピ
ュータＬＳＩチップ内に形成される。
示すもので、同図に示す回路は、例えばマイクロコンピ
ュータＬＳＩチップ内に形成される。
この実施例では、パルス信号形成回路としての水晶発振
回路１のような発振回路１から出力される原発振信号も
しくはこれを分周したＩ Ｍ Ｈｚのような周波数の基
準クロック信号φ。を分周する分周回路２が設けられて
いる。分周回路２は、内部の各分周段からそれぞれ対応
する分周率のクロック信号φ１．φ２・・・・を取り出
して出力できるようにされている。分周回路２から出力
された複数のクロック信号φ１．φ２・・・・は、マル
チプレクサのような選択回路３に供給され、そのうちの
一つがシステム・クロックＥとして、チップ内部のマイ
クロプロセッサ部（図示省略）等に選択的に供給される
ようにされている。
回路１のような発振回路１から出力される原発振信号も
しくはこれを分周したＩ Ｍ Ｈｚのような周波数の基
準クロック信号φ。を分周する分周回路２が設けられて
いる。分周回路２は、内部の各分周段からそれぞれ対応
する分周率のクロック信号φ１．φ２・・・・を取り出
して出力できるようにされている。分周回路２から出力
された複数のクロック信号φ１．φ２・・・・は、マル
チプレクサのような選択回路３に供給され、そのうちの
一つがシステム・クロックＥとして、チップ内部のマイ
クロプロセッサ部（図示省略）等に選択的に供給される
ようにされている。
選択回路３によって供給すべきクロック信号を指定する
ために、クロック選択レジスタ４が設けられている。こ
のクロック選択レジスタ４は、システムのデータバス５
に接続され、マイクロプロセッサ等から供給されるコン
トロール信号Ｃによりデータバス５上のデータを取り込
む。そして。
ために、クロック選択レジスタ４が設けられている。こ
のクロック選択レジスタ４は、システムのデータバス５
に接続され、マイクロプロセッサ等から供給されるコン
トロール信号Ｃによりデータバス５上のデータを取り込
む。そして。
クロック選択レジスタ４に取り込まれたデータに応じて
選択回路（マルチプレクサ）３が駆動され、分周回路２
の各分周段から出力されるクロック信号φ０．φ２・・
・・のうち一つがシステム・クロ・ンクＥとして供給さ
れるようにされている。
選択回路（マルチプレクサ）３が駆動され、分周回路２
の各分周段から出力されるクロック信号φ０．φ２・・
・・のうち一つがシステム・クロ・ンクＥとして供給さ
れるようにされている。
従って、この実施例に従うと、プログラムで上記クロッ
ク選択レジスタ４をいつでも自由に設定することができ
る。そこで、例えば高速処理が必要な場合と低速処理で
よい場合とで、クロック選択レジスタ４の設定内容をプ
ログラムで変更して、高速処理が必要な場合には基準ク
ロック信号φを選択回路（マルチプレクサ）３を通して
そのままシステム・クロックＥとしてマイクロプロセッ
サ部に供給する。また、低速処理でよい場合には分周回
路２から出力されるクロック信号φ３．φ２・・・・の
うち可能な限り周期の長いクロック信号を選択してマイ
クロプロセッサ部に供給させることができる。
ク選択レジスタ４をいつでも自由に設定することができ
る。そこで、例えば高速処理が必要な場合と低速処理で
よい場合とで、クロック選択レジスタ４の設定内容をプ
ログラムで変更して、高速処理が必要な場合には基準ク
ロック信号φを選択回路（マルチプレクサ）３を通して
そのままシステム・クロックＥとしてマイクロプロセッ
サ部に供給する。また、低速処理でよい場合には分周回
路２から出力されるクロック信号φ３．φ２・・・・の
うち可能な限り周期の長いクロック信号を選択してマイ
クロプロセッサ部に供給させることができる。
これによって、周波数の低いクロックで動作する際の消
費電力が大幅に減少されるようになる。
費電力が大幅に減少されるようになる。
高速処理が必要か否かは、ソフトウェアを開発する際に
予め分っているので、必要な場合のみ高速処理を行なう
ことでマイクロコンピュータの持つ性能を最大限に発揮
させながら低消費電力化を図ることができるようになる
。
予め分っているので、必要な場合のみ高速処理を行なう
ことでマイクロコンピュータの持つ性能を最大限に発揮
させながら低消費電力化を図ることができるようになる
。
なお、上記実施例では、クロック選択レジスタ４をマイ
クロプロセッサから供給されるクリア信号（あるいはシ
ステムのリセット信号）等によってクリアさせることが
できるようになっており、クロック選択レジスタ４がク
リアされると、発振回路１から出力される基準クロック
信号φ。をそのままシステム・クロックとして供給する
ように選択回路（マルチプレクサ）３が駆動されるよう
にされている。従って、ユーザーシステムにおいて常に
高速処理が必要な場合あるいは消費電力を気にしなくて
よいような場合には、プログラム内にクロック選択レジ
スタ４を設定するステップを設けなければよい。従って
、実施例のような構成をとっても、従来と同じようにマ
イクロコンピュータを動作させる場合には、ユーザーに
対し何ら負担をかけることはない。
クロプロセッサから供給されるクリア信号（あるいはシ
ステムのリセット信号）等によってクリアさせることが
できるようになっており、クロック選択レジスタ４がク
リアされると、発振回路１から出力される基準クロック
信号φ。をそのままシステム・クロックとして供給する
ように選択回路（マルチプレクサ）３が駆動されるよう
にされている。従って、ユーザーシステムにおいて常に
高速処理が必要な場合あるいは消費電力を気にしなくて
よいような場合には、プログラム内にクロック選択レジ
スタ４を設定するステップを設けなければよい。従って
、実施例のような構成をとっても、従来と同じようにマ
イクロコンピュータを動作させる場合には、ユーザーに
対し何ら負担をかけることはない。
第２図には、本発明に係るクロック発生回路の第２の実
施例が示されている。
施例が示されている。
この実施例では、例えばクロック選択レジスタ４の内容
をデコードすることにより１分周回路２内の各分周段を
リセットさせるためのリセット信号を形成するリセット
コントロール回路６が設けられている。
をデコードすることにより１分周回路２内の各分周段を
リセットさせるためのリセット信号を形成するリセット
コントロール回路６が設けられている。
この実施例に従うと、分周回路２から出力されるクロッ
ク信号φ１．φ２・・・・のうち例えばφ２をシステム
・クロックとして、マイクロプロセッサ等に供給するよ
うにクロック選択レジスタ４が設定された場合、その内
容をリセットコントロール回路６がデコートすることに
より、クロック信号φ２を出力する分周段よりも後の分
周段の動作をすべて停止させるようなリセット信号が形
成されて分周回路２に供給される。これによって、必要
な分周段のみを動かして所望の周波数のクロック信号を
得ることができる。
ク信号φ１．φ２・・・・のうち例えばφ２をシステム
・クロックとして、マイクロプロセッサ等に供給するよ
うにクロック選択レジスタ４が設定された場合、その内
容をリセットコントロール回路６がデコートすることに
より、クロック信号φ２を出力する分周段よりも後の分
周段の動作をすべて停止させるようなリセット信号が形
成されて分周回路２に供給される。これによって、必要
な分周段のみを動かして所望の周波数のクロック信号を
得ることができる。
なお、上記実施例では１発振回路１がマイクロコンピュ
ータＬＳＩに内蔵されていると説明したが、この発明は
それに限定されず、チップ外部に設けられた発振回路や
他のＬＳＩから基準クロック信号（φ。）が供給される
ようにされたマイクロコンピュータ等に適用することが
できる。
ータＬＳＩに内蔵されていると説明したが、この発明は
それに限定されず、チップ外部に設けられた発振回路や
他のＬＳＩから基準クロック信号（φ。）が供給される
ようにされたマイクロコンピュータ等に適用することが
できる。
［効果］
マイクロコンピュータ内部の発振回路もしくは外部から
供給されるクロック信号を分周する分周回路と、この分
周回路の各段の出力を選択的に供給可能な選択回路およ
びソフトウェアで設定可能なりロック選択レジスタを設
けてなるので、クロック選択レジスタの内容に応じて供
給すべきクロックの周波数を選択することができるとい
う作用により、低速処理が可能な場合には供給されるク
ロックの周波数を下げてやることにより、動作速度を落
として消費電力の低減を図ることができるという効果が
ある。
供給されるクロック信号を分周する分周回路と、この分
周回路の各段の出力を選択的に供給可能な選択回路およ
びソフトウェアで設定可能なりロック選択レジスタを設
けてなるので、クロック選択レジスタの内容に応じて供
給すべきクロックの周波数を選択することができるとい
う作用により、低速処理が可能な場合には供給されるク
ロックの周波数を下げてやることにより、動作速度を落
として消費電力の低減を図ることができるという効果が
ある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
クロック選択レジスタ４が内部のマイクロプロセッサに
よって設定されると説明したが、クロック選択レジスタ
４は外部のマイクロプロセッサによって設定できるよう
されたものであってもよい。
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
クロック選択レジスタ４が内部のマイクロプロセッサに
よって設定されると説明したが、クロック選択レジスタ
４は外部のマイクロプロセッサによって設定できるよう
されたものであってもよい。
［利用分野］
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロコンピュー
タ内部に設けられるタロツク発生回路に適用したものに
ついて説明したが、この発明はマイクロコンピュータ以
外の例えばＬＣＤドライバのような内部にクロック発生
回路を有する周辺ＬＳ’Ｉに利用することができる。
をその背景となった利用分野であるマイクロコンピュー
タ内部に設けられるタロツク発生回路に適用したものに
ついて説明したが、この発明はマイクロコンピュータ以
外の例えばＬＣＤドライバのような内部にクロック発生
回路を有する周辺ＬＳ’Ｉに利用することができる。
第１図は、本発明に係るクロック発生回路の第１の実施
例を示すブロック図、 第２図は、本発明に係るクロック発生回路の第２の実施
例を示すブロック図である。 １・・・・発振回路、２・・・・分周回路、３・・・・
選択回路（マルチプレクサ）、４クロック選択レジスタ
、５・・・・データバス、６・・・・リセットコントロ
ール回路。 第 １ 図 第２図
例を示すブロック図、 第２図は、本発明に係るクロック発生回路の第２の実施
例を示すブロック図である。 １・・・・発振回路、２・・・・分周回路、３・・・・
選択回路（マルチプレクサ）、４クロック選択レジスタ
、５・・・・データバス、６・・・・リセットコントロ
ール回路。 第 １ 図 第２図
Claims (1)
- 【特許請求の範囲】 １、発振回路から出力される原発振信号もしくはそれを
分周して形成された基準クロック信号を分周し、各分周
段からそれぞれ周波数の異なるクロック信号が出力可能
にされた分周回路と、この分周回路から出力される複数
個のクロック信号のうち一つを選択するための選択回路
と、この選択回路によっていずれのクロック信号を選択
させるかを指定するためのクロック選択レジスタとによ
り構成されてなることを特徴とするクロック発生回路。 ２、上記クロック選択レジスタの内容に基づいて、上記
選択回路によって供給されるクロック信号を出力する上
記分周回路内の対応する分周段よりも後の分周段の動作
を停止させる信号を発生するコントロール回路が設けら
れてなることを特徴とする特許請求の範囲第１項記載の
クロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209960A JPS6271331A (ja) | 1985-09-25 | 1985-09-25 | クロツク発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209960A JPS6271331A (ja) | 1985-09-25 | 1985-09-25 | クロツク発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6271331A true JPS6271331A (ja) | 1987-04-02 |
Family
ID=16581519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209960A Pending JPS6271331A (ja) | 1985-09-25 | 1985-09-25 | クロツク発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6271331A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0170432U (ja) * | 1987-10-29 | 1989-05-10 | ||
| KR100666492B1 (ko) | 2005-08-11 | 2007-01-09 | 삼성전자주식회사 | 타이밍 생성기 및 그 동작 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS587726U (ja) * | 1981-07-09 | 1983-01-19 | ダイキン工業株式会社 | 給脂装置における移動体への係合装置 |
| JPS6010318A (ja) * | 1983-06-29 | 1985-01-19 | Sanyo Electric Co Ltd | マイクロコンピユ−タ |
-
1985
- 1985-09-25 JP JP60209960A patent/JPS6271331A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS587726U (ja) * | 1981-07-09 | 1983-01-19 | ダイキン工業株式会社 | 給脂装置における移動体への係合装置 |
| JPS6010318A (ja) * | 1983-06-29 | 1985-01-19 | Sanyo Electric Co Ltd | マイクロコンピユ−タ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0170432U (ja) * | 1987-10-29 | 1989-05-10 | ||
| KR100666492B1 (ko) | 2005-08-11 | 2007-01-09 | 삼성전자주식회사 | 타이밍 생성기 및 그 동작 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265218B1 (ko) | 마이크로프로세서 2곱하기(2배) 코어 설계 | |
| JP2762670B2 (ja) | データ処理装置 | |
| JPH07271721A (ja) | コンピュータシステム及びその動作方法 | |
| JP2002175127A (ja) | マイクロコントローラ | |
| US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
| JP2002041495A (ja) | マイクロコンピュータ | |
| JP3701100B2 (ja) | クロック生成回路及びクロック生成方法 | |
| US7171577B2 (en) | Methods and apparatus for a system clock divider | |
| US5594895A (en) | Method and apparatus for switching between clock generators only when activity on a bus can be stopped | |
| JP3250268B2 (ja) | 情報処理装置 | |
| JP2580789B2 (ja) | Ｉｃカード | |
| JPS5962933A (ja) | Ｃｍｏｓデ−タ処理装置 | |
| JP2002073201A (ja) | マイクロプロセッサ | |
| JPH10301660A5 (ja) | ||
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0547855B2 (ja) | ||
| JP4064516B2 (ja) | メモリを内蔵する集積回路装置 | |
| JPH035948Y2 (ja) | ||
| JP3727670B2 (ja) | マイクロコントローラ | |
| JPH1049248A (ja) | マイクロコンピュータ | |
| JPH0264725A (ja) | 半導体集積回路装置 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH075948A (ja) | コンピュータシステムおよびそのクロック制御方法 | |
| JPS62137914A (ja) | 大容量制御素子駆動装置 | |
| JPH03274810A (ja) | 半導体集積回路 |