JPH0724835Y2 - バス・スレーブ装置 - Google Patents
バス・スレーブ装置Info
- Publication number
- JPH0724835Y2 JPH0724835Y2 JP13873789U JP13873789U JPH0724835Y2 JP H0724835 Y2 JPH0724835 Y2 JP H0724835Y2 JP 13873789 U JP13873789 U JP 13873789U JP 13873789 U JP13873789 U JP 13873789U JP H0724835 Y2 JPH0724835 Y2 JP H0724835Y2
- Authority
- JP
- Japan
- Prior art keywords
- address
- output
- unit
- bus
- slave device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、データ伝送バスにマスタ装置と複数のスレー
ブ装置が接続されて構成されるバス・スレーブ装置に関
し、更に詳しくは、装置の信頼性の向上に関する。
ブ装置が接続されて構成されるバス・スレーブ装置に関
し、更に詳しくは、装置の信頼性の向上に関する。
〈従来の技術〉 複数のスレーブ装置で構成されるバス・スレーブ装置
は、各スレーブ装置の内部にそれぞれのスレーブ装置を
代表するアドレスを設定するアドレス設定部があって、
マスタ装置が送出したアドレス情報をバスを介して受信
したとき、設定されたアドレスと比較し、両者が一致し
たスレーブ装置がマスタ装置に応答して所定の動作を実
行するようになっている。
は、各スレーブ装置の内部にそれぞれのスレーブ装置を
代表するアドレスを設定するアドレス設定部があって、
マスタ装置が送出したアドレス情報をバスを介して受信
したとき、設定されたアドレスと比較し、両者が一致し
たスレーブ装置がマスタ装置に応答して所定の動作を実
行するようになっている。
第３図は、この種のバス・スレーブ装置の構成概念図で
ある。MSはマスタ装置、SB1〜SBnはデータバスBSを介し
て互いに接続されている複数のスレーブ装置である。各
スレーブ装置SB1〜SBnには、アドレス設定部ADR1〜ADRn
が設けられている。ここでアドレス設定部は、従来より
デップスイッチ，ロータリーコードスイッチなどのスイ
ッチ機構によって構成されている。
ある。MSはマスタ装置、SB1〜SBnはデータバスBSを介し
て互いに接続されている複数のスレーブ装置である。各
スレーブ装置SB1〜SBnには、アドレス設定部ADR1〜ADRn
が設けられている。ここでアドレス設定部は、従来より
デップスイッチ，ロータリーコードスイッチなどのスイ
ッチ機構によって構成されている。
〈考案が解決しようとする課題〉 このように構成される装置において、スレーブ装置のア
ドレス設定部が故障すると、他のスレーブ装置宛てのア
クセスを誤って自局宛てのアクセスと判断し、誤動作を
行うという不具合が発生する。この様な不具合の発生を
防止するための対策として、スイッチの中にパリティビ
ットを設ける手法があるが、設定作業が頻雑であった
り、ロータリーコードスイッチの場合はパリティビット
を設けにくいこと、本来の目的である視認性が損なわれ
るといった問題点がある。
ドレス設定部が故障すると、他のスレーブ装置宛てのア
クセスを誤って自局宛てのアクセスと判断し、誤動作を
行うという不具合が発生する。この様な不具合の発生を
防止するための対策として、スイッチの中にパリティビ
ットを設ける手法があるが、設定作業が頻雑であった
り、ロータリーコードスイッチの場合はパリティビット
を設けにくいこと、本来の目的である視認性が損なわれ
るといった問題点がある。
本考案は、この様な点に鑑みてなされたもので、アドレ
ス設定部に自己診断機能を設けることにより、アドレス
設定部の故障時に、他のスレーブ装置宛てへの通信を受
けて、誤動作することを防止し、信頼性を向上させるこ
とを目的とする。
ス設定部に自己診断機能を設けることにより、アドレス
設定部の故障時に、他のスレーブ装置宛てへの通信を受
けて、誤動作することを防止し、信頼性を向上させるこ
とを目的とする。
〈課題を解決するための手段〉 前記した目的を達成する本考案は、 データ伝送バスに接続された複数のスレーブ装置を含ん
で構成されるバス・スレーブ装置であって、 メカニカルな機構で設定を実現するアドレス設定部と、 前記データ伝送バスを介してマスタ装置からのアクセス
により任意のデータが書き込み可能となっており、スレ
ーブ装置の電源投入後の初期化状態では、その内容がイ
ニシャライズ信号により「０」になるように構成された
アドレスレジスタと、 アドレス設定部に設定されたアドレス出力とアドレスレ
ジスタの内容とを比較する第１のアドレス比較部と、 自分の装置のアドレス設定部からのアドレス出力と、相
手装置のアドレス設定部からのアドレス出力とを比較す
る第２のアドレス比較部と、 第1,第２の各アドレス比較部からの比較結果に基づいて
応答するアドレスデコーダ部と、 アドレスデコーダからの応答信号を受けマスタ装置に応
答する内部処理部とを備えて構成される。
で構成されるバス・スレーブ装置であって、 メカニカルな機構で設定を実現するアドレス設定部と、 前記データ伝送バスを介してマスタ装置からのアクセス
により任意のデータが書き込み可能となっており、スレ
ーブ装置の電源投入後の初期化状態では、その内容がイ
ニシャライズ信号により「０」になるように構成された
アドレスレジスタと、 アドレス設定部に設定されたアドレス出力とアドレスレ
ジスタの内容とを比較する第１のアドレス比較部と、 自分の装置のアドレス設定部からのアドレス出力と、相
手装置のアドレス設定部からのアドレス出力とを比較す
る第２のアドレス比較部と、 第1,第２の各アドレス比較部からの比較結果に基づいて
応答するアドレスデコーダ部と、 アドレスデコーダからの応答信号を受けマスタ装置に応
答する内部処理部とを備えて構成される。
〈作用〉 アドレスデコーダは、第１のアドレス比較部の出力がア
ドレス設定一致を示した場合、あるいはアドレスレジス
タの内容が「０」であって、第２のアドレス比較部の出
力がアドレス設定一致を示す場合、あるいはアドレスレ
ジスタの内容が「０」であって、相手装置のアドレス設
定出力が「０」の場合のいずれかであるとき、データ伝
送バス上でマスタ装置が送出したアドレス情報とアドレ
ス設定部のアドレス出力が一致したとき、マスタ装置に
応答し、それ以外の場合は応答しないように作用する。
ドレス設定一致を示した場合、あるいはアドレスレジス
タの内容が「０」であって、第２のアドレス比較部の出
力がアドレス設定一致を示す場合、あるいはアドレスレ
ジスタの内容が「０」であって、相手装置のアドレス設
定出力が「０」の場合のいずれかであるとき、データ伝
送バス上でマスタ装置が送出したアドレス情報とアドレ
ス設定部のアドレス出力が一致したとき、マスタ装置に
応答し、それ以外の場合は応答しないように作用する。
これにより、アドレス設定部の故障が検出可能となり、
重大な誤動作を防止する。
重大な誤動作を防止する。
〈実施例〉 以下図面を用いて、本考案の一実施例を詳細に説明す
る。
る。
第１図は、本考案の一実施例を示す構成ブロック図であ
る。この実施例では、データ伝送バスDB及びスレーブ装
置はいずれも二重化構成になっているものとし、１組の
スレーブ装置について代表して示す。
る。この実施例では、データ伝送バスDB及びスレーブ装
置はいずれも二重化構成になっているものとし、１組の
スレーブ装置について代表して示す。
図において、SB11,SB12は二重化構成のスレーブ装置
で、いずれも二重化構成のバスDB1とDB2とに接続され、
一方が実作業に従事し、他方が一方の故障に備えて待機
状態になるように構成されている。
で、いずれも二重化構成のバスDB1とDB2とに接続され、
一方が実作業に従事し、他方が一方の故障に備えて待機
状態になるように構成されている。
これらのスレーブ装置において、11,21はメカニカルな
機構で設定を実現するアドレス設定部、12,22はアドレ
スレジスタで、それぞれ対応するバスを介して図示して
ないマスタ装置からのアクセスにより任意のデータが書
き込み可能となっており、スレーブ装置の電源投入後の
初期化状態では、その内容がイニシャライズ信号INZに
より「０」になるように構成されている。
機構で設定を実現するアドレス設定部、12,22はアドレ
スレジスタで、それぞれ対応するバスを介して図示して
ないマスタ装置からのアクセスにより任意のデータが書
き込み可能となっており、スレーブ装置の電源投入後の
初期化状態では、その内容がイニシャライズ信号INZに
より「０」になるように構成されている。
13,23は第１のアドレス比較部で、アドレス設定部11,21
に設定されたアドレス出力と、アドレスレジス12,22の
内容とを比較する。
に設定されたアドレス出力と、アドレスレジス12,22の
内容とを比較する。
14,24は第２のアドレス比較部で、自分の装置のアドレ
ス設定部からのアドレス出力と、相手装置のアドレス設
定部からのアドレス出力とを比較する。15,25は第1,第
２のアドレス比較部からの比較結果C1,C2に基づいて、
応答するアドレスデコーダ部、16,26はアドレスデコー
ダ15,25からの応答信号を受けマスタ装置に応答する内
部処理部で、例えばマイクロプロセッサを含んで構成さ
れている。
ス設定部からのアドレス出力と、相手装置のアドレス設
定部からのアドレス出力とを比較する。15,25は第1,第
２のアドレス比較部からの比較結果C1,C2に基づいて、
応答するアドレスデコーダ部、16,26はアドレスデコー
ダ15,25からの応答信号を受けマスタ装置に応答する内
部処理部で、例えばマイクロプロセッサを含んで構成さ
れている。
ここで、第1,第２のアドレス比較部からの比較結果C1,C
2は、無効，一致，不一致の３種類の内容を示すコード
信号となっているものとする。
2は、無効，一致，不一致の３種類の内容を示すコード
信号となっているものとする。
17,27,18,28はアドレス設定部に設定されたアドレス出
力を相手装置の第２のアドレス比較部に転送するための
ドライバー及びレシーバである。また、19,29は対応す
るバスとスレーブ装置とを結ぶバスに介在したレシーバ
である。
力を相手装置の第２のアドレス比較部に転送するための
ドライバー及びレシーバである。また、19,29は対応す
るバスとスレーブ装置とを結ぶバスに介在したレシーバ
である。
二重化されたデータ伝送バスDB1,DB2は、マスタ装置に
よってアクセスの度にどちらか一方のバスが選択される
ようになっている。
よってアクセスの度にどちらか一方のバスが選択される
ようになっている。
この様に構成した装置の動作を、初期状態、定常状態、
エラー発生時に分けて説明すれば、以下の通りである。
なお、二重化されているスレーブ装置の各アドレス設定
部11,21には、正常時には同じアドレスが出力されてい
るものとする。
エラー発生時に分けて説明すれば、以下の通りである。
なお、二重化されているスレーブ装置の各アドレス設定
部11,21には、正常時には同じアドレスが出力されてい
るものとする。
（初期状態） スレーブ装置に電源が投入されると、例えば電源回路か
らのイニシャライズ信号INZがアクティブになり、アド
レスレジスタ12（22）の内容が「０」となって保持され
る。スレーブ装置では、アドレスレジスタの内容が電源
投入直後は「０」であるから、第１のアドレス比較部13
（23）の出力C1は、無効のコードを示している。
らのイニシャライズ信号INZがアクティブになり、アド
レスレジスタ12（22）の内容が「０」となって保持され
る。スレーブ装置では、アドレスレジスタの内容が電源
投入直後は「０」であるから、第１のアドレス比較部13
（23）の出力C1は、無効のコードを示している。
ここに示す二重化構成のシステムにおいては、第２のア
ドレス比較部14,24の出力は、正常時において、一致を
示すコードとなっており、また、シングルシステム（ス
レーブ装置が二重化構成でなく１つからなるシステム）
であれば、相手のスレーブ装置からのアドレス出力が
「０」を示しており、第２のアドレス比較部14の出力C2
は、無効を示す。
ドレス比較部14,24の出力は、正常時において、一致を
示すコードとなっており、また、シングルシステム（ス
レーブ装置が二重化構成でなく１つからなるシステム）
であれば、相手のスレーブ装置からのアドレス出力が
「０」を示しており、第２のアドレス比較部14の出力C2
は、無効を示す。
アドレスデコーダ部15（25）は、第１のアドレス比較部
13（23）からの比較結果C1が一致を示せば、データ伝送
バス上のアドレスと内部設定が一致したデータ伝送アク
セスに応答し、不一致を示せば常に無応答、無効であれ
ば、第２のアドレス比較部14（24）からの比較結果C2を
参照する。そして、C2が一致又は無効であれば、データ
バス上のアドレスと内部アドレス設定が一致したアクセ
スに応答し、不一致であれば常に無応答動作とする。
13（23）からの比較結果C1が一致を示せば、データ伝送
バス上のアドレスと内部設定が一致したデータ伝送アク
セスに応答し、不一致を示せば常に無応答、無効であれ
ば、第２のアドレス比較部14（24）からの比較結果C2を
参照する。そして、C2が一致又は無効であれば、データ
バス上のアドレスと内部アドレス設定が一致したアクセ
スに応答し、不一致であれば常に無応答動作とする。
いま、この初期状態で第１のアドレス比較部13（23）か
らの比較結果C1が無効、第２のアドレス比較部14（24）
からの比較結果C2が一致（二重化構成の場合）、又は無
効（シングル構成の場合）のため、アドレス設定部11
（21）の内容（アドレス出力）と一致したアドレス情報
を持つ自局宛てのアクセスに応答する準備ができる。
らの比較結果C1が無効、第２のアドレス比較部14（24）
からの比較結果C2が一致（二重化構成の場合）、又は無
効（シングル構成の場合）のため、アドレス設定部11
（21）の内容（アドレス出力）と一致したアドレス情報
を持つ自局宛てのアクセスに応答する準備ができる。
この状態で、マスタ装置はスレーブ装置が立ち上がった
ことを知ると（周期的に各スレーブ装置にアクセスして
いて、応答が返るか否かの手段で知ることができる）、
スレーブ装置のアドレスレジスタ宛てに、前もって知っ
ているスレーブ装置のアドレスをデータとして書き込
む。
ことを知ると（周期的に各スレーブ装置にアクセスして
いて、応答が返るか否かの手段で知ることができる）、
スレーブ装置のアドレスレジスタ宛てに、前もって知っ
ているスレーブ装置のアドレスをデータとして書き込
む。
アドレスレジスタに書き込まれたデータの内容は、当該
スレーブ装置を代表するアドレス設定と同じものであ
る。
スレーブ装置を代表するアドレス設定と同じものであ
る。
（通常状態） アドレスレジスタ12（22）の内容と、アドレス設定部11
（21）の内容が一致しているため、第１のアドレス比較
部13（23）からの比較結果C1が一致を示し、データバス
からの自局宛てのアクセスに応答する。
（21）の内容が一致しているため、第１のアドレス比較
部13（23）からの比較結果C1が一致を示し、データバス
からの自局宛てのアクセスに応答する。
内部処理部16（26）は、アドレスデコーダ部15（25）か
らのデコード結果に基づいて、データバスを介して転送
されたデータを授受し、あるいはデータが読み出され、
スレーブ装置個有の機能を実現する。
らのデコード結果に基づいて、データバスを介して転送
されたデータを授受し、あるいはデータが読み出され、
スレーブ装置個有の機能を実現する。
（エラー発生時） アドレス設定部11（21），アドレスレジスタ12（22）が
故障すると、第１のアドレス比較部13（23）の比較結果
C1が、不一致となり装置は無応答となる。二重化構成の
場合には、相手側が応答し、システム全体としての機能
は維持される。
故障すると、第１のアドレス比較部13（23）の比較結果
C1が、不一致となり装置は無応答となる。二重化構成の
場合には、相手側が応答し、システム全体としての機能
は維持される。
第２図は、本考案が適用される装置の他の全体構成の概
念図である。この実施例では、データ転送バスDBに接続
される複数のスレーブ装置のうちの一つを中継装置SDO
とし、この中継装置を介してマスタ装置MSを接続するよ
うにしたものである。
念図である。この実施例では、データ転送バスDBに接続
される複数のスレーブ装置のうちの一つを中継装置SDO
とし、この中継装置を介してマスタ装置MSを接続するよ
うにしたものである。
なお、各実施例において、データ転送バスとしては、パ
ラレルバスであっても、シリアルバスであってもよい。
ラレルバスであっても、シリアルバスであってもよい。
〈考案の効果〉 以上詳細に説明したように、本考案によれば、アドレス
設定部の故障を簡単な構成で検出することができるもの
で、重大な誤動作を防止することができ、信頼性を上げ
ることができる。また、自己診断（比較）方式によるた
めに、共通部の構成を変更する必要がない。
設定部の故障を簡単な構成で検出することができるもの
で、重大な誤動作を防止することができ、信頼性を上げ
ることができる。また、自己診断（比較）方式によるた
めに、共通部の構成を変更する必要がない。
第１図は本考案の一実施例を示す構成ブロック図、 第２図は本考案が適用される装置の他の全体構成の概念
図、 第３図は一般的なバス・スレーブ装置の構成概念図であ
る。 MS……マスタ装置 SB11,SB12……スレーブ装置 11,21……アドレス設定部 13,23……第１のアドレス比較部 14,24……第２のアドレス比較部 15,25……アドレスデコーダ部 16,26……内部比較部
図、 第３図は一般的なバス・スレーブ装置の構成概念図であ
る。 MS……マスタ装置 SB11,SB12……スレーブ装置 11,21……アドレス設定部 13,23……第１のアドレス比較部 14,24……第２のアドレス比較部 15,25……アドレスデコーダ部 16,26……内部比較部
Claims (1)
- 【請求項１】データ伝送バスに接続された複数のスレー
ブ装置を含んで構成されるバス・スレーブ装置であっ
て、 メカニカルな機構で設定を実現するアドレス設定部と、 前記データ伝送バスを介してマスタ装置からのアクセス
により任意のデータが書き込み可能となっており、スレ
ーブ装置の電源投入後の初期化状態では、その内容がイ
ニシャライズ信号により「０」になるように構成された
アドレスレジスタと、 アドレス設定部に設定されたアドレス出力とアドレスレ
ジスタの内容とを比較する第１のアドレス比較部と、 自分の装置のアドレス設定部からのアドレス出力と、相
手装置のアドレス設定部からのアドレス出力とを比較す
る第２のアドレス比較部と、 第1,第２の各アドレス比較部からの比較結果に基づいて
応答するアドレスデコーダ部と、 アドレスデコーダからの応答信号を受けマスタ装置に応
答する内部処理部とを備え、 前記アドレスデコーダは、第１のアドレス比較部の出力
がアドレス設定一致を示した場合、あるいはアドレスレ
ジスタの内容が「０」であって、第２のアドレス比較部
の出力がアドレス設定一致を示す場合、あるいはアドレ
スレジスタの内容が「０」であって、相手装置のアドレ
ス設定出力が「０」の場合のいずれかであるとき、デー
タ伝送バス上でマスタ装置が送出したアドレス情報とア
ドレス設定部のアドレス出力が一致したとき、マスタ装
置に応答し、それ以外の場合は応答しないように構成さ
れていることを特徴とするバス・スレーブ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13873789U JPH0724835Y2 (ja) | 1989-11-30 | 1989-11-30 | バス・スレーブ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13873789U JPH0724835Y2 (ja) | 1989-11-30 | 1989-11-30 | バス・スレーブ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377544U JPH0377544U (ja) | 1991-08-05 |
| JPH0724835Y2 true JPH0724835Y2 (ja) | 1995-06-05 |
Family
ID=31685818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13873789U Expired - Fee Related JPH0724835Y2 (ja) | 1989-11-30 | 1989-11-30 | バス・スレーブ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724835Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008043476A (ja) | 2006-08-11 | 2008-02-28 | Fumimaru Watabe | 手指装着具 |
-
1989
- 1989-11-30 JP JP13873789U patent/JPH0724835Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377544U (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2051888C (en) | Method for enacting failover of a 1:1 redundant pair of slave processors | |
| US4608631A (en) | Modular computer system | |
| JPH0724835Y2 (ja) | バス・スレーブ装置 | |
| JPS5824812B2 (ja) | 入出力装置管理方式 | |
| JPH0122653B2 (ja) | ||
| JPH0238969B2 (ja) | ||
| KR960035296A (ko) | 다중 시스템에서 액티브/스탠바이 방식의 이중화 및 절체를 위한 시스템 및 방법 | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JPH09305494A (ja) | 拡張記憶装置のデータ転送制御回路 | |
| JP4748871B2 (ja) | ワンチップマイクロコントローラシステム | |
| JPH11120087A (ja) | 二重化メモリ処理装置 | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| JPH0656604B2 (ja) | 情報処理装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS6144425B2 (ja) | ||
| JPH0625987B2 (ja) | 複合計算機システム | |
| JP2735246B2 (ja) | テストアンドセット方式 | |
| JPH0152774B2 (ja) | ||
| JP2645021B2 (ja) | バス異常検査システム | |
| JP2825464B2 (ja) | 通信装置 | |
| JPS6040058B2 (ja) | 二重化バスのチエツク方法 | |
| JP2980550B2 (ja) | 通信装置 | |
| JPS6110215Y2 (ja) | ||
| JPS63228338A (ja) | 二重化システムのデ−タ変更方式 | |
| JPS59157759A (ja) | 二重化システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |