JPH07249014A - マルチプロセッサシステムとターミナルコントローラ - Google Patents

Abstract

(57)【要約】 【構成】 異常監視部２０，２１，２２は、各プロセッ
サ１０，１１，１２毎に設けられ、各々のプロセッサ１
０，１１，１２の異常を監視する。例えば、プロセッサ
１０に異常が発生した場合、そのプロセッサを監視して
いる異常監視部２０は、異常検出信号をシステム制御部
３０に送出すると共に、異常フラグ２０ａをセットす
る。これにより、システム制御部３０は、表示部３３に
アラーム表示を行う。また、マスタ制御部１１ａ（１２
ａ）は、異常監視部２０の異常フラグ２０ａがセットさ
れていることにより、プロセッサ１０に異常が発生した
ことを知り、システムの再立上げを行う。 【効果】 各異常監視部の構成を同一のものとすること
ができ、かつ、システムとしての信頼性が向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサで処
理を分担して実行するマルチプロセッサシステムの、特
に、その障害検出に関するものである。

【０００２】

【従来の技術】情報処理の信頼性向上や、処理能力向上
のため、複数のプロセッサで処理を行うマルチプロセッ
サシステムがある。このようなマルチプロセッサシステ
ムは、複数のプロセッサで処理を実行することによっ
て、各プロセッサで機能分散あるいは負荷分散を行うシ
ステムである。そして、従来のマルチプロセッサシステ
ムでは、一台のプロセッサがマスタプロセッサとなり、
このマスタプロセッサが、上記の分散制御や、システム
としての異常監視を行っていた。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
ようなマルチプロセッサシステムでは、一台のプロセッ
サがマルチプロセッサとしての異常監視等を行っていた
ため、このマスタプロセッサに異常が発生した場合は、
他のプロセッサが正常であるにもかかわらず、システム
全体が機能しなくなってしまうという問題があった。

【０００４】また、マスタプロセッサが異常監視を行っ
ているため、異常監視処理において、マスタプロセッサ
が実行する処理と他のプロセッサが行う処理が異なり、
従って、異常監視プログラムを共有化することができな
かった。その結果、異常監視のためのハードウェアのコ
スト、あるいはソフトウェアの開発コストが上昇してし
まうという問題もあり、このような、信頼性向上と低コ
スト化を実現することのできるマルチプロセッサシステ
ムが要望されていた。

【０００５】

【課題を解決するための手段】本発明のマルチプロセッ
サシステムとターミナルコントローラは、前述の課題を
解決するために、異常監視部を各プロセッサ毎に設け、
各異常監視部は対応するプロセッサの異常を検出した場
合は、異常検出信号をシステム制御部に送るように構成
されている。また、システム制御部は、いずれかの異常
検出信号を受け取った場合は、いずれかのプロセッサに
異常が発生したことを表示させるものである。

【０００６】

【作用】本発明のマルチプロセッサシステムとターミナ
ルコントローラにおいては、あるプロセッサに異常が発
生した場合、そのプロセッサを監視する異常監視部は、
その異常を検出し、異常検出信号をシステム制御部に対
して送出する。システム制御部は、異常検出信号を受信
すると、いずれかのプロセッサに異常が発生したとし
て、アラーム表示を行う。従って、異常監視部は、どの
プロセッサに異常が発生したかといった情報は送信する
必要がなく、各異常監視部の構成を同一とすることがで
きると共に、構成も簡素化することができる。

【０００７】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。 《実施例１》図１は本発明の実施例１として、マルチプ
ロセッサシステムの構成を示すブロック図である。図の
システムは、プロセッサ１０，１１，１２、異常監視部
２０，２１，２２、システム制御部３０、システムバス
４０からなる。

【０００８】プロセッサ１０，１１，１２は、それぞれ
マルチプロセッサシステムとしての処理を分担して実行
するプロセッサであり、システムバス４０を介してそれ
ぞれのプロセッサが接続されている。また、各プロセッ
サ１０，１１，１２には、それぞれマスタ制御部１０
ａ，１１ａ，１２ａが設けられている。これらのマスタ
制御部１０ａ，１１ａ，１２ａ，１１ａ，１２ａは、自
プロセッサを監視する異常監視部以外の異常監視部の異
常フラグ（これについては後述する）を調べ、いずれか
の異常フラグがセットされていた場合は、システムの再
立上げを行う機能を有している。

【０００９】異常監視部２０，２１，２２は、各プロセ
ッサ１０，１１，１２の異常を監視するもので、ウオッ
チドッグタイマと、各プロセッサ１０，１１，１２が実
行するプログラム等から構成され、各プロセッサ１０，
１１，１２の異常を検出した場合は、異常検出信号を、
異常通知信号線５０，５１，５２を介してシステム制御
部３０に送出するよう構成されている。また、各異常監
視部２０，２１，２２は、異常を検出した場合、異常フ
ラグ２０ａ，２１ａ，２２ａをセットするよう構成され
ている。

【００１０】システム制御部３０は、論理和回路３１、
障害通知部３２、表示部３３を備えている。論理和回路
３１は、その入力側に、各異常監視部２０，２１，２２
からの異常通知信号線５０，５１，５２と、その他の異
常検出信号を入力する異常通知信号線５３を接続し、こ
れらの信号線５０〜５３からの異常検出信号の論理和演
算を行うものである。

【００１１】障害通知部３２は、論理和回路３１からの
出力信号が入力された場合、表示部３３に対して表示信
号を送出すると共に、システム外部への障害発生通知信
号を送出するものである。表示部３３は、表示ランプ等
から構成され、いずれかのプロセッサ１０，１１，１２
に異常が発生したことを知らせるアラームとしての機能
を有するものである。

【００１２】次に、上記実施例１の動作について説明す
る。異常監視部２０，２１，２２は、システムの動作
中、それぞれ対応するプロセッサ１０，１１，１２の異
常監視を行う。ここで、対応するプロセッサ１０，１
１，１２が正常であれば異常検出信号“０”を出力す
る。これにより、システム制御部３０では、異常検出信
号が入力されないため、表示部３３への障害発生表示の
指示は行わない。

【００１３】一方、いずれかのプロセッサ（例えば、プ
ロセッサ１０とする）が、プログラムの暴走等で異常と
なった場合、ウォッチドッグタイマ等の動作により、異
常監視部２０は異常を検出する。そして、異常監視部２
０は、異常検出信号を“１”とし、かつ、異常フラグ２
０ａをセットする。システム制御部３０は、論理和回路
３１からの出力が“１”となるため、表示部３３に対し
てアラーム表示を指示を行うと共に、外部に対して障害
発生通知を行う。

【００１４】また、各プロセッサ１０，１１，１２のマ
スタ制御部１０ａ，１１ａ，１２ａは、システムバス４
０を介してプロセッサ間のヘルスチェックを行い、他の
プロセッサの障害発生を監視しており、この場合、マス
タ制御部１１ａ，１２ａが、プロセッサ１０に障害が発
生したことを検出する。

【００１５】これにより、マスタ制御部１１ａ，１２ａ
のうちいずれか一方がシステムとしてのマスタプロセッ
サの動作を行い、障害発生前の処理データ等を退避させ
た後、システムの再立上げを行う。尚、このマスタプロ
セッサとなるプロセッサ１１，１２は予め決められた順
位で決定されるよう構成するか、または、各プロセッサ
１０，１１，１２が順次ヘルスチェックを行っている場
合、最初に障害発生を検出したプロセッサ１０，１１，
１２がマスタプロセッサとしての動作を実行するよう構
成してもよい。

【００１６】システムの再立上げが行われると、プログ
ラムの暴走といったソフトウェア上の要因による障害は
解消され、再度、正常な運用を続けることができる。ま
た、プログラムの異常やハードウェア上の障害で、再立
上げ後も、プロセッサ１０が繰り返し障害発生となった
場合は、表示部３３でのアラーム表示や外部に設けられ
た図示省略したアラーム表示が繰り返される。この場合
は、保守員が、プロセッサ１０の動作履歴等から障害の
原因を究明する。

【００１７】以上のように、上記実施例１では、各プロ
セッサ１０，１１，１２毎に、異常監視部２０，２１，
２２を設けたため、各異常監視部２０，２１，２２の構
成は全く同じものを使用することができる。即ち、異常
監視部２０，２１，２２は、監視するプロセッサがマス
タプロセッサであるか否かといった識別をする必要がな
く、従って、異常監視のためのプログラムも各異常監視
部２０，２１，２２で同一で済む等、ハードウェアコス
トやプログラムの開発コストを著しく低減することがで
きる。

【００１８】しかも、異常監視部２０，２１，２２は、
どのプロセッサ１０，１１，１２に異常が発生したかと
いった情報は送る必要がないため、異常検出信号の情報
量も少なくて済み、かつ、ハードウェアの構成も簡素化
することができる。

【００１９】また、上記実施例１では異常監視部２０，
２１，２２から、それぞれ独立した異常通知信号線５
０，５１，５２で異常検出信号を送出するようにした
が、これを１本の異常通知信号線とし、各異常監視部２
０，２１，２２からの異常検出信号を時分割でシステム
制御部３０に送出するよう構成してもよい。このように
構成すれば、更に構成の簡素化を図ることができ、シス
テムとしてのコスト低減に寄与することができる。

【００２０】しかも、上記実施例１では、障害発生後の
回復処理においても、マスタとマスタ以外のプロセッサ
という属性を持つ必要がないため、障害時の回復処理を
全てのプロセッサ１０，１１，１２で共通に行うことが
できる。また、このような構成であるため、どのプロセ
ッサ１０に障害が発生しても、他のプロセッサが再立上
げを実行できるため、システムとしての信頼性を向上さ
せることができる。

【００２１】《実施例２》次に、マルチプロセッサシス
テムを、金融システムのホストと端末との通信制御を行
うターミナルコントローラに適用した場合を実施例２と
して説明する。

【００２２】図２は、ターミナルコントローラを含む金
融システムの構成図である。図の金融システムは、ホス
ト６０、営業店７０内に設けられたターミナルコントロ
ーラ１００と複数の端末２００−１〜２００−ｎ、監視
システム８０、公衆回線９０から構成されている。

【００２３】ホスト６０は、複数の営業店（図では、一
つの営業店７０のみ示している）と、専用回線を介して
接続され、各営業店からの金融処理を統轄するセンタで
ある。営業店７０には、ホスト６０と専用回線を介して
接続されたターミナルコントローラ１００と、このター
ミナルコントローラ１００が通信制御を行う複数の端末
２００−１〜２００−ｎとが設けられている。尚、ここ
で、複数の端末２００−１〜２００−ｎに含まれるもの
は、行員が顧客のデータ処理等を行う窓口端末や、顧客
が直接操作する自動化機器等である。

【００２４】監視システム８０は、金融機関の事務セン
タ等に設置され、ターミナルコントローラ１００と公衆
回線９０を介して接続されるシステムで、ターミナルコ
ントローラ１００の障害監視を行うと共に、端末２００
−１〜２００−ｎにおける自動化機器の稼働状態の監視
等を行うものである。

【００２５】次に、ターミナルコントローラ１００の詳
細について説明する。図３は、ターミナルコントローラ
１００の詳細を示す構成図である。図示のターミナルコ
ントローラ１００は、プロセッサ１１０，１１１、異常
監視部１２０，１２１、ローカルメモリ（ＬＭ）１３
０，１３１、Ｉ／Ｏ１４０，１４１、共通メモリ（Ｃ
Ｍ）１５０、システムバス１６０、システム制御部１７
０、モデム１８０を備えている。

【００２６】プロセッサ１１０，１１１は、上述した図
１のプロセッサ１０，１１，１２に相当するもので、タ
ーミナルコントローラ１００としての通信処理を主に行
う機能を有している。また、各プロセッサ１１０，１１
１には、マスタ制御部１１０ａ，１１１ａが設けられ、
実施例１と同様に、自プロセッサを監視する異常監視部
以外の異常監視部の異常フラグを調べ、いずれかの異常
フラグがセットされていた場合は、システムの再立上げ
を行う機能を有している。

【００２７】異常監視部１２０，１２１は、各プロセッ
サ１１０，１１１の異常を監視するもので、ウオッチド
ッグタイマと各プロセッサ１１０，１１１の実行するプ
ログラム等から構成され、各プロセッサ１１０，１１１
の異常を検出した場合は、異常検出信号を、異常通知信
号線１９０，１９１を介してシステム制御部１７０に送
出するよう構成されている。また、各異常監視部１２
０，１２１は、異常を検出した場合、異常フラグ１２０
ａ，１２１ａをセットするよう構成されている。

【００２８】ローカルメモリ１３０，１３１は、各プロ
セッサ１１０，１１１のメインメモリとしての機能を有
するメモリであり、各種のデータやプログラム等を格納
すると共に、各プロセッサ１１０，１１１の作業領域を
構成するものである。Ｉ／Ｏ部１４０，１４１は、ター
ミナルコントローラ１００に接続されるホスト６０や端
末２００−１〜２００−ｎを接続するもので、システム
バス１６０を介して各プロセッサ１１０，１１１に接続
されている。また、この実施例では、Ｉ／Ｏ部１４０
に、端末２００−１〜２００−ｎのいずれかと、ホスト
６０とを接続して、これらの制御をプロセッサ１１０が
受持ち、Ｉ／Ｏ部１４１には、各端末２００−１〜２０
０−ｎのいずれかを接続して、これらの制御をプロセッ
サ１１１が受け持っている。

【００２９】尚、この実施例２では、プロセッサ１１
０，１１１、異常監視部１２０，１２１、ローカルメモ
リ１３０，１３１、Ｉ／Ｏ部１４０，１４１が、それぞ
れ２台の場合を説明しているが、この数に限定されるも
のではない。

【００３０】共通メモリ１５０は、各プロセッサ１１
０，１１１が共有するデータ等を格納するためのもの
で、システムバス１６０を介して、プロセッサ１１０，
１１１やＩ／Ｏ部１４０，１４１と接続されている。シ
ステム制御部１７０は、上記実施例１におけるシステム
制御部３０に相当するもので、論理和回路１７１、障害
通知部１７２、コンソール１７３、リレー１７４を備え
ている。論理和回路１７１は、その入力側に、各異常監
視部１２０，１２１からの異常通知信号線１９０，１９
１と、その他の異常検出信号を入力する異常通知信号線
１９２を接続し、これらの信号線１９０〜１９２からの
異常検出信号の論理和演算を行うものである。

【００３１】障害通知部１７２は、論理和回路１７１か
らの異常検出信号が入力された場合、コンソール１７３
に対してアラーム表示信号を送出すると共に、システム
外部への障害発生通知信号をモデム１８０を介して監視
システム８０に、また、リレー１７４をオンさせること
によって、営業店７０内の監視室等に通知するものであ
る。

【００３２】また、コンソール１７３は、保守員等が各
種の操作を行う操作盤であり、このコンソール１７３上
にアラーム表示を行う表示部が設けられている。そし
て、リレー１７４は、営業店７０内に設けられた監視室
の表示部に接続されている。尚、この監視室は、保守員
等が営業店７０内に設置された各機器の監視を行うため
に設けられた部屋である。尚、上記ターミナルコントロ
ーラ１００は、図示省略したが、営業店７０内の端末２
００−１〜２００−ｎが処理を行うためのデータベース
等も有している。

【００３３】次に、上記実施例２の動作について説明す
る。各プロセッサ１１０，１１１は、ホスト６０と端末
２００−１〜２００−ｎ間の通信制御処理や、各端末２
００−１〜２００−ｎからのデータベース処理等を行
う。

【００３４】また、異常監視部１２０，１２１は、この
ようなプロセッサ１１０，１１１の動作している間、そ
れぞれ対応するプロセッサ１１０，１１１の異常監視を
行う。ここで、対応するプロセッサ１１０，１１１が正
常であれば異常検出信号“０”を出力する。これによ
り、システム制御部１７０では、異常検出信号が入力さ
れないため、コンソール１７３への障害発生表示や監視
システム８０あるいは営業店内の監視室への指示は行わ
ない。

【００３５】このようなプロセッサ１１０，１１１の動
作中、いずれかのプロセッサで、例えばソフトウェアが
起因する障害が発生すると、対応する異常監視部１２
０，１２１が異常を検出する。今、これをプロセッサ１
１０とすると、実施例１と同様に、異常監視部１２０
は、ウォッチドッグタイマ等の動作によりその異常を検
出する。そして、異常監視部１２０は、異常検出信号を
“１”とし、かつ、異常フラグ１２１ａをセットする。
これにより、システム制御部１７０は、論理和回路１７
１からの出力が“１”となるため、コンソール１７３に
対してアラーム表示を指示を行うと共に、モデム１８０
を介して公衆回線９０にアラーム表示信号を送出し、ま
た、リレー１７４をオンとする。

【００３６】一方、プロセッサ１１１のマスタ制御部１
１１ａは、ヘルスチェックによって、プロセッサ１１０
に障害が発生したことを検出する。これにより、マスタ
制御部１１１ａは、マスタプロセッサの動作を行い、ロ
ーカルメモリ１３０，１３１等に格納されている障害発
生前の処理データ等を退避させた後、システムの初期化
を行って再立上げを行う。あるいは、ローカルメモリ１
３０，１３１等は初期化せず、いわゆるウォーム・スタ
ートを行う。

【００３７】尚、実施例２において、プロセッサが３台
以上あった場合は、実施例１と同様に、マスタプロセッ
サとなるプロセッサは予め決められた順位で決定される
よう構成するか、または、各プロセッサが順次ヘルスチ
ェックを行っている場合、最初に障害発生を検出したプ
ロセッサがマスタプロセッサとしての動作を実行するよ
う構成してもよい。

【００３８】システムの再立上げが行われると、プログ
ラムの暴走といったソフトウェア上の要因による障害は
解消され、再度、正常な運用を続けることができる。ま
た、プログラムの異常やハードウェア上の障害で、再立
上げ後も、プロセッサ１１０が繰り返し障害発生となっ
た場合は、コンソール１７３でのアラーム表示や営業店
７０の監視室におけるアラーム表示が、繰り返されるた
め、何らかの障害対応処理が必要であると判断すること
ができる。

【００３９】以上のように、上記実施例２では、実施例
１と同様の効果を奏すると共に、金融システムとしての
信頼性を向上させることができる。

【００４０】尚、上記各実施例では、異常監視部２０，
２１，２２（１２０，１２１）からの異常検出信号を独
立した異常通知信号線５０，５１，５２（１９０，１９
１）を介してシステム制御部３０（１７０）に送出する
よう構成したが、システム制御部３０（１７０）をシス
テムバス４０（１６０）に接続し、システムバス４０
（１６０）を介して異常検出信号を送出するよう構成し
てもよい。

【００４１】

【発明の効果】以上説明したように、本発明のマルチプ
ロセッサシステムによれば、異常監視部を各プロセッサ
毎に設け、システム制御部がいずれかの異常監視部から
異常検出信号を受信した場合は、いずれかのプロセッサ
に異常が発生したことを表示するようにしたので、各異
常監視部は、同一の構成で済み、従って、ハードウェア
コストおよびソフトウェアコストを低減することができ
る。

【００４２】また、本発明のターミナルコントローラに
よれば、各プロセッサの異常を検出した場合は、システ
ム制御部で異常発生を表示すると共に、マスタ制御部が
システムの再立上げを行うようにしたので、各異常監視
部は、同一の構成で済むことなから、ハードウェアコス
トおよびソフトウェアコストを低減することができると
共に、システムとしての信頼性を向上させることができ
る。

【図面の簡単な説明】

【図１】本発明のマルチプロセッサシステムの構成を示
すブロック図である。

【図２】本発明のターミナルコントローラを含む金融シ
ステムの構成図である。

【図３】本発明のターミナルコントローラの構成図であ
る。

【符号の説明】

１０，１１，１２，１１０，１１１ プロセッサ ２０，２１，２２，１２０，１２１ 異常監視部 ２０ａ，２１ａ，２２ａ，１２０ａ，１２１ａ 異常フ
ラグ ３０，１７０ システム制御部 ３３ 表示部 １７３ コンソール（表示部）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 各プロセッサ毎に設けられ、各々が、前
   記各プロセッサの異常を監視し、異常を検出した場合は
   異常検出信号を送出する異常監視部と、 前記各プロセッサとは別に設けられ、前記いずれかの異
   常監視部から異常検出信号を受信した場合は、いずれか
   のプロセッサに異常が発生したことを表示するシステム
   制御部とを備えたことを特徴とするマルチプロセッサシ
   ステム。
2. 【請求項２】 各プロセッサ毎に設けられ、各々が前記
   各プロセッサの異常を監視し、異常を検出した場合は、
   異常検出信号を送出すると共に、異常フラグをセットす
   る異常監視部と、 前記各プロセッサとは別に設けられ、前記いずれかの異
   常監視部から異常検出信号を受信した場合は、いずれか
   のプロセッサに異常が発生したことを表示するシステム
   制御部と、 各プロセッサに設けられ、自プロセッサを監視する異常
   監視部以外の異常監視部の異常フラグを調べ、いずれか
   の異常フラグがセットされていた場合は、システムの再
   立上げ処理を行うマスタ制御部とを備えたマルチプロセ
   ッサシステム。
3. 【請求項３】 ホストと端末との通信制御を行うターミ
   ナルコントローラであって、 前記通信制御処理を分担して実行する複数のプロセッサ
   と、 前記複数のプロセッサ毎に設けられ、各々が前記プロセ
   ッサの異常を監視し、異常を検出した場合は、異常検出
   信号を検出すると共に、異常フラグをセットする異常監
   視部と、 前記各プロセッサとは別に設けられ、前記いずれかの異
   常監視部から異常検出信号を受信した場合は、いずれか
   のプロセッサに異常が発生したことを表示するシステム
   制御部と、 前記各プロセッサとは別に設けられ、前記いずれかの異
   常監視部から異常検出信号を受信した場合は、いずれか
   のプロセッサに異常が発生したことを表示するシステム
   制御部と、 各プロセッサに設けられ、自プロセッサを監視する異常
   監視部以外の異常監視部の異常フラグを調べ、いずれか
   の異常フラグがセットされていた場合は、システムの再
   立上げ処理を行うマスタ制御部とを備えたターミナルコ
   ントローラ。
4. 【請求項４】 請求項３において、マスタ制御部は、複
   数のマスタ制御部が、予め決められた順位でマスタとし
   ての機能を行うよう決定されていることを特徴とするタ
   ーミナルコントローラ。