JPH07249706A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07249706A JPH07249706A JP6042631A JP4263194A JPH07249706A JP H07249706 A JPH07249706 A JP H07249706A JP 6042631 A JP6042631 A JP 6042631A JP 4263194 A JP4263194 A JP 4263194A JP H07249706 A JPH07249706 A JP H07249706A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- substrate
- semiconductor chip
- recess
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9413—Dispositions of bond pads on encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/10—Configurations of laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の配線層の段切れを防ぐこと。
【構成】 基板１１の表面１１ａ側に形成された凹部１
２、１３に、この凹部１２、１３の開口部１２ａ、１３
ａの面積より所定量小さい表面面積の半導体チップ１
４、１５を前記凹部１２、１３に配設し、この半導体チ
ップ１４、１５の表面１４ａ、１５ａ上と半導体チップ
１４、１５周囲の凹部１２、１３及び前記基板１１の表
面１１ａ側に絶縁層１６を設け、その絶縁層１６上に配
線層１７を形成した半導体装置において、前記半導体チ
ップ１４、１５の表面１４ａ、１５ａを前記基板１１の
表面１１ａから突出させたこと。
２、１３に、この凹部１２、１３の開口部１２ａ、１３
ａの面積より所定量小さい表面面積の半導体チップ１
４、１５を前記凹部１２、１３に配設し、この半導体チ
ップ１４、１５の表面１４ａ、１５ａ上と半導体チップ
１４、１５周囲の凹部１２、１３及び前記基板１１の表
面１１ａ側に絶縁層１６を設け、その絶縁層１６上に配
線層１７を形成した半導体装置において、前記半導体チ
ップ１４、１５の表面１４ａ、１５ａを前記基板１１の
表面１１ａから突出させたこと。
Description
【０００１】
【産業上の利用分野】本願の発明は、半導体装置及びそ
の製造方法に関し、特に、配線層の段切れを防ぐことが
できる半導体装置及びその製造方法に関するものであ
る。
の製造方法に関し、特に、配線層の段切れを防ぐことが
できる半導体装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来のマルチチップモジュール（ＭＣ
Ｍ）素子では、特開平４−２３３２６６号公報に示すよ
うに、基板の表面側に形成された凹部に半導体チップを
埋め込み、層間絶縁膜形成後に配線層を形成している。
図１５はこの従来例の平面を示し、図１６は図１５のＡ
−Ａ断面構造を示し、図１７は図１６の一部分を拡大し
て示す。図１５〜図１７において、基板５１の表面５１
ａがアルカリエッチングされて凹部５２、５３が形成さ
れている。なお、表面５１ａは（１００）面となってい
る。半導体チップ５４は凹部５２のチップ台座部５２ａ
に、一方半導体チップ５５は凹部５３のチップ台座部５
３ａにそれぞれ接着剤により固定されている。ポリイミ
ド層等の絶縁層５６は、回転塗布法（スピン塗布法）に
より形成され、基板５１及び半導体チップ５４、５５を
覆っている。配線層（例えばアルミニウム蒸着膜）５７
は絶縁層５６の上に配置され、半導体チップ５４、５５
に接続されている。なお、多層配線にする場合は、絶縁
層５６及び配線層５７を順次積層するように形成してい
る。
Ｍ）素子では、特開平４−２３３２６６号公報に示すよ
うに、基板の表面側に形成された凹部に半導体チップを
埋め込み、層間絶縁膜形成後に配線層を形成している。
図１５はこの従来例の平面を示し、図１６は図１５のＡ
−Ａ断面構造を示し、図１７は図１６の一部分を拡大し
て示す。図１５〜図１７において、基板５１の表面５１
ａがアルカリエッチングされて凹部５２、５３が形成さ
れている。なお、表面５１ａは（１００）面となってい
る。半導体チップ５４は凹部５２のチップ台座部５２ａ
に、一方半導体チップ５５は凹部５３のチップ台座部５
３ａにそれぞれ接着剤により固定されている。ポリイミ
ド層等の絶縁層５６は、回転塗布法（スピン塗布法）に
より形成され、基板５１及び半導体チップ５４、５５を
覆っている。配線層（例えばアルミニウム蒸着膜）５７
は絶縁層５６の上に配置され、半導体チップ５４、５５
に接続されている。なお、多層配線にする場合は、絶縁
層５６及び配線層５７を順次積層するように形成してい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
従来例においては、図１７に示すように、エッチングホ
ール幅ａが広いので、回転塗布法により滴下されたポリ
イミド等の液状絶縁層材料が凹部５２から逃げやすい。
またエッチングホール幅ａは凹部５２の深さｂの(tan５
５°) -1倍であるので、ｂが２００μm のとき、ａは１
４０μｍとなる。通常絶縁層５６の塗布厚さは１０μｍ
程度であり、このような大きなエッチングホール値ａの
エッチングホールを一度に埋めることが不可能である。
このため、凹部５２と半導体チップ５４との間の隙間に
絶縁層５６の窪み５６ａが残るため、配線層５７に段切
れ部分５７ａが発生する場合があった。なお、この配線
層５７の段切れは、凹部５３と半導体チップ５５との隙
間にても同様に発生している。また、この段切れが発生
しないようにするためには、絶縁層５６を数回重ねて塗
布することにより、絶縁層５６の表面を平坦にするか、
エッチバックをする必要があるので、製造工程が著しく
煩雑になった。したがって、本発明の課題は、上述の従
来例の欠点をなくし、簡単な製造工程により、半導体チ
ップの表面を覆う絶縁層の表面が平坦で配線層の段切れ
を防ぐことができる半導体装置及びその製造方法を提供
することである。
従来例においては、図１７に示すように、エッチングホ
ール幅ａが広いので、回転塗布法により滴下されたポリ
イミド等の液状絶縁層材料が凹部５２から逃げやすい。
またエッチングホール幅ａは凹部５２の深さｂの(tan５
５°) -1倍であるので、ｂが２００μm のとき、ａは１
４０μｍとなる。通常絶縁層５６の塗布厚さは１０μｍ
程度であり、このような大きなエッチングホール値ａの
エッチングホールを一度に埋めることが不可能である。
このため、凹部５２と半導体チップ５４との間の隙間に
絶縁層５６の窪み５６ａが残るため、配線層５７に段切
れ部分５７ａが発生する場合があった。なお、この配線
層５７の段切れは、凹部５３と半導体チップ５５との隙
間にても同様に発生している。また、この段切れが発生
しないようにするためには、絶縁層５６を数回重ねて塗
布することにより、絶縁層５６の表面を平坦にするか、
エッチバックをする必要があるので、製造工程が著しく
煩雑になった。したがって、本発明の課題は、上述の従
来例の欠点をなくし、簡単な製造工程により、半導体チ
ップの表面を覆う絶縁層の表面が平坦で配線層の段切れ
を防ぐことができる半導体装置及びその製造方法を提供
することである。
【０００４】
【課題を解決するための手段】上記課題を解決するた
め、本願の第１の発明の構成は、基板の表面側に形成さ
れた凹部に、この凹部の開口面積より所定量小さい表面
面積の半導体チップを配設し、この半導体チップの表面
上と半導体チップ周囲の凹部及び前記基板の表面側に絶
縁層を設け、その絶縁層上に配線層を形成した半導体装
置において、前記半導体チップの表面を前記基板の表面
から突出させたことである。更に、第２の発明の構成
は、基板の表面側に凹部を形成し、該凹部の開口面積よ
り所定量小さい表面面積の半導体チップを前記凹部に配
設し、該半導体チップの表面上と半導体チップ周囲の凹
部及び前記基板の表面側に絶縁層を設け、その絶縁層上
に配線層を形成する半導体装置の製造方法において、前
記半導体チップの表面を前記基板の表面から突出させ、
前記基板をその表面に垂直な回転中心軸のまわりに回転
させて、液状絶縁層材料を前記基板の表面側及び前記チ
ップの表面上に滴下さて固化させることにより前記絶縁
層を形成することである。
め、本願の第１の発明の構成は、基板の表面側に形成さ
れた凹部に、この凹部の開口面積より所定量小さい表面
面積の半導体チップを配設し、この半導体チップの表面
上と半導体チップ周囲の凹部及び前記基板の表面側に絶
縁層を設け、その絶縁層上に配線層を形成した半導体装
置において、前記半導体チップの表面を前記基板の表面
から突出させたことである。更に、第２の発明の構成
は、基板の表面側に凹部を形成し、該凹部の開口面積よ
り所定量小さい表面面積の半導体チップを前記凹部に配
設し、該半導体チップの表面上と半導体チップ周囲の凹
部及び前記基板の表面側に絶縁層を設け、その絶縁層上
に配線層を形成する半導体装置の製造方法において、前
記半導体チップの表面を前記基板の表面から突出させ、
前記基板をその表面に垂直な回転中心軸のまわりに回転
させて、液状絶縁層材料を前記基板の表面側及び前記チ
ップの表面上に滴下さて固化させることにより前記絶縁
層を形成することである。
【０００５】更に、第３の発明の構成は、基板の表面側
に形成された凹部に、その凹部の開口面積より所定量小
さい表面面積の半導体チップを配設し、該半導体チップ
の表面上と半導体チップ周囲の凹部及び前記基板の表面
側に絶縁層を設け、その絶縁層上に配線層を形成した半
導体装置において、前記基板の凹部の開口部周囲と前記
半導体チップの表面周囲との間の一部を覆う遮蔽部を形
成したことである。更に、第４の発明の構成は、基板の
表面側に凹部を形成し、該凹部の開口面積より所定量小
さい表面面積の半導体チップを前記凹部に配設し、該半
導体チップの表面上と半導体チップ周囲の凹部及び前記
基板の表面側に絶縁層を設け、その絶縁層上に配線層を
形成する半導体装置の製造方法において、(1) 前記基板
の表面上に前記絶縁層の一部を構成する第１絶縁層及び
第２絶縁層を順次積層形成する工程と、(2) 前記第２絶
縁層に開口部を形成する工程と、(3) 前記第２絶縁層を
マスクとして前記開口部から前記第１絶縁層に等方性エ
ッチングをして前記第１絶縁層に前記第２絶縁層の開口
部よりも大面積の開口部を形成する工程と、(4) 前記第
１及び第２絶縁層をマスクとして両者の前記開口部から
前記基板をエッチングして前記凹部を形成する工程とを
具備することである。
に形成された凹部に、その凹部の開口面積より所定量小
さい表面面積の半導体チップを配設し、該半導体チップ
の表面上と半導体チップ周囲の凹部及び前記基板の表面
側に絶縁層を設け、その絶縁層上に配線層を形成した半
導体装置において、前記基板の凹部の開口部周囲と前記
半導体チップの表面周囲との間の一部を覆う遮蔽部を形
成したことである。更に、第４の発明の構成は、基板の
表面側に凹部を形成し、該凹部の開口面積より所定量小
さい表面面積の半導体チップを前記凹部に配設し、該半
導体チップの表面上と半導体チップ周囲の凹部及び前記
基板の表面側に絶縁層を設け、その絶縁層上に配線層を
形成する半導体装置の製造方法において、(1) 前記基板
の表面上に前記絶縁層の一部を構成する第１絶縁層及び
第２絶縁層を順次積層形成する工程と、(2) 前記第２絶
縁層に開口部を形成する工程と、(3) 前記第２絶縁層を
マスクとして前記開口部から前記第１絶縁層に等方性エ
ッチングをして前記第１絶縁層に前記第２絶縁層の開口
部よりも大面積の開口部を形成する工程と、(4) 前記第
１及び第２絶縁層をマスクとして両者の前記開口部から
前記基板をエッチングして前記凹部を形成する工程とを
具備することである。
【０００６】
【作用】上記第１の発明の構成によれば、半導体チップ
の表面を基板の表面から突出させているので、基板の表
面側に液状絶縁層材料を滴下させた後固化させて絶縁層
を形成するときに、半導体チップが液状絶縁層材料の堰
になり、前記絶縁層の形成が容易になるとともに、基板
の表面側に形成された凹部と半導体チップとの間の隙間
にへこみが形成されにくい。この結果、絶縁層の表面が
なだらかになり、平坦になりやすいので、この絶縁層上
に形成される配線層の段切れを防ぐことができる。更
に、第２の発明の構成によると、半導体チップの表面を
基板の表面から突出させ、この基板をその表面に垂直な
回転中心軸のまわりに回転させて、液状絶縁層材料を前
記基板の表面側及び半導体チップの表面側に滴下させた
後固化させて絶縁層を形成しているので、上述の第１の
発明の半導体装置の製造に特に適した方法である。
の表面を基板の表面から突出させているので、基板の表
面側に液状絶縁層材料を滴下させた後固化させて絶縁層
を形成するときに、半導体チップが液状絶縁層材料の堰
になり、前記絶縁層の形成が容易になるとともに、基板
の表面側に形成された凹部と半導体チップとの間の隙間
にへこみが形成されにくい。この結果、絶縁層の表面が
なだらかになり、平坦になりやすいので、この絶縁層上
に形成される配線層の段切れを防ぐことができる。更
に、第２の発明の構成によると、半導体チップの表面を
基板の表面から突出させ、この基板をその表面に垂直な
回転中心軸のまわりに回転させて、液状絶縁層材料を前
記基板の表面側及び半導体チップの表面側に滴下させた
後固化させて絶縁層を形成しているので、上述の第１の
発明の半導体装置の製造に特に適した方法である。
【０００７】更に、第３の発明の構成によると、基板の
凹部の開口部周囲と半導体チップの表面周囲との間の一
部を覆う遮蔽部を形成しているので、上述の液状絶縁層
材料が基板の凹部と半導体チップとの間に入り込んだと
きに、外部に出にくくなる。この結果、絶縁層の表面の
へこみが小さくなるので、絶縁層の表面がなだらかにな
り、平坦化されるため、この絶縁層上に形成される配線
層の段切れを防ぐことができる。更に、第４の発明の構
成によると、(1) の工程にて、基板の表面に第１絶縁層
及び第２絶縁層を順次積層形成し、次いで(2) の工程
で、該第２絶縁層に開口部を形成し、次いで(3) の工程
にて形成された第１絶縁層の開口部が前記第２絶縁層の
開口部よりも広くなるので、前記第２絶縁層にオーバー
ハング部が形成され、次いで(4) の工程にて、前記両開
口部から基板に形成された凹部が半導体チップの配設箇
所となる。この結果、前記オーバーハング部が基板の凹
部の開口部周囲と半導体チップとの間の一部を覆う遮蔽
部となる。
凹部の開口部周囲と半導体チップの表面周囲との間の一
部を覆う遮蔽部を形成しているので、上述の液状絶縁層
材料が基板の凹部と半導体チップとの間に入り込んだと
きに、外部に出にくくなる。この結果、絶縁層の表面の
へこみが小さくなるので、絶縁層の表面がなだらかにな
り、平坦化されるため、この絶縁層上に形成される配線
層の段切れを防ぐことができる。更に、第４の発明の構
成によると、(1) の工程にて、基板の表面に第１絶縁層
及び第２絶縁層を順次積層形成し、次いで(2) の工程
で、該第２絶縁層に開口部を形成し、次いで(3) の工程
にて形成された第１絶縁層の開口部が前記第２絶縁層の
開口部よりも広くなるので、前記第２絶縁層にオーバー
ハング部が形成され、次いで(4) の工程にて、前記両開
口部から基板に形成された凹部が半導体チップの配設箇
所となる。この結果、前記オーバーハング部が基板の凹
部の開口部周囲と半導体チップとの間の一部を覆う遮蔽
部となる。
【０００８】
【実施例】次に、本願発明の実施例を図面を参照して説
明する。図１は、第１の発明の一実施例の断面構造を示
す。図１において、基板１１の表面１１ａ側に凹部１
２、１３がアルカリエッチングにより形成されている。
半導体チップ１４は、凹部１２のチップ台座部１２ｂに
接着等により固定されている。また、半導体チップ１４
の表面１４ａの面積は、凹部１２の開口部１２ａの面積
より所定量小さく形成されている。一方、半導体チップ
１５は、凹部１３のチップ台座部１３ｂに接着等により
固定されている。また、半導体チップ１５の表面１５ａ
の面積は、凹部１３の開口部１３ａの面積より所定量小
さく形成されている。なお、半導体チップ１４、１５の
表面１４ａ、１５ａは基板１１の表面１１ａから突出し
ている。絶縁層１６は、基板１１の表面１１ａにて基板
１１及び半導体チップ１４、１５を覆うように形成され
ている。更に、配線層１７が絶縁層１６の上に形成され
ている。
明する。図１は、第１の発明の一実施例の断面構造を示
す。図１において、基板１１の表面１１ａ側に凹部１
２、１３がアルカリエッチングにより形成されている。
半導体チップ１４は、凹部１２のチップ台座部１２ｂに
接着等により固定されている。また、半導体チップ１４
の表面１４ａの面積は、凹部１２の開口部１２ａの面積
より所定量小さく形成されている。一方、半導体チップ
１５は、凹部１３のチップ台座部１３ｂに接着等により
固定されている。また、半導体チップ１５の表面１５ａ
の面積は、凹部１３の開口部１３ａの面積より所定量小
さく形成されている。なお、半導体チップ１４、１５の
表面１４ａ、１５ａは基板１１の表面１１ａから突出し
ている。絶縁層１６は、基板１１の表面１１ａにて基板
１１及び半導体チップ１４、１５を覆うように形成され
ている。更に、配線層１７が絶縁層１６の上に形成され
ている。
【０００９】以上の構成によって、半導体チップ１４、
１５の表面１４ａ、１５ａを基板１１の表面１１ａから
突出させているので、絶縁層１６を回転塗布法（基板１
１をその表面１１ａに垂直な回転中心軸のまわりに回転
させ、ポリイミド等の液状絶縁層材料１６ｂを基板１１
の表面１１ａ側に滴下して固化させる方法）によって形
成する場合に、半導体チップ１４、１５が液状絶縁層材
料１６ｂの堰となる。このため、凹部１２、１３と半導
体チップ１４、１５との間の隙間に液状絶縁層材料１６
ｂが集まり易いので、この隙間に絶縁層１６のへこみが
形成されない。この結果、絶縁層１６の表面１６ａを平
坦にすることができる。このため、絶縁層１６の表面１
６ａ上に形成される配線層１７の段切れを防ぐことがで
きる。更に、配線層１７のフォトリソグラフィ、エッチ
ング、レジスト除去が容易になる。更に、上述のよう
に、半導体チップ１４、１５の表面１４ａ、１５ａを基
板１１の表面１１ａから突出させているので、凹部１
２、１３の深さが浅くなる。このため、基板１１のエッ
チング時間を短縮できるとともに基板１１のそりを低減
できる。
１５の表面１４ａ、１５ａを基板１１の表面１１ａから
突出させているので、絶縁層１６を回転塗布法（基板１
１をその表面１１ａに垂直な回転中心軸のまわりに回転
させ、ポリイミド等の液状絶縁層材料１６ｂを基板１１
の表面１１ａ側に滴下して固化させる方法）によって形
成する場合に、半導体チップ１４、１５が液状絶縁層材
料１６ｂの堰となる。このため、凹部１２、１３と半導
体チップ１４、１５との間の隙間に液状絶縁層材料１６
ｂが集まり易いので、この隙間に絶縁層１６のへこみが
形成されない。この結果、絶縁層１６の表面１６ａを平
坦にすることができる。このため、絶縁層１６の表面１
６ａ上に形成される配線層１７の段切れを防ぐことがで
きる。更に、配線層１７のフォトリソグラフィ、エッチ
ング、レジスト除去が容易になる。更に、上述のよう
に、半導体チップ１４、１５の表面１４ａ、１５ａを基
板１１の表面１１ａから突出させているので、凹部１
２、１３の深さが浅くなる。このため、基板１１のエッ
チング時間を短縮できるとともに基板１１のそりを低減
できる。
【００１０】図２〜図４は、第２の発明の一実施例の製
造工程を示す。なお、図２〜図４は図１に対応してい
る。まず、図２において、基板１１の表面１１ａ側に凹
部１２、１３をエッチングにより形成する。表面１１ａ
は（１００）面であり、エッチングによって凹部１２、
１３の側面は上方に拡大している。次に、凹部１２のチ
ップ台座部１２ｂに半導体チップ１４を接着等により固
定する。また、凹部１３のチップ台座部１３ｂに半導体
チップ１５を接着等により固定する。このとき、半導体
チップ１４、１５の表面１４ａ、１５ａを基板１１の表
面１１ａから突出させるようにしている。次に、図３に
示すように、液状絶縁層材料１６ｂを上述のように回転
する基板１１上に滴下させる。次に、図４に示すよう
に、滴下された液状絶縁層材料１６ｂを加熱処理により
固化させて絶縁層１６を形成する。
造工程を示す。なお、図２〜図４は図１に対応してい
る。まず、図２において、基板１１の表面１１ａ側に凹
部１２、１３をエッチングにより形成する。表面１１ａ
は（１００）面であり、エッチングによって凹部１２、
１３の側面は上方に拡大している。次に、凹部１２のチ
ップ台座部１２ｂに半導体チップ１４を接着等により固
定する。また、凹部１３のチップ台座部１３ｂに半導体
チップ１５を接着等により固定する。このとき、半導体
チップ１４、１５の表面１４ａ、１５ａを基板１１の表
面１１ａから突出させるようにしている。次に、図３に
示すように、液状絶縁層材料１６ｂを上述のように回転
する基板１１上に滴下させる。次に、図４に示すよう
に、滴下された液状絶縁層材料１６ｂを加熱処理により
固化させて絶縁層１６を形成する。
【００１１】図５は第３の発明の第１実施例の断面構造
を示す。図５において、シリコン基板２１の表面２１ａ
側に凹部２２、２３がアルカリエッチングにより形成さ
れている。凹部２２、２３の底面はチップ台座部２２
ｂ、２３ｂである。半導体チップ２４はチップ台座部２
２ｂに接着剤２６で固定されている。ここで、半導体チ
ップ２４の表面２４ａの面積は、凹部２２の開口部２２
ａの面積より所定量小さく形成されている。また、半導
体チップ２５はチップ台座部２３ｂに接着剤２６で固定
されている。同様に、半導体チップ２５の表面２５ａの
面積は、凹部２３の開口部２３ａの面積より所定量小さ
く形成されている。
を示す。図５において、シリコン基板２１の表面２１ａ
側に凹部２２、２３がアルカリエッチングにより形成さ
れている。凹部２２、２３の底面はチップ台座部２２
ｂ、２３ｂである。半導体チップ２４はチップ台座部２
２ｂに接着剤２６で固定されている。ここで、半導体チ
ップ２４の表面２４ａの面積は、凹部２２の開口部２２
ａの面積より所定量小さく形成されている。また、半導
体チップ２５はチップ台座部２３ｂに接着剤２６で固定
されている。同様に、半導体チップ２５の表面２５ａの
面積は、凹部２３の開口部２３ａの面積より所定量小さ
く形成されている。
【００１２】基板２１の表面２１ａには、酸化シリコン
等の第１絶縁層２７及び窒化シリコン等の第２絶縁層２
８が順次積層形成されている。なお、第２絶縁層２８に
は、開口部２２ａにてオーバーハング部２８ｂが形成さ
れ、開口部２３ａにてオーバーハング部２８ｃが形成さ
れている。ポリイミド等の絶縁性材料層２９は、凹部２
２、２３、半導体チップ２４、２５及び第２絶縁層２８
の表面２８ａを覆うように形成されている。アルミニウ
ム等の配線層３０は、絶縁性材料層２９の表面２９ａ上
に配設され、半導体チップ２４、２５に接続されてい
る。
等の第１絶縁層２７及び窒化シリコン等の第２絶縁層２
８が順次積層形成されている。なお、第２絶縁層２８に
は、開口部２２ａにてオーバーハング部２８ｂが形成さ
れ、開口部２３ａにてオーバーハング部２８ｃが形成さ
れている。ポリイミド等の絶縁性材料層２９は、凹部２
２、２３、半導体チップ２４、２５及び第２絶縁層２８
の表面２８ａを覆うように形成されている。アルミニウ
ム等の配線層３０は、絶縁性材料層２９の表面２９ａ上
に配設され、半導体チップ２４、２５に接続されてい
る。
【００１３】以上の構成により、基板２１の凹部２２，
２３の開口部２２ａ、２３ａ周囲と半導体チップ２４、
２５の表面２４ａ、２５ａとの間の一部を覆う遮蔽部と
して第２絶縁層２８のオーバーハング部２８ｂ、２８ｃ
が形成されている。この結果、液状絶縁性材料を回転塗
布するときに、オーバーハング部２８ｂ、２８ｃが液状
絶縁性材料の堰となるので、半導体チップ２４、２５と
凹部２２、２３との隙間に入った液状絶縁性材料が流出
しにくいため、この隙間に液状絶縁性材料が溜まり易
い。この液状絶縁性材料を熱処理して固化させると絶縁
性材料層２９となる。この結果、絶縁性材料層２９のへ
こみを少なくすることができるので、絶縁性材料層２９
の表面２９ａの平坦性を向上させることができる。この
ため、配線層３０の段切れを防ぐことができる。
２３の開口部２２ａ、２３ａ周囲と半導体チップ２４、
２５の表面２４ａ、２５ａとの間の一部を覆う遮蔽部と
して第２絶縁層２８のオーバーハング部２８ｂ、２８ｃ
が形成されている。この結果、液状絶縁性材料を回転塗
布するときに、オーバーハング部２８ｂ、２８ｃが液状
絶縁性材料の堰となるので、半導体チップ２４、２５と
凹部２２、２３との隙間に入った液状絶縁性材料が流出
しにくいため、この隙間に液状絶縁性材料が溜まり易
い。この液状絶縁性材料を熱処理して固化させると絶縁
性材料層２９となる。この結果、絶縁性材料層２９のへ
こみを少なくすることができるので、絶縁性材料層２９
の表面２９ａの平坦性を向上させることができる。この
ため、配線層３０の段切れを防ぐことができる。
【００１４】図６〜図９は、第４の発明の第１実施例の
製造方法を示す。なお、この製造方法は上述の第３の発
明の第１実施例（図５参照）に対応している。まず、図
６に示すように、シリコン基板２１の表面２１ａ上に、
第１絶縁層２７及び第２絶縁層２８を順次積層形成す
る。次に、図７に示すように、第１絶縁層２７及び第２
絶縁層２８をドライエッチングし、基板２１の表面２１
ａの一部分２１ｂ、２１ｃを露出させる。このとき前記
一部分２１ｂ、２１ｃの面積は、上述の半導体チップ２
４、２５の表面２４ａ、２５ａの面積より所定量大きく
する。次に、図８に示すように、第２絶縁層２８をマス
クとしてウェットエッチングにより第１絶縁層２７をサ
イドエッチングする。ここでウェットエッチングは等方
性エッチングの１種であり、他の等方性エッチングを用
いてもよい。この結果第１絶縁層２７に第２絶縁層２８
の開口部よりも大面積の開口部が形成され、第２絶縁層
２８にオーバーハング部２８ｂ、２８ｃが形成される。
このときのサイドエッチング量は、基板２１のアルカリ
エッチングによるテーパー角度を考慮して制御される。
次に、図９に示すように、上述の半導体チップ２４、２
５の厚さに応じた深さの凹部２２，２３を基板２１の表
面２１ａのアルカリエッチングによって形成する。な
お、図１０は、凹部２２、２３の深さが３００μｍであ
る場合における前記オーバーハング部２８ｂ、２８ｃの
オーバーハング量と前記へこみ量との関係を示す。前記
オーバーハング部２８ｂ、２８ｃがないときは、へこみ
量が１００μｍ以上であるが、前記オーバーハング量を
増加していく程へこみ量が少なくなり、絶縁性材料層２
９の表面２９ａの平坦性が向上する。なお、前記オーバ
ーハング量が過大になると、絶縁性材料層２９内にボイ
ドが発生し、信頼性が低下するので、オーバーハング量
が過大にならないようにする必要がある。
製造方法を示す。なお、この製造方法は上述の第３の発
明の第１実施例（図５参照）に対応している。まず、図
６に示すように、シリコン基板２１の表面２１ａ上に、
第１絶縁層２７及び第２絶縁層２８を順次積層形成す
る。次に、図７に示すように、第１絶縁層２７及び第２
絶縁層２８をドライエッチングし、基板２１の表面２１
ａの一部分２１ｂ、２１ｃを露出させる。このとき前記
一部分２１ｂ、２１ｃの面積は、上述の半導体チップ２
４、２５の表面２４ａ、２５ａの面積より所定量大きく
する。次に、図８に示すように、第２絶縁層２８をマス
クとしてウェットエッチングにより第１絶縁層２７をサ
イドエッチングする。ここでウェットエッチングは等方
性エッチングの１種であり、他の等方性エッチングを用
いてもよい。この結果第１絶縁層２７に第２絶縁層２８
の開口部よりも大面積の開口部が形成され、第２絶縁層
２８にオーバーハング部２８ｂ、２８ｃが形成される。
このときのサイドエッチング量は、基板２１のアルカリ
エッチングによるテーパー角度を考慮して制御される。
次に、図９に示すように、上述の半導体チップ２４、２
５の厚さに応じた深さの凹部２２，２３を基板２１の表
面２１ａのアルカリエッチングによって形成する。な
お、図１０は、凹部２２、２３の深さが３００μｍであ
る場合における前記オーバーハング部２８ｂ、２８ｃの
オーバーハング量と前記へこみ量との関係を示す。前記
オーバーハング部２８ｂ、２８ｃがないときは、へこみ
量が１００μｍ以上であるが、前記オーバーハング量を
増加していく程へこみ量が少なくなり、絶縁性材料層２
９の表面２９ａの平坦性が向上する。なお、前記オーバ
ーハング量が過大になると、絶縁性材料層２９内にボイ
ドが発生し、信頼性が低下するので、オーバーハング量
が過大にならないようにする必要がある。
【００１５】図１１は、第３の発明の第２実施例の断面
構造を示す。図１１において、基板３１の表面３１ａ側
に凹部３２、３３が形成されている。半導体チップ３４
は、凹部３２のチップ台座部３２ｂに接着材等により固
定されている。ここで、半導体チップ３４の表面３４ａ
は基板３１の表面３１ａから突出している。また、半導
体チップ３４の表面３４ａの周囲にはオーバーハング部
３４ｂが形成され、表面３４ａの面積は凹部３２の開口
部３２ａの面積より所定量小さい。半導体チップ３５
は、凹部３３のチップ台座部３３ｂに接着材等により固
定されている。ここで、半導体チップ３５の表面３５ａ
は基板３１の表面３１ａから突出している。また、半導
体チップ３５の表面３５ａの周囲にはオーバーハング部
３５ｂが形成され、表面３５ａの面積は凹部３３の開口
部３３ａの面積より所定量小さい。
構造を示す。図１１において、基板３１の表面３１ａ側
に凹部３２、３３が形成されている。半導体チップ３４
は、凹部３２のチップ台座部３２ｂに接着材等により固
定されている。ここで、半導体チップ３４の表面３４ａ
は基板３１の表面３１ａから突出している。また、半導
体チップ３４の表面３４ａの周囲にはオーバーハング部
３４ｂが形成され、表面３４ａの面積は凹部３２の開口
部３２ａの面積より所定量小さい。半導体チップ３５
は、凹部３３のチップ台座部３３ｂに接着材等により固
定されている。ここで、半導体チップ３５の表面３５ａ
は基板３１の表面３１ａから突出している。また、半導
体チップ３５の表面３５ａの周囲にはオーバーハング部
３５ｂが形成され、表面３５ａの面積は凹部３３の開口
部３３ａの面積より所定量小さい。
【００１６】以上の構成により、凹部３２、３３に液状
絶縁性材料を回転塗布するときに、オーバーハング部３
４ｂ、３５ｂが上述のオーバーハング部２８ｂ、２８ｃ
（図９参照）と同様の作用をする。このため、図示しな
い配線層（図５に示す配線層３０と同様のもの）の段切
れを防ぐことができる。
絶縁性材料を回転塗布するときに、オーバーハング部３
４ｂ、３５ｂが上述のオーバーハング部２８ｂ、２８ｃ
（図９参照）と同様の作用をする。このため、図示しな
い配線層（図５に示す配線層３０と同様のもの）の段切
れを防ぐことができる。
【００１７】図１２〜図１４は、第４の発明の第２実施
例の製造方法を示す。なお、この製造方法は、上述の第
３の発明の第２実施例（図１１参照）に対応している。
図１２は半導体ウェハ４１をダイシングする工程を示
す。図１２において、矢印４２ａ方向に高速回転してい
るダイシング用刃４２が矢印４２ｂ方向に進むと、図示
しない装置により固定されているウェハ４１がダイシン
グライン４１ａ、４１ｂ、４１ｃに沿ってダイシングさ
れる。図１３は、ダイシング用刃４２の正面を示す。図
１４は、上述のようなダイシングにより形成された半導
体チップ４３ａ、４３ｂ、４３ｃ、４３ｄを示す。な
お、この半導体チップ４３ａ〜４３ｄは上述の半導体チ
ップ３４、３５（図１１参照）に相当している。
例の製造方法を示す。なお、この製造方法は、上述の第
３の発明の第２実施例（図１１参照）に対応している。
図１２は半導体ウェハ４１をダイシングする工程を示
す。図１２において、矢印４２ａ方向に高速回転してい
るダイシング用刃４２が矢印４２ｂ方向に進むと、図示
しない装置により固定されているウェハ４１がダイシン
グライン４１ａ、４１ｂ、４１ｃに沿ってダイシングさ
れる。図１３は、ダイシング用刃４２の正面を示す。図
１４は、上述のようなダイシングにより形成された半導
体チップ４３ａ、４３ｂ、４３ｃ、４３ｄを示す。な
お、この半導体チップ４３ａ〜４３ｄは上述の半導体チ
ップ３４、３５（図１１参照）に相当している。
【００１８】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置及びその製造方法によれば、半導体チップの表
面を覆う絶縁層の表面を平坦にすることができるので、
この絶縁層の上に形成された配線層の段切れを防ぐこと
ができ、更に配線層のフォトリソグラフィ、エッチン
グ、レジスト除去が容易になる。更に、基板のエッチン
グ時間を短縮でき、基板のそりを低減できる。このた
め、半導体装置の信頼性を著しく向上させることができ
る。
導体装置及びその製造方法によれば、半導体チップの表
面を覆う絶縁層の表面を平坦にすることができるので、
この絶縁層の上に形成された配線層の段切れを防ぐこと
ができ、更に配線層のフォトリソグラフィ、エッチン
グ、レジスト除去が容易になる。更に、基板のエッチン
グ時間を短縮でき、基板のそりを低減できる。このた
め、半導体装置の信頼性を著しく向上させることができ
る。
【図１】第１の発明の一実施例の断面図である。
【図２】第２の発明の一実施例の製造工程を示す断面図
である。
である。
【図３】第２の発明の一実施例の製造工程を示す断面図
であり、図２の続きである。
であり、図２の続きである。
【図４】第２の発明の一実施例の製造工程を示す断面図
であり、図３の続きである。
であり、図３の続きである。
【図５】第３の発明の第１実施例の断面図である。
【図６】第４の発明の第１実施例の工程を示す断面図で
ある。
ある。
【図７】第４の発明の第１実施例の工程を示す断面図で
あり、図６の続きである。
あり、図６の続きである。
【図８】第４の発明の第１実施例の工程を示す断面図で
あり、図７の続きである。
あり、図７の続きである。
【図９】第４の発明の第１実施例の工程を示す断面図で
あり、図８の続きである。
あり、図８の続きである。
【図１０】第４の発明の特性をしめすグラフである。
【図１１】第３の発明の第２実施例の断面図である。
【図１２】第４の発明の第２実施例の説明図である。
【図１３】第４の発明の第２実施例のダイシング用刃の
正面図である。
正面図である。
【図１４】第４の発明の第２実施例の半導体チップの説
明図である。
明図である。
【図１５】従来例の平面図である。
【図１６】図１５のＡ−Ａ断面図である。
【図１７】図１６の一部分拡大図である。
１１ 基板 １１ａ 基板の表面 １２、１３ 基板１１の凹部 １２ａ、１３ａ 凹部１２、１３の開口部 １４、１５ 半導体チップ １４ａ、１５ａ 半導体チップ１４、１５の表面 １６ 絶縁層 １６ｂ 液状絶縁層材料 １７ 配線層 ２１ 基板 ２１ａ 基板２１の表面 ２２、２３ 基板２１の凹部 ２２ａ、２３ａ 凹部２２、２３の開口部 ２４、２５ 半導体チップ ２４ａ、２５ａ 半導体チップ２４、２５の表面 ２７ 第１絶縁層 ２８ 第２絶縁層 ２８ｂ、２８ｃ 第２絶縁層２８のオーバーハング部 ２９ 絶縁性材料層 ３０ 配線層 ３１ 基板 ３１ａ 基板３１の表面 ３２、３３ 基板３１の凹部 ３２ａ、３３ａ 凹部３２、３３の開口部 ３４、３５ 半導体チップ ３４ａ、３５ａ 半導体チップ３４、３５の表面 ３４ｂ、３５ｂ 半導体チップ３４、３５のオーバーハ
ング部
ング部
Claims (4)
- 【請求項１】 基板の表面側に形成された凹部に、この
凹部の開口面積より所定量小さい表面面積の半導体チッ
プを配設し、この半導体チップの表面上と半導体チップ
周囲の凹部及び前記基板の表面側に絶縁層を設け、その
絶縁層上に配線層を形成した半導体装置において、 前記半導体チップの表面を前記基板の表面から突出させ
たことを特徴とする半導体装置。 - 【請求項２】 基板の表面側に凹部を形成し、該凹部の
開口面積より所定量小さい表面面積の半導体チップを前
記凹部に配設し、該半導体チップの表面上と半導体チッ
プ周囲の凹部及び前記基板の表面側に絶縁層を設け、そ
の絶縁層上に配線層を形成する半導体装置の製造方法に
おいて、 前記半導体チップの表面を前記基板の表面から突出さ
せ、前記基板をその表面に垂直な回転中心軸のまわりに
回転させて、液状絶縁層材料を前記基板の表面側及び前
記チップの表面上に滴下さて固化させることにより前記
絶縁層を形成することを特徴とする半導体装置の製造方
法。 - 【請求項３】 基板の表面側に形成された凹部に、その
凹部の開口面積より所定量小さい表面面積の半導体チッ
プを配設し、該半導体チップの表面上と半導体チップ周
囲の凹部及び前記基板の表面側に絶縁層を設け、その絶
縁層上に配線層を形成した半導体装置において、 前記基板の凹部の開口部周囲と前記半導体チップの表面
周囲との間の一部を覆う遮蔽部を形成したことを特徴と
する半導体装置。 - 【請求項４】 基板の表面側に凹部を形成し、該凹部の
開口面積より所定量小さい表面面積の半導体チップを前
記凹部に配設し、該半導体チップの表面上と半導体チッ
プ周囲の凹部及び前記基板の表面側に絶縁層を設け、そ
の絶縁層上に配線層を形成する半導体装置の製造方法に
おいて、 (1) 前記基板の表面上に前記絶縁層の一部を構成する第
１絶縁層及び第２絶縁層を順次積層形成する工程と、 (2) 前記第２絶縁層に開口部を形成する工程と、 (3) 前記第２絶縁層をマスクとして前記開口部から前記
第１絶縁層に等方性エッチングをして前記第１絶縁層に
前記第２絶縁層の開口部よりも大面積の開口部を形成す
る工程と、 (4) 前記第１及び第２絶縁層をマスクとして両者の前記
開口部から前記基板をエッチングして前記凹部を形成す
る工程とを具備することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6042631A JP2979948B2 (ja) | 1994-03-14 | 1994-03-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6042631A JP2979948B2 (ja) | 1994-03-14 | 1994-03-14 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07249706A true JPH07249706A (ja) | 1995-09-26 |
| JP2979948B2 JP2979948B2 (ja) | 1999-11-22 |
Family
ID=12641370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6042631A Expired - Fee Related JP2979948B2 (ja) | 1994-03-14 | 1994-03-14 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979948B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354554A (ja) * | 1998-06-09 | 1999-12-24 | Tokin Corp | Ｉｃチップの封止方法およびｉｃカードの製造方法 |
| WO2003023745A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | Display apparatus and its manufacturing method |
| JP2019514229A (ja) * | 2016-04-04 | 2019-05-30 | ヴィシャイ セミコンダクター ゲゼルシャフト ミット ベシュレンクテル ハフツングＶｉｓｈａｙ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＧｍｂＨ | 電子ユニット |
-
1994
- 1994-03-14 JP JP6042631A patent/JP2979948B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354554A (ja) * | 1998-06-09 | 1999-12-24 | Tokin Corp | Ｉｃチップの封止方法およびｉｃカードの製造方法 |
| WO2003023745A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | Display apparatus and its manufacturing method |
| JP2019514229A (ja) * | 2016-04-04 | 2019-05-30 | ヴィシャイ セミコンダクター ゲゼルシャフト ミット ベシュレンクテル ハフツングＶｉｓｈａｙ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＧｍｂＨ | 電子ユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2979948B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895987B2 (ja) | 半導体装置およびその製造方法 | |
| US20040094841A1 (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
| US9698112B2 (en) | Semiconductor device including a protective film | |
| JP3302142B2 (ja) | 半導体装置の製造方法 | |
| US20040124546A1 (en) | Reliable integrated circuit and package | |
| JP2979948B2 (ja) | 半導体装置及びその製造方法 | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JP2665568B2 (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP2737979B2 (ja) | 半導体装置 | |
| JPH0327551A (ja) | 半導体装置の配線構造 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000243774A (ja) | 半導体装置の製造方法 | |
| JP2856489B2 (ja) | 半導体装置の製造方法 | |
| JPH11204576A (ja) | 半導体配線の構造 | |
| JP2005302816A (ja) | 半導体装置及びその製造方法 | |
| KR100618685B1 (ko) | 반도체소자의 패드영역 형성방법 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH06163688A (ja) | 半導体集積回路装置 | |
| JPS6211783B2 (ja) | ||
| JPH05283537A (ja) | 半導体装置の製造方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPH03188634A (ja) | 半導体装置 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6118341B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |