JPH07249724A - リードフレ−ムと外部回路との接続構造 - Google Patents
リードフレ−ムと外部回路との接続構造Info
- Publication number
- JPH07249724A JPH07249724A JP6065680A JP6568094A JPH07249724A JP H07249724 A JPH07249724 A JP H07249724A JP 6065680 A JP6065680 A JP 6065680A JP 6568094 A JP6568094 A JP 6568094A JP H07249724 A JPH07249724 A JP H07249724A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- external circuit
- lead
- circuit board
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 リードフレームをグランド層としても使用で
き、その結果、リードフレームのピン数を減らすことが
出来、しかも回路基板の設計の自由度を上げられ、さら
に発生する熱の放熱性の向上を可能とするリードフレー
ムと外部回路との接続構造を提供する。 【構成】 インナーリードとパッケージ１の内部回路と
を、また、アウターリードと外部回路基板５の信号用パ
ッド８とをそれぞれ電気的に接続させるリードフレーム
であって、少なくともリード２の一部表面が誘電体層３
で覆われ、さらに該誘電体層３の表面が導電層４で覆わ
れてなるリードフレームの前記導電層４を上記外部回路
基板５に設けたグランド用パッド６と接続する。また、
該外部回路基板５のグランド用パッド６の下にサーマル
ビア７を設ける。
き、その結果、リードフレームのピン数を減らすことが
出来、しかも回路基板の設計の自由度を上げられ、さら
に発生する熱の放熱性の向上を可能とするリードフレー
ムと外部回路との接続構造を提供する。 【構成】 インナーリードとパッケージ１の内部回路と
を、また、アウターリードと外部回路基板５の信号用パ
ッド８とをそれぞれ電気的に接続させるリードフレーム
であって、少なくともリード２の一部表面が誘電体層３
で覆われ、さらに該誘電体層３の表面が導電層４で覆わ
れてなるリードフレームの前記導電層４を上記外部回路
基板５に設けたグランド用パッド６と接続する。また、
該外部回路基板５のグランド用パッド６の下にサーマル
ビア７を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ、ＶＬＳＩ等に
代表される半導体集積回路素子（以下「半導体素子」と
称する。）の実装の際に用いられるいわゆるリードフレ
ームに係わり、詳しくは該リードフレームと外部回路と
の接続構造に関するものである。
代表される半導体集積回路素子（以下「半導体素子」と
称する。）の実装の際に用いられるいわゆるリードフレ
ームに係わり、詳しくは該リードフレームと外部回路と
の接続構造に関するものである。
【０００２】
【従来の技術】パッケージ内部に回路を有する半導体装
置の部品として使用される従来のリードフレームの接続
形態は図３に示すようなものであった。
置の部品として使用される従来のリードフレームの接続
形態は図３に示すようなものであった。
【０００３】すなわち、リードフレーム１１のインナー
リードは、パッケージ１０内部の半導体素子あるいは半
導体素子を搭載した回路基板の電極とワイヤボンディン
グにより接続され、一方、アウターリードは外部回路と
なる回路基板１２の信号用パッド（電極）１３と接続さ
れた形態であった。
リードは、パッケージ１０内部の半導体素子あるいは半
導体素子を搭載した回路基板の電極とワイヤボンディン
グにより接続され、一方、アウターリードは外部回路と
なる回路基板１２の信号用パッド（電極）１３と接続さ
れた形態であった。
【０００４】ところで、近年、半導体素子の電極密度は
増加する傾向にあり、これにしたがってリードの密度も
増加し、リード間隙が小さくなる傾向にある。そして、
リード間隙の減少に伴い、リードとリードとが近接した
場合に電磁的な干渉を起こし、特に高周波の信号を伝送
する場合にクロストークが発生し、良好な伝送特性が得
られないという問題が生じる。本発明者は、先に、かか
る問題を解決するべく、各リードの回りに誘電体層を介
して導電層を設けることによりリード間の電磁的な干渉
を防止するようにしたリードフレームについて提案して
いる。
増加する傾向にあり、これにしたがってリードの密度も
増加し、リード間隙が小さくなる傾向にある。そして、
リード間隙の減少に伴い、リードとリードとが近接した
場合に電磁的な干渉を起こし、特に高周波の信号を伝送
する場合にクロストークが発生し、良好な伝送特性が得
られないという問題が生じる。本発明者は、先に、かか
る問題を解決するべく、各リードの回りに誘電体層を介
して導電層を設けることによりリード間の電磁的な干渉
を防止するようにしたリードフレームについて提案して
いる。
【０００５】
【発明が解決しようとする課題】しかしながら、図３に
示すような従来のリードフレームの接続形態では、近接
するリード間の電磁的な干渉を防止して良好な高周波信
号の伝送特性を得ることが出来る上記リードフレームの
導電層をグランド層として有効に使用することが出来な
いという問題がある。
示すような従来のリードフレームの接続形態では、近接
するリード間の電磁的な干渉を防止して良好な高周波信
号の伝送特性を得ることが出来る上記リードフレームの
導電層をグランド層として有効に使用することが出来な
いという問題がある。
【０００６】本発明は、上記従来の問題に鑑み為された
もので、その目的とするところは、高周波の信号を伝送
する場合のクロストークの発生を防止し、良好な伝送特
性を得ることが出来る上記リードフレームをグランド層
としても使用できたり、また発生する熱の放熱性向上を
可能とする特徴を生かすことができ、その結果、リード
フレームのピン数を減らすことが出来、しかも回路基板
の設計の自由度を上げられることを可能とするリードフ
レームと外部回路との接続構造を提供することにある。
もので、その目的とするところは、高周波の信号を伝送
する場合のクロストークの発生を防止し、良好な伝送特
性を得ることが出来る上記リードフレームをグランド層
としても使用できたり、また発生する熱の放熱性向上を
可能とする特徴を生かすことができ、その結果、リード
フレームのピン数を減らすことが出来、しかも回路基板
の設計の自由度を上げられることを可能とするリードフ
レームと外部回路との接続構造を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明のリードフレームと外部回路との接続構造
は、インナーリードとパッケージ内部回路とを、また、
アウターリードと外部回路とをそれぞれ電気的に接続さ
せるリードフレームであって、少なくともリードの一部
表面が誘電体層で覆われ、さらに該誘電体層の少なくと
も一部表面が導電層で覆われてなるリードフレームの前
記導電層を前記外部回路となる基板に設けたグランド用
パッドと接続することを特徴としている。
め、本発明のリードフレームと外部回路との接続構造
は、インナーリードとパッケージ内部回路とを、また、
アウターリードと外部回路とをそれぞれ電気的に接続さ
せるリードフレームであって、少なくともリードの一部
表面が誘電体層で覆われ、さらに該誘電体層の少なくと
も一部表面が導電層で覆われてなるリードフレームの前
記導電層を前記外部回路となる基板に設けたグランド用
パッドと接続することを特徴としている。
【０００８】また、本発明のリードフレームと外部回路
との接続構造は、前記リードフレームの導電層と接続さ
れる前記外部回路のグランド用パッドの下にサーマルビ
アを設けることを特徴としている。
との接続構造は、前記リードフレームの導電層と接続さ
れる前記外部回路のグランド用パッドの下にサーマルビ
アを設けることを特徴としている。
【０００９】
【作用】本発明によると、リードの回りを誘電体層を介
して導電層で覆われたリードフレームの導電層を外部回
路となる基板のグランド用パッドと接続しているため、
グランド接続用のリードを設ける必要がなく、リードフ
レームのピン数を減らすことが出来る。しかも、リード
フレームの各リードはいずれもグランド層として使用で
きるため、回路の設計上の自由度が上がる。また、上記
外部回路のグランド用パッドの下にサーマルビアを設け
ることで放熱性を向上させることが可能となる。
して導電層で覆われたリードフレームの導電層を外部回
路となる基板のグランド用パッドと接続しているため、
グランド接続用のリードを設ける必要がなく、リードフ
レームのピン数を減らすことが出来る。しかも、リード
フレームの各リードはいずれもグランド層として使用で
きるため、回路の設計上の自由度が上がる。また、上記
外部回路のグランド用パッドの下にサーマルビアを設け
ることで放熱性を向上させることが可能となる。
【００１０】
【実施例】以下、添付図面を参照して本発明の実施例を
詳述する。
詳述する。
【００１１】図１は、本発明に係る一実施例の構成を示
す断面図である。
す断面図である。
【００１２】本実施例によれば、Ｃｕ合金等の金属製の
リードフレーム２のインナーリードは、パッケージ１内
部の半導体素子あるいは半導体素子を搭載した回路基板
の電極とワイヤボンディングにより接続され、一方、ア
ウターリードは外部回路となる回路基板５の信号用パッ
ド８と接続されている。なお、アウターリード先端部と
信号用パッド８とはハンダ９を用いて電気的に接合され
る。
リードフレーム２のインナーリードは、パッケージ１内
部の半導体素子あるいは半導体素子を搭載した回路基板
の電極とワイヤボンディングにより接続され、一方、ア
ウターリードは外部回路となる回路基板５の信号用パッ
ド８と接続されている。なお、アウターリード先端部と
信号用パッド８とはハンダ９を用いて電気的に接合され
る。
【００１３】上記リードフレーム２の各リードの回り
（内部回路および外部回路と接続するインナーリード先
端部およびアウターリード先端部は除く）は誘電体層３
を介して導電層４で覆われている。前述したように、こ
れによって各リード間の電磁的な干渉をなくし、高周波
信号を伝送する場合のクロストークの発生を防止して良
好な伝送特性が得られる。なお、上記誘電体層３は、リ
ードフレーム２のインナーリード先端部およびアウター
リード先端部を適当なマスク部材でマスクしてから、例
えばポリブタジエン変性品電着液を用い、電着条件：低
電圧７０Ｖ、キュア２００℃・１０分にて厚さ１５μｍ
程度の絶縁膜を設けることにより形成することが出来
る。また、上記導電層４は、上記絶縁膜の表面に、例え
ば無電解めっき法により、厚さ３μｍ程度のＣｕめっき
を施すことにより形成することが出来る。
（内部回路および外部回路と接続するインナーリード先
端部およびアウターリード先端部は除く）は誘電体層３
を介して導電層４で覆われている。前述したように、こ
れによって各リード間の電磁的な干渉をなくし、高周波
信号を伝送する場合のクロストークの発生を防止して良
好な伝送特性が得られる。なお、上記誘電体層３は、リ
ードフレーム２のインナーリード先端部およびアウター
リード先端部を適当なマスク部材でマスクしてから、例
えばポリブタジエン変性品電着液を用い、電着条件：低
電圧７０Ｖ、キュア２００℃・１０分にて厚さ１５μｍ
程度の絶縁膜を設けることにより形成することが出来
る。また、上記導電層４は、上記絶縁膜の表面に、例え
ば無電解めっき法により、厚さ３μｍ程度のＣｕめっき
を施すことにより形成することが出来る。
【００１４】本発明において、上述の如く、アウターリ
ードの先端部は外部回路基板５の信号用パッド８と接続
されているが、同時に、リードの回りに設けられた上記
導電層４は外部回路基板５に設けられたグランド用パッ
ド６と接続されている。なお、導電層４とグランド用パ
ッド６とはハンダ９を用いて電気的に接合される。ま
た、外部回路基板５に設けるグランド用パッド６および
信号用パッド８は図２に示すように配置されている。
ードの先端部は外部回路基板５の信号用パッド８と接続
されているが、同時に、リードの回りに設けられた上記
導電層４は外部回路基板５に設けられたグランド用パッ
ド６と接続されている。なお、導電層４とグランド用パ
ッド６とはハンダ９を用いて電気的に接合される。ま
た、外部回路基板５に設けるグランド用パッド６および
信号用パッド８は図２に示すように配置されている。
【００１５】したがって、リードフレームの各リードは
グランド層としても使用できるようになり、グランド接
続用のリードを設ける必要がなく、リードフレームのピ
ン数を減らすことが出来る。しかも、リードフレームの
各リードはいずれをグランド層としても使用できるの
で、回路設計上の自由度が大きくなる。
グランド層としても使用できるようになり、グランド接
続用のリードを設ける必要がなく、リードフレームのピ
ン数を減らすことが出来る。しかも、リードフレームの
各リードはいずれをグランド層としても使用できるの
で、回路設計上の自由度が大きくなる。
【００１６】また、本実施例では、図１に示すように、
外部回路基板５のグランド用パッド６の下にサーマルビ
ア７を設けている。該サーマルビア７は、外部回路基板
５の裏面に貫通するように設けられた複数のスルーホー
ルで、該スルーホールの内周面は金属で被覆されてい
る。このようなサーマルビア７を設けることにより、内
部で発生する熱の放熱性を向上させることが可能とな
る。
外部回路基板５のグランド用パッド６の下にサーマルビ
ア７を設けている。該サーマルビア７は、外部回路基板
５の裏面に貫通するように設けられた複数のスルーホー
ルで、該スルーホールの内周面は金属で被覆されてい
る。このようなサーマルビア７を設けることにより、内
部で発生する熱の放熱性を向上させることが可能とな
る。
【００１７】
【発明の効果】以上詳細に説明したように、本発明のリ
ードフレームと外部回路との接続構造によれば、リード
の回りを誘電体層を介して導電層で覆われたリードフレ
ームの導電層を外部回路となる基板のグランド用パッド
と接続しているため、リードフレームをグランド層とし
ても使用でき、グランド接続用のリードを設ける必要が
なく、リードフレームのピン数を減らすことが出来る。
しかも、リードフレームの各リードはいずれもグランド
層として使用できるため、回路の設計上の自由度が上が
るという優れた効果を奏する。
ードフレームと外部回路との接続構造によれば、リード
の回りを誘電体層を介して導電層で覆われたリードフレ
ームの導電層を外部回路となる基板のグランド用パッド
と接続しているため、リードフレームをグランド層とし
ても使用でき、グランド接続用のリードを設ける必要が
なく、リードフレームのピン数を減らすことが出来る。
しかも、リードフレームの各リードはいずれもグランド
層として使用できるため、回路の設計上の自由度が上が
るという優れた効果を奏する。
【００１８】また、上記外部回路のグランド用パッドの
下にサーマルビアを設けることにより放熱性を向上させ
ることが可能となるという効果も奏する。
下にサーマルビアを設けることにより放熱性を向上させ
ることが可能となるという効果も奏する。
【図１】本発明に係るリードフレームと外部回路との接
続構造の一実施例を示す断面図である。
続構造の一実施例を示す断面図である。
【図２】本発明に係わる外部回路基板の平面図である。
【図３】従来のリードフレームと外部回路との接続構造
を示す断面図である。
を示す断面図である。
１ パッケージ ２ リード ３ 誘電体層 ４ 導電層 ５ 外部回路基板 ６ グランド用パッド ７ サーマルビア ８ 信号用パッド ９ ハンダ １０ パッケージ １１ リード １２ 外部回路基板 １３ 信号用パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 淳 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内
Claims (2)
- 【請求項１】 インナーリードとパッケージ内部回路と
を、また、アウターリードと外部回路とをそれぞれ電気
的に接続させるリードフレームであって、少なくともリ
ードの一部表面が誘電体層で覆われ、さらに該誘電体層
の少なくとも一部表面が導電層で覆われてなるリードフ
レームの前記導電層を前記外部回路となる基板に設けた
グランド用パッドと接続することを特徴とするリードフ
レームと外部回路との接続構造。 - 【請求項２】 前記リードフレームの導電層と接続され
る前記外部回路のグランド用パッドの下にサーマルビア
を設けることを特徴とする請求項１記載のリードフレー
ムと外部回路との接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6065680A JPH07249724A (ja) | 1994-03-09 | 1994-03-09 | リードフレ−ムと外部回路との接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6065680A JPH07249724A (ja) | 1994-03-09 | 1994-03-09 | リードフレ−ムと外部回路との接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249724A true JPH07249724A (ja) | 1995-09-26 |
Family
ID=13293969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6065680A Pending JPH07249724A (ja) | 1994-03-09 | 1994-03-09 | リードフレ−ムと外部回路との接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249724A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060065A (ja) * | 2004-08-20 | 2006-03-02 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US7049696B2 (en) | 2002-08-02 | 2006-05-23 | Fuji Photo Film Co., Ltd. | IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device |
| JPWO2004068923A1 (ja) * | 2003-01-28 | 2006-05-25 | 日本シイエムケイ株式会社 | メタルコア多層プリント配線板 |
-
1994
- 1994-03-09 JP JP6065680A patent/JPH07249724A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049696B2 (en) | 2002-08-02 | 2006-05-23 | Fuji Photo Film Co., Ltd. | IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device |
| JPWO2004068923A1 (ja) * | 2003-01-28 | 2006-05-25 | 日本シイエムケイ株式会社 | メタルコア多層プリント配線板 |
| JP2009021627A (ja) * | 2003-01-28 | 2009-01-29 | Cmk Corp | メタルコア多層プリント配線板 |
| JP4669392B2 (ja) * | 2003-01-28 | 2011-04-13 | 日本シイエムケイ株式会社 | メタルコア多層プリント配線板 |
| JP2006060065A (ja) * | 2004-08-20 | 2006-03-02 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JPH1041434A (ja) | 半導体装置およびその製造方法 | |
| JPH06275741A (ja) | 半導体装置 | |
| JP3419915B2 (ja) | リードレスタイプ半導体モジュール | |
| JPH1022326A (ja) | 半導体装置の実装構造 | |
| JPH07249724A (ja) | リードフレ−ムと外部回路との接続構造 | |
| JPH10214928A (ja) | プリント配線板 | |
| JP2011187683A (ja) | 配線基板及び半導体装置 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JP2799465B2 (ja) | 磁性合金層被覆回路基板 | |
| JP2845218B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH07147353A (ja) | 半導体装置 | |
| JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
| JP2003243439A (ja) | 半導体装置およびその製造方法 | |
| JPH05226500A (ja) | 実装回路基板 | |
| JPH05144821A (ja) | 半導体装置 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JPH0741161Y2 (ja) | 混成集積回路 | |
| JPH08139229A (ja) | 半導体素子搭載用配線基板とそれを用いた半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS62269349A (ja) | 半導体装置 | |
| JP2971624B2 (ja) | 半導体集積回路装置およびこれを用いた半導体装置 | |
| JPH0672243U (ja) | 半導体装置 | |
| JP2943987B2 (ja) | 電子部品搭載用基板 | |
| JPH0897315A (ja) | 表面実装型半導体装置 |