JPH07249987A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 【目的】本発明は周波数シンセサイザに関し、その目的
は、任意の分数に設定でき高速動作が可能な分周器を設
けることにより、位相雑音の低減などをはかることにあ
る。 【構成】プリスケーラ３、プログラマブルカウンタ５、
スワローカウンタ７の動作は制御信号１６によりｖｃｏ
の出力をＮ，Ｎ＋１分周するように切り替わる。これを
分周値カウント部によりＰ周期のうちＱ周期の間だけＮ
＋１分周し、それ以外はＮ分周する。この周期的な切り
替えにより分周器の平均的な分周値は、Ｎ＋Ｑ／Ｐとな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は周波数シンセサイザに関
し、特に無線通信において、低位相雑音が必要である周
波数シンセサイザに関する。

【０００２】

【従来の技術】従来のＰＬＬ周波数シンセサイザでは分
周値が整数であるため、比較周波数は必要な周波数間隔
と同じ値である必要があり、これにより分周値も制限を
受ける。しかしＰＬＬループの位相同期範囲におけるル
ープゲインは分周値Ｎに反比例して下がり、これがキャ
リアレベルと位相雑音との比（Ｃ／Ｎ）を制限すること
になる。

【０００３】このためキャリアのごく近傍の位相雑音が
問題となるシステムでは分周値を小さくすることが、位
相雑音低減のため必要である。

【０００４】そこで特開昭６１−１０９３２４号公報に
あるような、分周値を整数以外にも設定できるように
し、比較周波数よりも小さい周波数間隔にできる方法が
考えられた。

【０００５】

【発明が解決しようとする課題】本発明では分周器の構
成を変え、高周波の周波数シンセサイザに応用できるよ
う従来の欠点の解決を目的とする。

【０００６】さらに小数点以下の分周値の設定を、任意
の分数にて簡単に設定する手段を提供する。

【０００７】

【発明を解決するための手段】分周器がＮ，Ｎ＋１の二
つに切り替わり、さらにＰ回の分周のうちＱ回をＮ＋１
分周、それ以外をＮ分周とする制御回路を付加した分周
器による。

【０００８】

【作用】前記分周器を用いた周波数シンセサイザでは、
分周値を任意の分数に設定できることにより、分周値が
周波数の設定間隔によらず自由に設定できる。

【０００９】

【実施例】図１は本発明の一実施例を示すブロック図で
ある。図１において１はｖｃｏである、この出力２を分
周値がｐ，ｐ＋１に切り替えが可能なプリスケーラ３に
入力する。プリスケーラの出力４をｎカウントのプログ
ラマブルカウンタ及び、Ａカウントのスワローカウンタ
にそれぞれ入力する。前記プログラマブルカウンタ出力
と、スワローカウンタ出力とにより制御されるフリップ
フロップの出力１１で、前記プリスケーラの分周値を切
り替る。この動作を示したのが図２のタイミングチャー
トである、左の番号は図１に対応する。

【００１０】まずプログラマブルカウンタの出力でカウ
ント値ｎ、Ａが同時に読み込まれるとともに、フリップ
フロップ１０がセットされる。ここでプリスケーラは、
ｐ＋１分周になる。プリスケーラがＡ周期、分周を行う
とスワローカウンタが出力パルスを出しフリップフロッ
プ１０がリセットされる。ここでプリスケーラはｐ分周
になる。プログラマブルカウンタのカウント終了時点で
再度プログラマブルカウンタ及び、スワローカウンタに
設定値が読み込まれ前記動作を繰り返す。ｖｃｏ出力２
からプログラマブルカウンタ出力９まで全体の分周値Ｎ
＝ｎ＊ｐ＋Ａとなる。

【００１１】さらに分数値カウンタからの制御信号１６
により、スワローカウンタは設定値をＡ＋１とする手段
を持つ。スワローカウンタの設定値をＡ＋１に選択した
場合、全体の分周値はＭ＝ｐ＊ｎ＋Ａ＋１＝Ｎ＋１とな
る。プリスケーラ，プログラマブルカウンタ，スワロー
カウンタを合わせた全体としての動作は、制御信号１６
によりＮ，Ｎ＋１の分周が切り替え可能な分周器とな
る。これが通常のスワローカウンタ方式と異なる点であ
る。

【００１２】図３は分数値カウンタの構成である。図４
はスワローカウンタの制御信号１６のタイミングチャー
トである。図３，４とも対応する部分は図１と同じ番号
である。この制御回路で分周期はＰ周期のうちＱ周期の
間だけＮ＋１分周し、それ以外はＮ分周する。この周期
的な切り替えにより分周器の平均的な分周値は、Ｎ＋Ｑ
／Ｐとなる。

【００１３】メインカウンタ出力９は位相比較器１３の
一方の入力端子に接続され、もう一方の入力端子に基準
周波数を入力し、位相比較器の出力はループフィルタを
介してｖｃｏの制御端子に入力する。

【００１４】

【発明の効果】本発明によれば、プリスケーラを用いる
事により動作周波数を上げることができ、かつ分周値Ｎ
が連続して設定できる。

【００１５】分周値の少数以下をＰ，Ｑの値により任意
の分数値に設定が可能となり、周波数シンセサイザの設
計の自由度が増す。

【００１６】さらに分周値を小さくできることにより位
相雑音の低減ができる。

【図面の簡単な説明】

【図１】本発明の１実施例を示したブロック図である。

【図２】分周器の動作を示したタイミングチャートであ
る。

【図３】スワローカウンタ制御信号１６を発生する部分
の回路図である。

【図４】スワローカウンタ制御信号１６のタイミングチ
ャートである。

【符号の説明】

１…電圧制御発信器（ｖｃｏ）、３…プリスケーラ、５
…プログラマブルカウンタ、７…スワローカウンタ、１
０…フリップフロップ、１２…分数値カウンタ、１３…
位相比較期、１４…ループフィルタ、１５…基準周波数
発信源。

Claims (2)

【特許請求の範囲】
1. 【請求項１】制御電圧により周波数が可変できる発信器
   （ｖｃｏ）と、この出力端子に接続され設定可能な分周
   値Ｎでｖｃｏの出力周波数を分周する分周器と、この分
   周器出力に接続された第一の端子と、基準周波数発信器
   に接続された第二の端子を持ち、この二つの入力の位相
   差を検出する位相比較器、この位相比較器の出力端子を
   前記ｖｃｏの制御端子にループフィルタを通して接続さ
   れ、基準周波数のＮ倍の周波数を前記ｖｃｏが出力する
   ＰＬＬ周波数シンセサイザにおいて、前記分周器が複数
   の分周値に切り替わる手段を持ち、さらに分周値の周期
   的な切り替えを制御する手段を持つことにより、一周期
   の平均的な分周値が、整数以外の値となるよう設定出来
   る事を特徴とする周波数シンセサイザ。
2. 【請求項２】前記分周器が、２モジュラスプリスケー
   ラ，プログラマブルカウンタ，スワローカウンタにより
   構成されたスワローカウンタ方式のカウンタであり、こ
   の分周値はＮ，Ｎ＋１の二つに切り替わり、さらにＰ回
   の分周のうちＱ回をＮ＋１分周、それ以外をＮ分周とす
   る制御回路を持つことを特徴とする請求項１記載の周波
   数シンセサイザ。