JPH07254292A - 不揮発性メモリおよびこの不揮発性メモリを用いたマイクロコンピュータ - Google Patents
不揮発性メモリおよびこの不揮発性メモリを用いたマイクロコンピュータInfo
- Publication number
- JPH07254292A JPH07254292A JP4410794A JP4410794A JPH07254292A JP H07254292 A JPH07254292 A JP H07254292A JP 4410794 A JP4410794 A JP 4410794A JP 4410794 A JP4410794 A JP 4410794A JP H07254292 A JPH07254292 A JP H07254292A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- memory array
- volatile memory
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 １つの不揮発性メモリに書き込みを行ってい
るときでも、これと並行して他のアドレスをアクセスし
て読み出しを実行可能にする。 【構成】 第１のアドレスレジスタ６ａにセットされた
アドレスを選択して、第１の不揮発性メモリアレイ１ａ
に対して第１のデータレジスタ７ａにセットされたデー
タの書き込みを行っている期間中に、コントロール回路
５によって、第２のアドレスレジスタ６ｂにセットされ
たアドレスを選択して第２の不揮発性メモリアレイ１ｂ
から第２のデータレジスタ７ｂにデータを格納する。
るときでも、これと並行して他のアドレスをアクセスし
て読み出しを実行可能にする。 【構成】 第１のアドレスレジスタ６ａにセットされた
アドレスを選択して、第１の不揮発性メモリアレイ１ａ
に対して第１のデータレジスタ７ａにセットされたデー
タの書き込みを行っている期間中に、コントロール回路
５によって、第２のアドレスレジスタ６ｂにセットされ
たアドレスを選択して第２の不揮発性メモリアレイ１ｂ
から第２のデータレジスタ７ｂにデータを格納する。
Description
【０００１】
【産業上の利用分野】この発明は、不揮発性半導体メモ
リ、特に電気的に書き換え可能な不揮発性メモリおよび
この不揮発性メモリを用いたマイクロコンピュータに関
するものである。
リ、特に電気的に書き換え可能な不揮発性メモリおよび
この不揮発性メモリを用いたマイクロコンピュータに関
するものである。
【０００２】
【従来の技術】不揮発性メモリとしてのＥＥＰＲＯＭ
は、電気的に書き換えが可能で、かつＲＯＭのように電
源が切れてもデータを失わない特徴をもっているため、
マイクロプロセッサ、ＲＡＭ、ＲＯＭおよび周辺機能を
搭載した１チップマイクロコンピュータ（ＭＣＵ）に内
蔵させた製品が開発されている。ＥＥＰＲＯＭがマイク
ロコンピュータに内蔵された場合でも、あるいは単体と
して用いられる場合でも、データの書き換えを行う方法
は、次のようになっている。
は、電気的に書き換えが可能で、かつＲＯＭのように電
源が切れてもデータを失わない特徴をもっているため、
マイクロプロセッサ、ＲＡＭ、ＲＯＭおよび周辺機能を
搭載した１チップマイクロコンピュータ（ＭＣＵ）に内
蔵させた製品が開発されている。ＥＥＰＲＯＭがマイク
ロコンピュータに内蔵された場合でも、あるいは単体と
して用いられる場合でも、データの書き換えを行う方法
は、次のようになっている。
【０００３】図４はかかるＥＥＰＲＯＭのデータの書き
換え手順を示すフローチャートであり、これによれば、
先ず、外部からの命令によりアドレスの指定を行い（ス
テップＳＴ１）、次に、このアドレス対応のデータを設
定すると（ステップＳＴ２）、電気的にデータの書き換
えが開始され（ステップＳＴ３）、このデータの書き換
えを一定期間行った後終了する（ステップＳＴ４）。こ
の場合において、上記データの書き換えが始まると、Ｅ
ＥＰＲＯＭは数ｍｓ程度のウエイト時間（書き込み時
間）が必要であり、その間、マイクロコンピュータ自体
は別の処理をすればよいわけであるが、ＥＥＰＲＯＭそ
のものは、何の命令をも受け付けない全くのデッド状態
になる。
換え手順を示すフローチャートであり、これによれば、
先ず、外部からの命令によりアドレスの指定を行い（ス
テップＳＴ１）、次に、このアドレス対応のデータを設
定すると（ステップＳＴ２）、電気的にデータの書き換
えが開始され（ステップＳＴ３）、このデータの書き換
えを一定期間行った後終了する（ステップＳＴ４）。こ
の場合において、上記データの書き換えが始まると、Ｅ
ＥＰＲＯＭは数ｍｓ程度のウエイト時間（書き込み時
間）が必要であり、その間、マイクロコンピュータ自体
は別の処理をすればよいわけであるが、ＥＥＰＲＯＭそ
のものは、何の命令をも受け付けない全くのデッド状態
になる。
【０００４】図５は従来のマイクロコンピュータに内蔵
されたＥＥＰＲＯＭを示すブロック図であり、図におい
て、１はＥＥＰＲＯＭメモリアレイ、２は高電圧デコー
ダ、３はアドレスデコーダ、４はこれらの高電圧デコー
ダ２およびアドレスデコーダ３に高電圧（Ｖｐｐ）を印
加する昇圧回路、５は上記昇圧回路４とともに後述のア
ドレスレジスタ，データレジスタおよびタイマの動作を
制御するコントロール回路、６は外部からの命令による
アドレスがセットされるアドレスレジスタ、７はデータ
がセットされるデータレジスタ、８はデータバス、９は
上記のタイマである。
されたＥＥＰＲＯＭを示すブロック図であり、図におい
て、１はＥＥＰＲＯＭメモリアレイ、２は高電圧デコー
ダ、３はアドレスデコーダ、４はこれらの高電圧デコー
ダ２およびアドレスデコーダ３に高電圧（Ｖｐｐ）を印
加する昇圧回路、５は上記昇圧回路４とともに後述のア
ドレスレジスタ，データレジスタおよびタイマの動作を
制御するコントロール回路、６は外部からの命令による
アドレスがセットされるアドレスレジスタ、７はデータ
がセットされるデータレジスタ、８はデータバス、９は
上記のタイマである。
【０００５】次に動作について説明する。まず、１チッ
プマイクロコンピュータに内蔵されたマイクロプロセッ
サ（ＣＰＵ）からの命令にもとづく制御信号Ｂ，Ｃによ
り、データバス８を介してデータレジスタ７およびアド
レスレジスタ６にデータおよびアドレスがセットされ
る。次に、コントロール回路５からの書き込みスタート
信号である制御信号Ａ，ＤによりＥＥＰＲＯＭメモリア
レイ１への書き込みがスタートする。すなわち、制御信
号Ａの出力により昇圧回路４が動作し、所定の高電圧が
アドレスデコーダ３および高電圧デコーダ２に印加され
て、指定したアドレスのＥＥＰＲＯＭメモリアレイ１に
対し、データレジスタ７に設定された値を、タイマ９に
より設定された期間に書き込む。
プマイクロコンピュータに内蔵されたマイクロプロセッ
サ（ＣＰＵ）からの命令にもとづく制御信号Ｂ，Ｃによ
り、データバス８を介してデータレジスタ７およびアド
レスレジスタ６にデータおよびアドレスがセットされ
る。次に、コントロール回路５からの書き込みスタート
信号である制御信号Ａ，ＤによりＥＥＰＲＯＭメモリア
レイ１への書き込みがスタートする。すなわち、制御信
号Ａの出力により昇圧回路４が動作し、所定の高電圧が
アドレスデコーダ３および高電圧デコーダ２に印加され
て、指定したアドレスのＥＥＰＲＯＭメモリアレイ１に
対し、データレジスタ７に設定された値を、タイマ９に
より設定された期間に書き込む。
【０００６】このタイマ９により設定された値は、例え
ば数ｍｓ〜１０ｍｓ程度であり、タイマ９が設定値に達
すると、制御信号Ｅがストップ信号として出力され、昇
圧回路４の動作が中止される。従って、データの書き込
みが終了する。
ば数ｍｓ〜１０ｍｓ程度であり、タイマ９が設定値に達
すると、制御信号Ｅがストップ信号として出力され、昇
圧回路４の動作が中止される。従って、データの書き込
みが終了する。
【０００７】なお、このような従来の技術に類似するも
のとして米国特許４３８２２７９号がある。
のとして米国特許４３８２２７９号がある。
【０００８】
【発明が解決しようとする課題】従来のＥＥＰＲＯＭは
以上のように構成されているので、ＥＥＰＲＯＭのある
指定したアドレスでのデータの書き込みを行っていると
きは、その書き込み時間中、そのＥＥＰＲＯＭの他のア
ドレスについては、全くのデッド状態、つまり何の命令
も受け付けない状態になってしまうため、例えば、この
書き込み期間中に別のアドレスの読み出しを行うことは
できないなどの問題点があった。
以上のように構成されているので、ＥＥＰＲＯＭのある
指定したアドレスでのデータの書き込みを行っていると
きは、その書き込み時間中、そのＥＥＰＲＯＭの他のア
ドレスについては、全くのデッド状態、つまり何の命令
も受け付けない状態になってしまうため、例えば、この
書き込み期間中に別のアドレスの読み出しを行うことは
できないなどの問題点があった。
【０００９】請求項１ないし３の発明は上記のような問
題点を解消するためになされたものであり、書き込みを
行っているときでも、これに並行して他のアドレスをア
クセスして読み出しを可能にする不揮発性メモリを得る
ことを目的とする。
題点を解消するためになされたものであり、書き込みを
行っているときでも、これに並行して他のアドレスをア
クセスして読み出しを可能にする不揮発性メモリを得る
ことを目的とする。
【００１０】請求項４の発明は内蔵したＥＥＰＲＯＭに
データの書き込みを行っているときに、そのＥＥＰＲＯ
Ｍからデータを読み出せるマイクロコンピュータを得る
ことを目的とする。
データの書き込みを行っているときに、そのＥＥＰＲＯ
Ｍからデータを読み出せるマイクロコンピュータを得る
ことを目的とする。
【００１１】
【課題を解決するための手段】請求項１の発明に係る不
揮発性メモリは、第１のアドレスレジスタにセットされ
たアドレスを選択して、第１の不揮発性メモリアレイに
対して第１のデータレジスタにセットされたデータの書
き込みを行っている期間中に、コントロール回路によっ
て、第２のアドレスレジスタにセットされたアドレスを
選択して、第２の不揮発性メモリアレイから第２のデー
タレジスタにデータを格納するようにしたものである。
揮発性メモリは、第１のアドレスレジスタにセットされ
たアドレスを選択して、第１の不揮発性メモリアレイに
対して第１のデータレジスタにセットされたデータの書
き込みを行っている期間中に、コントロール回路によっ
て、第２のアドレスレジスタにセットされたアドレスを
選択して、第２の不揮発性メモリアレイから第２のデー
タレジスタにデータを格納するようにしたものである。
【００１２】請求項２の発明に係る不揮発性メモリは、
不揮発性メモリアレイに対する書き込み時間をカウント
するタイマを設け、不揮発性メモリアレイに対して特定
のアドレスを選択してデータを書込んでいる期間中に、
コントロール回路によりアドレスおよびデータの退避を
行わせて、上記不揮発性メモリアレイの他のアドレスの
データを読み出させ、この読み出し終了後、書き込み必
要時間から上記書き込み時間を差し引いた時間内で上記
退避を解除し、上記書き込みを再開させるようにしたも
のである。
不揮発性メモリアレイに対する書き込み時間をカウント
するタイマを設け、不揮発性メモリアレイに対して特定
のアドレスを選択してデータを書込んでいる期間中に、
コントロール回路によりアドレスおよびデータの退避を
行わせて、上記不揮発性メモリアレイの他のアドレスの
データを読み出させ、この読み出し終了後、書き込み必
要時間から上記書き込み時間を差し引いた時間内で上記
退避を解除し、上記書き込みを再開させるようにしたも
のである。
【００１３】請求項３の発明に係る不揮発性メモリは、
請求項１または２記載の発明に係るものにおいて、書き
込みの際に不揮発性メモリアレイのアドレスの複数同時
選択が可能になっているものである。
請求項１または２記載の発明に係るものにおいて、書き
込みの際に不揮発性メモリアレイのアドレスの複数同時
選択が可能になっているものである。
【００１４】請求項４の発明に係るマイクロコンピュー
タは、請求項１ないし３記載の発明に係る不揮発性メモ
リを内蔵したものである。
タは、請求項１ないし３記載の発明に係る不揮発性メモ
リを内蔵したものである。
【００１５】
【作用】請求項１の発明における不揮発性メモリは、特
定のアドレスの電気的に書き換え可能な不揮発性メモリ
アレイへの書き込みの最中に、コントロール回路により
他のアドレスの電気的に書き換え可能な不揮発性メモリ
アレイへのアクセスおよびデータの読み出しを可能にし
て、データの書き込みと読み出しを並行して実行させ、
システムの効率を上げる。
定のアドレスの電気的に書き換え可能な不揮発性メモリ
アレイへの書き込みの最中に、コントロール回路により
他のアドレスの電気的に書き換え可能な不揮発性メモリ
アレイへのアクセスおよびデータの読み出しを可能にし
て、データの書き込みと読み出しを並行して実行させ、
システムの効率を上げる。
【００１６】請求項２の発明における不揮発性メモリ
は、特定のアドレスの電気的に書き換え可能な不揮発性
メモリアレイへアクセスを行って書き込みをしている最
中に、他のアドレスのアクセスがなされて読み出しが行
われるときには、コントロール回路により、その書き込
みを中断して書き込みされるアドレスおよびデータを退
避させ、読み出し終了後、残った書き込み必要時間内で
上記退避を解除し、書き込みを再び実行可能にする。
は、特定のアドレスの電気的に書き換え可能な不揮発性
メモリアレイへアクセスを行って書き込みをしている最
中に、他のアドレスのアクセスがなされて読み出しが行
われるときには、コントロール回路により、その書き込
みを中断して書き込みされるアドレスおよびデータを退
避させ、読み出し終了後、残った書き込み必要時間内で
上記退避を解除し、書き込みを再び実行可能にする。
【００１７】請求項３の発明における不揮発性メモリ
は、書き込みの際に電気的に書き換え可能な不揮発メモ
リの複数のアドレスを同時に選択している場合でも、読
み出しを可能にする。
は、書き込みの際に電気的に書き換え可能な不揮発メモ
リの複数のアドレスを同時に選択している場合でも、読
み出しを可能にする。
【００１８】請求項４の発明における不揮発性メモリ
は、請求項１ないし３記載の発明に係る不揮発性メモリ
と同様の作用を果たす。
は、請求項１ないし３記載の発明に係る不揮発性メモリ
と同様の作用を果たす。
【００１９】
実施例１．以下、請求項１の発明の一実施例を図につい
て説明する。図１において、１ａ，１ｂは電気的に書き
換え可能な第１，第２のＥＥＰＲＯＭメモリアレイ（不
揮発性メモリアレイ）、２ａ，２ｂは各ＥＥＰＲＯＭメ
モリアレイ１ａ，１ｂごとに設けられた第１，第２の高
電圧デコーダ、３ａ，３ｂは第１，第２のアドレスデコ
ーダ、４は昇圧回路、５は上記昇圧回路４とともに、各
ＥＥＰＲＯＭメモリアレイ１ａ，１ｂ対応の第１，第２
のアドレスレジスタ６ａ，６ｂおよび第１，第２のデー
タレジスタ７ａ，７ｂの動作を制御するコントロール回
路、８は１チップマイクロコンピュータ内のデータバ
ス、９はタイマである。
て説明する。図１において、１ａ，１ｂは電気的に書き
換え可能な第１，第２のＥＥＰＲＯＭメモリアレイ（不
揮発性メモリアレイ）、２ａ，２ｂは各ＥＥＰＲＯＭメ
モリアレイ１ａ，１ｂごとに設けられた第１，第２の高
電圧デコーダ、３ａ，３ｂは第１，第２のアドレスデコ
ーダ、４は昇圧回路、５は上記昇圧回路４とともに、各
ＥＥＰＲＯＭメモリアレイ１ａ，１ｂ対応の第１，第２
のアドレスレジスタ６ａ，６ｂおよび第１，第２のデー
タレジスタ７ａ，７ｂの動作を制御するコントロール回
路、８は１チップマイクロコンピュータ内のデータバ
ス、９はタイマである。
【００２０】次に動作について説明する。まず、１チッ
プマイクロコンピュータにおけるマイクロプロセッサか
らの命令にもとづく制御信号Ｃ１により、データバス８
を介して第１のアドレスレジスタ６ａにアドレスが設定
され、また、制御信号Ｂ１によりデータバス８を介して
第１のデータレジスタ７ａに所定のデータが設定され
る。
プマイクロコンピュータにおけるマイクロプロセッサか
らの命令にもとづく制御信号Ｃ１により、データバス８
を介して第１のアドレスレジスタ６ａにアドレスが設定
され、また、制御信号Ｂ１によりデータバス８を介して
第１のデータレジスタ７ａに所定のデータが設定され
る。
【００２１】次に、コントロール回路５からの書き込み
スタート信号である制御信号Ａ，Ｄが出力され、これに
より第１のＥＥＰＲＯＭメモリアレイ１ａの書き込みが
スタートする。そして、制御信号Ａにより、昇圧回路４
が動作し、所定の高電圧が第１のアドレスデコーダ３ａ
および第１の高電圧デコーダ２ａに印加され、指定され
たアドレスの第１のＥＥＰＲＯＭメモリアレイ１ａに、
第１のデータレジスタ７ａに設定されたデータをタイマ
９で設定した期間書き込む。
スタート信号である制御信号Ａ，Ｄが出力され、これに
より第１のＥＥＰＲＯＭメモリアレイ１ａの書き込みが
スタートする。そして、制御信号Ａにより、昇圧回路４
が動作し、所定の高電圧が第１のアドレスデコーダ３ａ
および第１の高電圧デコーダ２ａに印加され、指定され
たアドレスの第１のＥＥＰＲＯＭメモリアレイ１ａに、
第１のデータレジスタ７ａに設定されたデータをタイマ
９で設定した期間書き込む。
【００２２】一方、かかる書き込み期間中に、他のアド
レスの読み出しを行うときは、外部からの命令により第
２のアドレスレジスタ６ｂにまず第２のアドレスが設定
される。次に、コントロール回路５は第２のアドレスレ
ジスタ６ｂに制御信号Ｃ２を出力し、これにもとづき第
２のアドレスデコーダ３ｂが動作し、第２のＥＥＰＲＯ
Ｍメモリアレイ１ｂのデータを読み出して、第２のデー
タレジスタ７ｂへ格納する。
レスの読み出しを行うときは、外部からの命令により第
２のアドレスレジスタ６ｂにまず第２のアドレスが設定
される。次に、コントロール回路５は第２のアドレスレ
ジスタ６ｂに制御信号Ｃ２を出力し、これにもとづき第
２のアドレスデコーダ３ｂが動作し、第２のＥＥＰＲＯ
Ｍメモリアレイ１ｂのデータを読み出して、第２のデー
タレジスタ７ｂへ格納する。
【００２３】すなわち、かかる第１のＥＥＰＲＯＭメモ
リアレイ１ａへの書き込みは、第２のＥＥＰＲＯＭメモ
リアレイ１ｂからのデータの読み出しや格納の動作に対
し全く影響を受けることなく、タイマ９で設定時間をカ
ウント後、制御信号Ｅを昇圧回路４に入力することで共
に終了する。
リアレイ１ａへの書き込みは、第２のＥＥＰＲＯＭメモ
リアレイ１ｂからのデータの読み出しや格納の動作に対
し全く影響を受けることなく、タイマ９で設定時間をカ
ウント後、制御信号Ｅを昇圧回路４に入力することで共
に終了する。
【００２４】実施例２．図２は請求項２の発明の一実施
例を示し、図において、６ｃ，７ｃはアドレスレジスタ
６およびデータレジスタ７のアドレスおよびデータをそ
れぞれ一時退避させるのに用いる退避用のアドレスレジ
スタおよび退避用のデータレジスタである。
例を示し、図において、６ｃ，７ｃはアドレスレジスタ
６およびデータレジスタ７のアドレスおよびデータをそ
れぞれ一時退避させるのに用いる退避用のアドレスレジ
スタおよび退避用のデータレジスタである。
【００２５】また、１は単一のＥＥＰＲＯＭメモリアレ
イ（不揮発性メモリアレイ）、２は高電圧デコーダ、３
はアドレスデコーダ、４は昇圧回路、８はデータバス、
９はタイマであり、これらは基本的に図３に示したもの
と同様の機能を有し、コントロール回路９がＥＥＰＲＯ
Ｍメモリアレイ１の書き込みおよび読み出しを切換制御
するように機能する。
イ（不揮発性メモリアレイ）、２は高電圧デコーダ、３
はアドレスデコーダ、４は昇圧回路、８はデータバス、
９はタイマであり、これらは基本的に図３に示したもの
と同様の機能を有し、コントロール回路９がＥＥＰＲＯ
Ｍメモリアレイ１の書き込みおよび読み出しを切換制御
するように機能する。
【００２６】次に動作について説明する。まず、外部か
らの命令により制御信号Ｑが活性化され、これによりコ
ントロール回路５が制御信号Ｂ，Ｃを出力してデータレ
ジスタ７およびアドレスレジスタ６にデータおよびアド
レスがセットされる。次に、コントロール回路５が制御
信号Ａ，Ｄを出力して書き込みをスタートし、制御信号
Ａ，Ｅにより昇圧回路４が動作を開始して、所定の高電
圧を高電圧デコーダ２およびアドレスデコーダ３に印加
する。
らの命令により制御信号Ｑが活性化され、これによりコ
ントロール回路５が制御信号Ｂ，Ｃを出力してデータレ
ジスタ７およびアドレスレジスタ６にデータおよびアド
レスがセットされる。次に、コントロール回路５が制御
信号Ａ，Ｄを出力して書き込みをスタートし、制御信号
Ａ，Ｅにより昇圧回路４が動作を開始して、所定の高電
圧を高電圧デコーダ２およびアドレスデコーダ３に印加
する。
【００２７】これにより、指定されたアドレスのＥＥＰ
ＲＯＭメモリアレイ１に対し、データレジスタ７にセッ
トされているデータが書き込まれるとともに、タイマ９
がその書き込み開始からの時間をカウントする。なお、
このタイマ９は、予め設定された書き込みに必要な時間
（例えば４ｍｓｅｃ）をカウントダウンするものなどが
用いられる。
ＲＯＭメモリアレイ１に対し、データレジスタ７にセッ
トされているデータが書き込まれるとともに、タイマ９
がその書き込み開始からの時間をカウントする。なお、
このタイマ９は、予め設定された書き込みに必要な時間
（例えば４ｍｓｅｃ）をカウントダウンするものなどが
用いられる。
【００２８】次に、この書き込み期間中に、別のアドレ
スの読み出し命令があった場合には、１チップマイクロ
コンピュータにおけるマイクロプロセッサより制御信号
Ｒが発生し、これがコントロール回路５に伝えられる。
このため、コントロール回路５はこの制御信号Ｒを受け
て制御信号Ｈを発生し、タイマを停止させ、かつその状
態を維持させる。
スの読み出し命令があった場合には、１チップマイクロ
コンピュータにおけるマイクロプロセッサより制御信号
Ｒが発生し、これがコントロール回路５に伝えられる。
このため、コントロール回路５はこの制御信号Ｒを受け
て制御信号Ｈを発生し、タイマを停止させ、かつその状
態を維持させる。
【００２９】次に、コントロール回路５はアドレスレジ
スタ６およびデータレジスタ７のアドレスおよびデータ
をそれぞれ別の退避用のアドレスレジスタ６ａおよび退
避用のデータレジスタ７ａに退避させ、新しくアクセス
の要求のあったアドレスをアドレスレジスタ６に設定
し、読み出し動作を行う。このため、アクセスされたＥ
ＥＰＲＯＭメモリアレイ１上のデータはデータレジスタ
７に格納され、データバスにのせられ、別の汎用レジス
タなどに格納される。
スタ６およびデータレジスタ７のアドレスおよびデータ
をそれぞれ別の退避用のアドレスレジスタ６ａおよび退
避用のデータレジスタ７ａに退避させ、新しくアクセス
の要求のあったアドレスをアドレスレジスタ６に設定
し、読み出し動作を行う。このため、アクセスされたＥ
ＥＰＲＯＭメモリアレイ１上のデータはデータレジスタ
７に格納され、データバスにのせられ、別の汎用レジス
タなどに格納される。
【００３０】次に、コントロール回路５では予め設定し
た書き込み必要時間から上記のように停止しているタイ
マ９のカウント値を減算処理し、タイマ９のカウント値
を更新させる。そして、この更新終了後にアドレスレジ
スタおよびデータレジスタを、退避させたもとのアドレ
ス値およびデータ値に再設定することにより、制御信号
Ｔを発生させて、これにもとづき、コントロール回路５
が制御信号Ｄをタイマ９に入力する。これにより、前の
アドレスによるＥＥＰＲＯＭメモリアレイ１へのデータ
の書き込みが再スタートされ、上記減算した残りの書き
込み必要時間内でこの書き込みが行われる。
た書き込み必要時間から上記のように停止しているタイ
マ９のカウント値を減算処理し、タイマ９のカウント値
を更新させる。そして、この更新終了後にアドレスレジ
スタおよびデータレジスタを、退避させたもとのアドレ
ス値およびデータ値に再設定することにより、制御信号
Ｔを発生させて、これにもとづき、コントロール回路５
が制御信号Ｄをタイマ９に入力する。これにより、前の
アドレスによるＥＥＰＲＯＭメモリアレイ１へのデータ
の書き込みが再スタートされ、上記減算した残りの書き
込み必要時間内でこの書き込みが行われる。
【００３１】図３は図２に示すマイクロコンピュータの
一連の動作を示すブロック各部の信号のタイミングチャ
ートであり、同図において、Ａ，Ｄ，Ｅ，Ｈ，Ｑ，Ｒ，
Ｔは上記ブロック各部における制御信号である。
一連の動作を示すブロック各部の信号のタイミングチャ
ートであり、同図において、Ａ，Ｄ，Ｅ，Ｈ，Ｑ，Ｒ，
Ｔは上記ブロック各部における制御信号である。
【００３２】なお、上記各実施例において、ＥＥＰＲＯ
Ｍに書き込まれているデータは、これを備えたシステム
において非常に重要なデータであることが多い。例え
ば、何か緊急な事態が発生し、ＥＥＰＲＯＭのデータを
読み出す必要がシステムに生じた場合にも、これまでの
システムでは書き込み中であると他のアドレスをアクセ
スすることができないので、システムにとっては致命的
となるが、この発明ではかかる問題点を回避できること
になる。
Ｍに書き込まれているデータは、これを備えたシステム
において非常に重要なデータであることが多い。例え
ば、何か緊急な事態が発生し、ＥＥＰＲＯＭのデータを
読み出す必要がシステムに生じた場合にも、これまでの
システムでは書き込み中であると他のアドレスをアクセ
スすることができないので、システムにとっては致命的
となるが、この発明ではかかる問題点を回避できること
になる。
【００３３】実施例３．また、上記各実施例では、電気
的書き換え可能なＥＥＰＲＯＭメモリアレイ１，１ａ，
１ｂのアドレス選択方法が１アドレスの選択の場合につ
いて述べたが、複数アドレスを同時に選択する場合にも
採用できる。
的書き換え可能なＥＥＰＲＯＭメモリアレイ１，１ａ，
１ｂのアドレス選択方法が１アドレスの選択の場合につ
いて述べたが、複数アドレスを同時に選択する場合にも
採用できる。
【００３４】例えば、ＥＥＰＲＯＭメモリアレイ１，１
ａ，１ｂに１番地からｎ番地まで同じデータを書き込む
とき、１アドレスずつ書き込みを行うよりも、複数のア
ドレスを同時に選択して一度で書き込みを行うと、書き
込み時間が１／ｎになるため、書き込み効率を大幅にア
ップすることができる。このような書き込み方式が採用
されている場合であっても、上記各実施例によるＥＥＰ
ＲＯＭが適用できる。なお、上記各実施例では、マイク
ロコンピュータに内蔵されたＥＥＰＲＯＭについて説明
したが、独立したＥＥＰＲＯＭとして構成することもで
きる。
ａ，１ｂに１番地からｎ番地まで同じデータを書き込む
とき、１アドレスずつ書き込みを行うよりも、複数のア
ドレスを同時に選択して一度で書き込みを行うと、書き
込み時間が１／ｎになるため、書き込み効率を大幅にア
ップすることができる。このような書き込み方式が採用
されている場合であっても、上記各実施例によるＥＥＰ
ＲＯＭが適用できる。なお、上記各実施例では、マイク
ロコンピュータに内蔵されたＥＥＰＲＯＭについて説明
したが、独立したＥＥＰＲＯＭとして構成することもで
きる。
【００３５】
【発明の効果】以上のように、請求項１または４の発明
によれば、第１のアドレスレジスタにセットされたアド
レスを選択して、第１の不揮発性メモリアレイに対して
第１のデータレジスタにセットされたデータの書き込み
を行っている期間中に、コントロール回路によって、第
２のアドレスレジスタにセットされたアドレスを選択し
て、第２の不揮発性メモリアレイから第２のデータレジ
スタにデータを格納するように構成したので、上記１つ
の不揮発性メモリアレイに書き込みを行っているときで
も、これと並行して他の不揮発性メモリアレイのアドレ
スをアクセスして読み出しを実行できるものが得られる
効果がある。
によれば、第１のアドレスレジスタにセットされたアド
レスを選択して、第１の不揮発性メモリアレイに対して
第１のデータレジスタにセットされたデータの書き込み
を行っている期間中に、コントロール回路によって、第
２のアドレスレジスタにセットされたアドレスを選択し
て、第２の不揮発性メモリアレイから第２のデータレジ
スタにデータを格納するように構成したので、上記１つ
の不揮発性メモリアレイに書き込みを行っているときで
も、これと並行して他の不揮発性メモリアレイのアドレ
スをアクセスして読み出しを実行できるものが得られる
効果がある。
【００３６】請求項２または４の発明によれば、不揮発
性メモリアレイに対する書き込み時間をカウントするタ
イマを設け、不揮発性メモリアレイに対して特定のアド
レスを選択してデータを書込んでいる期間中に、コント
ロール回路によりアドレスおよびデータの退避を実行さ
せて、不揮発性メモリアレイの他のアドレスのデータを
読み出させ、この読み出し終了後、書き込み必要時間か
ら上記書き込み時間を差し引いた時間内で上記退避を解
除し、上記書き込みを再開させるように構成したので、
上記不揮発性メモリアレイの書き込みを行っているとき
でも、この書き込みを中断して、別のアドレスのデータ
の読み出しを実施できるとともに、この読み出し終了後
速やかに上記書き込みを再開できるものが得られる効果
がある。
性メモリアレイに対する書き込み時間をカウントするタ
イマを設け、不揮発性メモリアレイに対して特定のアド
レスを選択してデータを書込んでいる期間中に、コント
ロール回路によりアドレスおよびデータの退避を実行さ
せて、不揮発性メモリアレイの他のアドレスのデータを
読み出させ、この読み出し終了後、書き込み必要時間か
ら上記書き込み時間を差し引いた時間内で上記退避を解
除し、上記書き込みを再開させるように構成したので、
上記不揮発性メモリアレイの書き込みを行っているとき
でも、この書き込みを中断して、別のアドレスのデータ
の読み出しを実施できるとともに、この読み出し終了後
速やかに上記書き込みを再開できるものが得られる効果
がある。
【００３７】請求項３または４の発明によれば、電気的
書き換え可能な不揮発性メモリのアドレスを複数同時に
選択する場合に上記のように構成したので、書き込み時
に複数アドレスを同時選択する方式が採用されている場
合であっても上記各効果を奏する。
書き換え可能な不揮発性メモリのアドレスを複数同時に
選択する場合に上記のように構成したので、書き込み時
に複数アドレスを同時選択する方式が採用されている場
合であっても上記各効果を奏する。
【図１】請求項１の発明の一実施例によるＥＥＰＲＯＭ
を示すブロック図である。
を示すブロック図である。
【図２】請求項２の発明の一実施例によるＥＥＰＲＯＭ
を示すブロック図である。
を示すブロック図である。
【図３】図２におけるブロック各部の信号を示すタイミ
ングチャートである。
ングチャートである。
【図４】一般的な電気的に書き換え可能な不揮発性メモ
リの書き換え手順を示すフローチャートである。
リの書き換え手順を示すフローチャートである。
【図５】従来のＥＥＰＲＯＭを示すブロック図である。
１ ＥＥＰＲＯＭメモリアレイ（不揮発性メモリアレ
イ） １ａ ＥＥＰＲＯＭメモリアレイ（第１の不揮発性メモ
リアレイ） １ｂ ＥＥＰＲＯＭメモリアレイ（第２の不揮発性メモ
リアレイ） ５ コントロール回路 ６ アドレスレジスタ ６ａ 第１のアドレスレジスタ ６ｂ 第２のアドレスレジスタ ６ｃ 退避用のアドレスレジスタ ７ データレジスタ ７ａ 第１のデータレジスタ ７ｂ 第２のデータレジスタ ７ｃ 退避用のデータレジスタ ９ タイマ
イ） １ａ ＥＥＰＲＯＭメモリアレイ（第１の不揮発性メモ
リアレイ） １ｂ ＥＥＰＲＯＭメモリアレイ（第２の不揮発性メモ
リアレイ） ５ コントロール回路 ６ アドレスレジスタ ６ａ 第１のアドレスレジスタ ６ｂ 第２のアドレスレジスタ ６ｃ 退避用のアドレスレジスタ ７ データレジスタ ７ａ 第１のデータレジスタ ７ｂ 第２のデータレジスタ ７ｃ 退避用のデータレジスタ ９ タイマ
Claims (4)
- 【請求項１】 電気的に書き換え可能な第１の不揮発性
メモリアレイおよび第２の不揮発性メモリアレイと、該
第１の不揮発性メモリアレイおよび第２の不揮発性メモ
リアレイにそれぞれ対応して設けられ、外部からの命令
によりアドレスおよびデータがセットされる第１のアド
レスレジスタ，第１のデータレジスタおよび第２のアド
レスレジスタ，第２のデータレジスタと、上記第１のア
ドレスレジスタにセットされたアドレスを選択し、上記
第１の不揮発性メモリアレイに対して上記第１のデータ
レジスタにセットされたデータの書き込みを行っている
期間中に、上記第２のアドレスレジスタにセットされた
アドレスを選択して上記第２の不揮発性メモリアレイか
ら、上記第２のデータレジスタにデータを格納するコン
トロール回路とを備えた不揮発性メモリ。 - 【請求項２】 電気的に書き換え可能な不揮発性メモリ
アレイと、該不揮発性メモリアレイに対応して設けら
れ、外部からの命令によりアドレスおよびデータがセッ
トされるアドレスレジスタおよびデータレジスタと、該
アドレスレジスタおよびデータレジスタのアドレスおよ
びデータをそれぞれ退避させる退避用のアドレスレジス
タおよびデータレジスタと、上記不揮発性メモリアレイ
に対する書き込み時間をカウントするタイマと、上記不
揮発性メモリアレイに対して特定のアドレスを選択して
データを書込んでいる期間中に、アドレスおよびデータ
の上記退避を行わせて上記不揮発性メモリアレイの他の
アドレスのデータを読み出させ、この読み出し終了後、
書き込み必要時間から上記書き込み時間を差し引いた時
間内で上記退避を解除し、上記書き込みを再開させるコ
ントロール回路とを備えた不揮発性メモリ。 - 【請求項３】 書き込みの際に電気的書き換え可能な不
揮発性メモリアレイのアドレスを複数同時に選択する請
求項１または２に記載の不揮発性メモリ。 - 【請求項４】 請求項１、２または３記載の不揮発性メ
モリを内蔵した不揮発性メモリを用いたマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4410794A JPH07254292A (ja) | 1994-03-15 | 1994-03-15 | 不揮発性メモリおよびこの不揮発性メモリを用いたマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4410794A JPH07254292A (ja) | 1994-03-15 | 1994-03-15 | 不揮発性メモリおよびこの不揮発性メモリを用いたマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254292A true JPH07254292A (ja) | 1995-10-03 |
Family
ID=12682395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4410794A Pending JPH07254292A (ja) | 1994-03-15 | 1994-03-15 | 不揮発性メモリおよびこの不揮発性メモリを用いたマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07254292A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010165457A (ja) * | 2010-05-06 | 2010-07-29 | Ricoh Co Ltd | フラッシュメモリ装置 |
| JP2011150788A (ja) * | 2011-05-13 | 2011-08-04 | Toshiba Corp | 半導体記憶装置 |
| JP2012014433A (ja) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | 半導体記憶装置及びデータ書き込み読み出し方法 |
| JP2012181916A (ja) * | 2005-09-30 | 2012-09-20 | Mosaid Technologies Inc | 複数の独立したシリアルリンクメモリ |
| JP2013503412A (ja) * | 2009-08-28 | 2013-01-31 | マイクロソフト コーポレーション | 割込み可能なｎａｎｄ型フラッシュ・メモリ |
| US9240227B2 (en) | 2005-09-30 | 2016-01-19 | Conversant Intellectual Property Management Inc. | Daisy chain cascading devices |
| US9257193B2 (en) | 2005-09-30 | 2016-02-09 | Conversant Intellectual Property Management Inc. | Memory with output control |
| US11948629B2 (en) | 2005-09-30 | 2024-04-02 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
-
1994
- 1994-03-15 JP JP4410794A patent/JPH07254292A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012181916A (ja) * | 2005-09-30 | 2012-09-20 | Mosaid Technologies Inc | 複数の独立したシリアルリンクメモリ |
| US9230654B2 (en) | 2005-09-30 | 2016-01-05 | Conversant Intellectual Property Management Inc. | Method and system for accessing a flash memory device |
| US9240227B2 (en) | 2005-09-30 | 2016-01-19 | Conversant Intellectual Property Management Inc. | Daisy chain cascading devices |
| US9257193B2 (en) | 2005-09-30 | 2016-02-09 | Conversant Intellectual Property Management Inc. | Memory with output control |
| US11600323B2 (en) | 2005-09-30 | 2023-03-07 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
| US11948629B2 (en) | 2005-09-30 | 2024-04-02 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
| JP2013503412A (ja) * | 2009-08-28 | 2013-01-31 | マイクロソフト コーポレーション | 割込み可能なｎａｎｄ型フラッシュ・メモリ |
| EP2471067A4 (en) * | 2009-08-28 | 2013-08-07 | Microsoft Corp | INTERRUPTABLE NAND FLASH MEMORY |
| JP2010165457A (ja) * | 2010-05-06 | 2010-07-29 | Ricoh Co Ltd | フラッシュメモリ装置 |
| JP2012014433A (ja) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | 半導体記憶装置及びデータ書き込み読み出し方法 |
| US8627031B2 (en) | 2010-06-30 | 2014-01-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of reading data from and writing data into a plurality of storage units |
| JP2011150788A (ja) * | 2011-05-13 | 2011-08-04 | Toshiba Corp | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5974528A (en) | Microcomputer with embedded flash memory having on-chip programming capability and method of programming data into the embedded flash memory | |
| KR100265266B1 (ko) | 플래쉬 eeprom 을 구비하는 마이크로컴퓨터및 플래쉬 eeprom 의 소거방법 | |
| JPH07254292A (ja) | 不揮発性メモリおよびこの不揮発性メモリを用いたマイクロコンピュータ | |
| JP2003317489A (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JPH06275084A (ja) | 不揮発性半導体記憶装置及びそれを用いたデータ処理装置 | |
| JP3450071B2 (ja) | Ｐｃカード | |
| JPH09146767A (ja) | プログラム書き換え方法 | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JP2002007374A (ja) | マイクロコンピュータ | |
| JP2006190370A (ja) | 半導体装置 | |
| JP2928216B1 (ja) | 半導体集積回路 | |
| JP3133710B2 (ja) | マイクロコンピュータの評価装置 | |
| JPH02299044A (ja) | 書替可能不揮発性メモリの制御方法 | |
| JPS6231382B2 (ja) | ||
| JPH08101794A (ja) | ファームウェアのプログラム書き換え方式 | |
| JPH11353170A (ja) | フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法 | |
| JPH01166396A (ja) | 半導体記憶装置 | |
| JPS63117396A (ja) | 不揮発性半導体記憶装置 | |
| JP2005242621A (ja) | 半導体装置及びその割込み処理方法 | |
| JPH0736631A (ja) | 記憶装置 | |
| JPS607825B2 (ja) | メモリ−システム | |
| JPH0432422B2 (ja) | ||
| JPS636637A (ja) | メモリ切替装置 | |
| JPH0289296A (ja) | 不揮発性メモリ回路 | |
| JPH05324341A (ja) | プログラム書替え可能な端末装置 |