JPH07254669A

JPH07254669A - 圧接型半導体装置

Info

Publication number: JPH07254669A
Application number: JP6044093A
Authority: JP
Inventors: Hitoshi Onuki; 仁大貫; Mitsuo Sato; 満雄佐藤; Tsutomu Yao; 勉八尾; Susumu Murakami; 進村上; Shuroku Sakurada; 修六桜田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-03-15
Filing date: 1994-03-15
Publication date: 1995-10-03

Abstract

(57)【要約】【目的】一対のポスト電極７による半導体素子基板１
の加圧力が低くても、種々の優れた電気的特性を有し、
高信頼性を有する圧接型半導体装置を提供する。【構成】１つ以上のＰＮ接合部を有する半導体素子基
板１と、半導体素子基板１の両主面に装着された複数の
電極２、３、４と、複数の電極２、３、４の中の主電極
２、３上にそれぞれ接合された複数の第１の熱緩衝板５
と、複数の第１の熱緩衝板５上にそれぞれ配置された第
２の熱緩衝板６と、第２の熱緩衝板６上から半導体素子
基板１の両主面を圧接する一対のポスト電極７とを備
え、好ましくは、第１の熱緩衝板５と第２の熱緩衝板６
との間に、第１の熱緩衝板５よりも軟らかい軟質金属層
１７を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、圧接型半導体装置及び
その製造方法に係わり、特に、半導体素子基板を低い加
圧力で用いたとしても、種々の優れた特性を示し、高信
頼性を有し、かつ、製造時のハンドリング性に優れた圧
接型半導体装置及び当該圧接型半導体装置の製造方法に
関する。

【０００２】

【従来の技術】一般に、既知の圧接型半導体装置は、シ
リコン（Ｓｉ）で構成され、少なくとも１つのＰＮ接合
部を有する半導体素子基板と、前記半導体素子基板の両
主面に装着された金属層からなる複数の電極と、モリブ
デン（Ｍｏ）やタングステン（Ｗ）等で構成され、前記
複数の電極の中の少なくとも主電極となる各電極に接触
配置された複数の第１の熱緩衝板と、銅（Ｃｕ）等で構
成され、前記第１の熱緩衝板の上から前記半導体素子基
板の両主面を圧接する一対のポスト電極とを備えた構造
のものである。そして、かかる構造の圧接型半導体装置
は、シリコン（Ｓｉ）で構成された半導体素子基板とモ
リブデン（Ｍｏ）やタングステン（Ｗ）等で構成された
第１の熱緩衝板との界面部分や第１の熱緩衝板と銅（Ｃ
ｕ）等で構成された一対のポスト電極との間の界面部分
において、異種金属間の熱膨張係数との違いにより発生
する熱応力を、前記界面部分間に生じる物理的な滑り作
用によって逃すようにした構造になっている。

【０００３】ここで、図１１は、このような既知の圧接
型半導体装置の構成を示す断面図である。

【０００４】図１１において、５１はシリコン（Ｓｉ）
で構成され、内部に１つ以上のＰＮ接合部を有する円板
型の半導体素子基板、５２はアルミニウム（Ａｌ）で構
成された円形のカソード電極、５３はアルミニウム（Ａ
ｌ）で構成された同心円状の複数のアノード電極、５４
はアルミニウム（Ａｌ）で構成された円形のゲート電
極、５５はモリブデン（Ｍｏ）またはタングステン
（Ｗ）で構成された一方の第１の熱緩衝板、５６は同じ
くモリブデン（Ｍｏ）またはタングステン（Ｗ）で構成
された他方の第１の熱緩衝板、５７は銅（Ｃｕ）で構成
された一対のポスト電極である。

【０００５】そして、半導体素子基板５１は、一方の主
面上に１つのカソード電極５２が、他方の主面上に複数
のアノード電極５３及び１つのゲート電極５４がそれぞ
れ装着される。カソード電極５２上には一方の第１の熱
緩衝板５５が、複数のアノード電極５３及びゲート電極
５４上には他方の第１の熱緩衝板５６がそれぞれ配置さ
れる。一方及び他方の第１の熱緩衝板５５、５６の上に
は一対のポスト電極５７が配置され、一対のポスト電極
５７によって半導体素子基板５１の両主面が適当な圧接
力で圧接された構成になっている。

【０００６】前記構成において、一対のポスト電極５７
による圧接力により、カソード電極５２と一方の第１の
熱緩衝板５５、それに一方の第１の熱緩衝板５５と一方
のポスト電極５７とが接触し、アノード電極５３と他方
の第１の熱緩衝板５６、それに他方の第１の熱緩衝板５
６と他方のポスト電極５７とが接触した状態になってい
る。この場合、シリコン（Ｓｉ）で構成された半導体素
子基板５１とモリブデン（Ｍｏ）またはタングステン
（Ｗ）で構成された一方及び他方の第１の緩衝板５５、
５６の接合界面、それにこれら一方及び他方の第１の緩
衝板５５、５６と銅（Ｃｕ）で構成された一対のポスト
電極５７との接合界面においては、それぞれ異種金属間
の熱膨張係数との違いにより熱応力が発生するが、その
熱応力は一方及び他方の第１の緩衝板５５、５６を配置
したことによる前記各接合界面の物理的な滑り作用によ
って、かなり低減させることが可能になり、前記熱応力
によって半導体素子基板５１にクラックを生じさせるこ
とを防ぐことができる。

【０００７】

【発明が解決しようとする課題】しかしながら、前記既
知の圧接型半導体装置は、半導体素子基板５１の両主面
に装着された複数の電極（カソード電極及びアノード電
極）５２、５３とそれら複数の電極５２、５３の上にそ
れぞれ配置される複数の（一方及び他方の）第１の熱緩
衝板５５、５６とを、一対のポスト電極５７による圧接
力によって接触させている構造であるため、一対のポス
ト電極５７の圧接力をかなり大きく選ばないと、前記複
数の電極５２、５３と前記複数の第１の熱緩衝板５５、
５６との接合界面の接触抵抗が増大するようになり、そ
の結果、圧接型半導体装置の熱抵抗が大きくなるという
問題がある。

【０００８】また、前記既知の圧接型半導体装置の中で
も、大電力量を処理する圧接型半導体装置、例えば、ゲ
ートターンオフ（ＧＴＯ）サイリスタ等の大電力用圧接
型半導体装置においては、一対のポスト電極５７による
半導体素子基板５１の圧接力をどのような大きさに選ぶ
という課題の他にも、大面積の半導体素子基板５１内に
おける動作の均一性や大電流の遮断特性の向上等の課題
は、圧接型半導体装置を使用する上で極めて重要な事項
である。ところで、既知の圧接型半導体装置において、
電流遮断時の遮断耐量を増大させたり、熱抵抗を低減さ
せたりすれば、一対のポスト電極５７による半導体素子
基板５１の圧接力を相当高く選ぶ必要がある。しかる
に、圧接型半導体装置がゲートターンオフ（ＧＴＯ）サ
イリスタ等である場合には、前記一対のポスト電極５７
による圧接力を高くすると、半導体素子基板５１の主面
に装着されているアルミニウム（Ａｌ）で構成された複
数の電極５２、５３が変形を起し、アノード電極５３と
ゲート電極５４とが短絡したり、銅（Ｃｕ）で構成され
た一対のポスト電極５７が変形したりする。さらに、前
記一対のポスト電極５７による圧接時には、大型の加圧
治具を用いる必要が生じ、アルミニウム（Ａｌ）で構成
されたカソード電極５２と一方の第１の熱緩衝板５５と
のスティックにより、シリコン（Ｓｉ）で構成された半
導体素子基板５１に割れ等が発生し、圧接型半導体装置
の信頼性が低下するという問題がある。

【０００９】一方、前記既知の圧接型半導体装置は、前
記一対のポスト電極５７による圧接力を高くすると、半
導体素子基板５１を含んだ全体構造が大型になってしま
うという問題もあり、大型化を避けるために前記圧接力
を低減させると、今度は、圧接型半導体装置の種々の電
気的特性が劣化し、所望の特性が得られないという問題
がある。

【００１０】本発明は、前記各問題点を除くものであっ
て、その第１の目的は、一対のポスト電極による半導体
素子基板の加圧力が低い場合でも、種々の優れた電気的
特性を有し、かつ、高い信頼性を有する圧接型半導体装
置を提供することにある。

【００１１】また、本発明の第２の目的は、種々の優れ
た電気的特性を有し、かつ、高い信頼性を有する圧接型
半導体装置を、高いハンドリング性をもって製造可能な
圧接型半導体装置の製造方法を提供することにある。

【００１２】

【課題を解決するための手段】前記第１の目的を達成す
るために、本発明は、１つ以上のＰＮ接合部を有する半
導体素子基板と、前記半導体素子基板の両主面に装着さ
れた複数の電極と、前記複数の電極の中の主電極上にそ
れぞれ接合された複数の第１の熱緩衝板と、前記複数の
第１の熱緩衝板上にそれぞれ配置された第２の熱緩衝板
と、前記第２の熱緩衝板上から前記半導体素子基板の両
主面を圧接する一対のポスト電極とを備えた第１の手段
を具備する。

【００１３】また、前記第２の目的を達成するために、
本発明は、、１つ以上のＰＮ接合部を有する半導体素
子基板の２つの主面に金属膜をパターニングし、少なく
とも２つの主電極及び１つの制御電極を形成する工程、
、前記半導体素子基板の端面を加工する工程、、前
記半導体素子基板の端面をパッシベーション処理する工
程、、前記それぞれの主電極上に前記半導体素子基板
の厚さにほぼ等しい厚さの第１の熱緩衝板を配置し、そ
の第１の熱緩衝板の上に前記第１の熱緩衝板より軟らか
い保持用の軟質金属層を載置し、前記保持用の軟質金属
層上から加圧治具を用い、４００℃以下の加熱温度下
で、１乃至２Ｋｇ／ｍｍ² 程度の圧力によって押圧し、
前記それぞれの主電極上に第１の熱緩衝板を接合する工
程、、前記第１の熱緩衝板上に第２の熱緩衝板を配置
する工程、、前記第２の熱緩衝板上から半導体素子基
板の両主面を一対のポスト電極によって圧接して前記半
導体素子基板をパッケージングする工程をそれぞれ経て
圧接型半導体装置が製造される第２の手段を具備する。

【００１４】

【作用】前記第１の手段においては、半導体素子基板の
両主面に装着された各主電極と一対のポスト電極との間
に、それぞれ複数の第１の熱緩衝板及び第２の熱緩衝板
を配置するようにしている。

【００１５】かかる第１の手段によれば、シリコン（Ｓ
ｉ）で構成された半導体素子基板とモリブデン（Ｍｏ）
またはタングステン（Ｗ）等で構成された第１の熱緩衝
板との間の界面部分、第１の熱緩衝板と同じくモリブデ
ン（Ｍｏ）またはタングステン（Ｗ）等で構成された第
２の熱緩衝板との間の界面部分、第２の熱緩衝板と銅
（Ｃｕ）等で構成された一対のポスト電極との間の界面
部分のそれぞれに、異種金属間の熱膨張係数との違いに
より発生する熱応力を、前記複数の界面部分間に生じる
物理的な滑り作用によって有効に逃すことが可能にな
り、特に、第１の熱緩衝板と第２の熱緩衝板との間の界
面部分に生じる前記物理的な滑り作用を付加したことに
より、前記熱応力の発生に充分に対応することが可能に
なる。

【００１６】この場合、第１の熱緩衝板と第２の熱緩衝
板との間に、第１の熱緩衝板よりも軟らかい軟質金属層
を付加配置すれば、第１の熱緩衝板と軟質金属層との
間、軟質金属層と第２の熱緩衝板との間にさらに付加的
な界面部分が形成され、これら付加的な界面部分を含ん
だそれぞれの界面部分に生じる前記物理的な滑り作用の
総和により、前記熱応力の発生に対してさらに充分な対
応が可能になる。

【００１７】前記第２の手段においては、半導体素子基
板の両主面に装着された各主電極上に前記半導体素子基
板の厚さにほぼ等しい厚さの第１の熱緩衝板を配置し、
これら第１の熱緩衝板の上に前記第１の熱緩衝板より軟
らかい保持用の軟質金属層を載置し、加圧治具を用い、
前記保持用の軟質金属層上から４００℃以下の加熱温度
下で、１乃至２Ｋｇ／ｍｍ² 程度の圧力によって押圧
し、前記各主電極上に第１の熱緩衝板を接合するように
している。

【００１８】かかる第２の手段によれば、各主電極と第
１の熱緩衝板とを４００℃以下の低温による均一接合を
行ったことにより、それらの接合界面に発生する熱応力
は小さくなり、半導体素子基体にクラックが生じる恐れ
は極めて少なくなるもので、製造時のハンドリングに優
れた製造方法である。また、各主電極と第１の熱緩衝板
との間の接触抵抗、例えば、アノード電極及びカソード
電極と第１の熱緩衝板との間の接触抵抗を、既知のこの
種の接触抵抗に比べて全面的に低くすることができ、特
に、半導体素子基板に多数のカソード電極を設けている
ような場合、多数のカソード電極に流れる電流分担を均
一化させ、ターンオフ時の電流集中を低減させて、安全
に電流を遮断することが可能になる。

【００１９】さらに、第２の手段によれば、半導体素子
基板の厚さと各第１の熱緩衝板との厚さをほぼ等しくし
たことにより、半導体素子基板上の各電極に第１の熱緩
衝板を接合した際に、半導体素子基板及び第１の熱緩衝
板のそりを少なくすることが可能になる。

【００２０】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００２１】図１は、本発明による圧接型半導体装置の
第１の実施例の構成を示す断面図であって、圧接型半導
体装置がゲートターンオフ（ＧＴＯ）サイリスタを構成
する例を示すものである。

【００２２】図１において、１は半導体素子基板、２は
アノード電極、３はカソード電極、４はゲート電極、５
は第１の熱緩衝板、６は第２の熱緩衝板、７は一対のポ
スト電極、８はパッシベーション、９はゲートリード、
１０はリード抑え部材、１１はバネ、１２は絶縁筒、１
３はフランジ部である。

【００２３】そして、半導体素子基板１は、シリコン
（Ｓｉ）で構成され、内部に少なくとも１つのＰＮ接合
部を有している。半導体素子基板１は、一方の主面にア
ルミニウム（Ａｌ）で構成されたカソード電極３が装着
され、他方の主面にアルミニウム（Ａｌ）で構成された
アノード電極２及びゲート電極４が装着される。アノー
ド電極２、カソード電極３、それにゲート電極４の上側
にはそれぞれモリブデン（Ｍｏ）で構成された第１の熱
緩衝板５が後で述べるような手段によって接合される。
アノード電極２及びカソード電極３に接合された第１の
熱緩衝板５の各上側には同じくモリブデン（Ｍｏ）で構
成された第２の熱緩衝板６がそれぞれ配置され、第２の
熱緩衝板６の上側には銅（Ｃｕ）で構成された一対のポ
スト電極７が配置される。パッシベーション８は半導体
素子基板１の側面部を覆うように配置される。ゲート電
極４に接合された第１の熱緩衝板６の上側には、ゲート
リード９の一端部が接触配置され、その一端部はリード
抑え部材１０とバネ１１によって第１の熱緩衝板６に弾
性圧接されている。半導体素子基板１、第１の熱緩衝板
５、第２の熱緩衝板６、それに一対のポスト電極７から
なる半導体装置の主要部分は絶縁筒１２内に挿入され、
一対のポスト電極７が絶縁筒１２の両端面にそれぞれ取
付けられたフランジ部１３に接合され、前記半導体装置
の主要部分が絶縁筒１２内に保持される。ゲートリード
９の他端部は絶縁筒１２を挿通し、絶縁筒１２の外部に
ゲート端子として導出されている。

【００２４】また、図２は、図１に図示の実施例におけ
る半導体素子基板１及び第１の熱緩衝板５からなる部分
の構成を詳細に示した断面図である。

【００２５】図２において、１４は金（Ａｕ）層、１５
はニッケル（Ｎｉ）層、１６は金（Ａｕ）−アルミニウ
ム（Ａｌ）合金層であり、その他、図１に示された構成
要素と同じ構成要素には同じ符号を付けている。

【００２６】そして、半導体素子基板１に装着されたア
ノード電極２、カソード電極３、ゲート電極４と、それ
らの上にそれぞれ接合される第１の熱緩衝板５との間に
は、金（Ａｕ）層１４とニッケル（Ｎｉ）層１５とがそ
れぞれ介在配置される。この場合、アルミニウム（Ａ
ｌ）で構成されたアノード電極２、カソード電極３、ゲ
ート電極４と金（Ａｕ）層１４との間には、接合時の加
熱によって合金化した金（Ａｕ）−アルミニウム（Ａ
ｌ）合金層１６が設けられ、また、ニッケル（Ｎｉ）層
１５は、金（Ａｕ）層１４と第１の熱緩衝板５との密着
性の確保のために設けられたものである。第１の熱緩衝
板５は、アノード電極２、カソード電極３、ゲート電極
４に同時に接合されるが、ゲート電極４上の第１の熱緩
衝板５を、アノード電極２及びカソード電極３上の第１
の熱緩衝板５と同時に接合させるようにすれば、半導体
素子基板１を挾んでゲート電極４と反対側にあるカソー
ド電極３と第１の熱緩衝板５との接着性が向上する。

【００２７】第１の実施例の圧接型半導体装置は、半導
体素子基板１の両主面に対して、厚み方向に加えられる
一対のポスト電極７からの圧接力により、アノード電極
２及びカソード電極３にそれぞれ接合された第１の熱緩
衝板５との接触、第１の熱緩衝板５とその上側にそれぞ
れ配置された第２の熱緩衝板６との接触、及び、第２の
熱緩衝板６とその上側に配置される一対のポスト電極７
との接触がそれぞれ達成される。この場合、第１の実施
例の圧接型半導体装置においても、シリコン（Ｓｉ）で
構成された半導体素子基板１とモリブデン（Ｍｏ）で構
成された第１の熱緩衝板５との間の第１の界面部分、第
１の熱緩衝板５と同じくモリブデン（Ｍｏ）で構成され
た第２の熱緩衝板６との間の第２の界面部分、第２の熱
緩衝板６と銅（Ｃｕ）で構成された一対のポスト電極７
との間の第３の界面部分のそれぞれに、異種金属間の熱
膨張係数との違いにより熱応力が発生するが、これら第
１乃至第３の界面部分間にそれぞれ生じる物理的な滑り
作用によって有効に逃すことが可能になり、特に、第２
の界面部分に生じる物理的な滑り作用を付加したことに
より、一対のポスト電極７による圧接力をそれ程増大さ
せなくても、前記熱応力の発生に対しても、充分に対応
することが可能になり、種々の優れた電気的特性を有す
るとともに、高い信頼性を持ったＧＴＯサイリスタを得
ることができる。

【００２８】続く、図３は、本発明による圧接型半導体
装置の第２の実施例の構成を示す断面図であって、この
実施例においても、圧接型半導体装置がＧＴＯサイリス
タを構成する例を示すものである。

【００２９】図３において、図１に示された構成要素と
同じ構成要素には同じ符号を付けている。

【００３０】この第２の実施例と前述の第１の実施例と
の違いは、第１の実施例がゲート電極４上にも第１の熱
緩衝板５を接合させているのに対し、第２の実施例がゲ
ート電極４上にも第１の熱緩衝板５を接合させていない
点だけであって、その他に、第２の実施例と第１の実施
例との間に構成上の違いはない。

【００３１】第２の実施例においても、第１の熱緩衝板
５のアノード電極２及びカソード電極３への同時接合時
に、加圧治具を適宜選択すれば、半導体素子基板１を挾
んでゲート電極４と反対側にあるカソード電極３と第１
の熱緩衝板５との接着性を損なうことなく接合させるこ
とが可能になる。そして、第２の実施例によるＧＴＯサ
イリスタの機能は、第１の実施例によるＧＴＯサイリス
タの機能と殆んど同じであるので、第２の実施例のＧＴ
Ｏサイリスタの機能については、説明を省略する。

【００３２】次に、図４は、本発明による圧接型半導体
装置の第３の実施例の構成を示す断面図であって、この
実施例においても、圧接型半導体装置がＧＴＯサイリス
タを構成する例を示すものである。

【００３３】図４において、１７は軟質金属層であっ
て、第１の熱緩衝板５よりも軟らかい金属、例えば、銀
（Ａｇ）で構成され、その他、図１に示された構成要素
と同じ構成要素には同じ符号を付けている。

【００３４】そして、この第３の実施例と前述の第１の
実施例との違いは、第１の実施例が、第１の熱緩衝板５
の上側に直接第２の熱緩衝板６を配置させているのに対
して、第３の実施例が第１の熱緩衝板５と第２の熱緩衝
板６との間に軟質金属層１７を介在配置させている点だ
けであって、その他に、第３の実施例と第１の実施例と
の間に構成上の違いはない。

【００３５】また、第３の実施例のＧＴＯサイリスタが
奏する機能は、大筋において第１の実施例のＧＴＯサイ
リスタが奏する機能と同じであるので、第３の実施例の
ＧＴＯサイリスタの機能についての詳しい説明は省略す
るが、特に、第３の実施例においては、第１の熱緩衝板
５と第２の熱緩衝板６との間に軟質金属層１７を介在配
置させているので、一対のポスト電極７による圧接時
に、第１の熱緩衝板５と第２の熱緩衝板６との間の接触
抵抗を第１の実施例のものの同接触抵抗に比べて低減さ
せることができ、しかも、各部に与える圧接力を第１の
実施例のものに比べて均一にすることが可能になるとい
う付加的な機能を達成できる。

【００３６】続く、図５は、本発明による圧接型半導体
装置の第４の実施例の構成を示す断面図であって、この
実施例においても、圧接型半導体装置がＧＴＯサイリス
タを構成する例を示すものである。

【００３７】図５において、図４に示された構成要素と
同じ構成要素には同じ符号を付けている。

【００３８】そして、この第４の実施例と前述の第３の
実施例との違いは、第３の実施例がゲート電極４上にも
第１の熱緩衝板５を接合させているのに対し、第４の実
施例がゲート電極４上に第１の熱緩衝板５を接合させて
いない点だけであって、その他に、第４の実施例と第３
の実施例との間に構成上の違いはない。

【００３９】この第４の実施例のＧＴＯサイリスタの機
能についても、第３の実施例によるＧＴＯサイリスタの
機能と殆んど同じであるので、第４の実施例のＧＴＯサ
イリスタの機能については、詳しい説明は省略する。

【００４０】ところで、既知の圧接型半導体装置におい
ては、半導体素子基板１が直径１００ｍｍ以上になる
と、半導体素子基板１上に装着された各電極２乃至４と
第１の熱緩衝板５とを全面的に均一に接合させることが
難しくなる。その理由は、半導体素子基体１における僅
かな変形、第１の熱緩衝板５における僅かな変形等によ
って、第１の熱緩衝板５の接合時に、半導体素子基体１
の全面を均一に加圧することがきわめて困難であること
による。

【００４１】そこで、半導体素子基体１上に装着された
各電極２乃至４に第１の熱緩衝板５を接合させる際に、
加圧治具と第１の熱緩衝板５との間に軟質金属層、特
に、海綿状金属層を介在させる手段を採用すれば、直径
２００ｍｍ程度の大きさの半導体素子基板１上に装着さ
れた各電極２乃至４に第１の熱緩衝板５を全面接合させ
ることが可能になる。しかも、その接合の際に、比較的
低い温度による接合が可能になるため、接合界面に発生
する熱応力は小さくなり、熱サイクル試験等によって接
合部あるいは半導体素子基体１にクラックが生じる恐れ
がなくなる。

【００４２】図６（ａ）乃至（ｄ）は、本発明による圧
接型半導体装置を製造する際の主要な製造工程を示す工
程図であって、各電極２乃至４を装着させた半導体素子
基板１に前記手段を用いて第１の熱緩衝板５を接合させ
る工程を含むものである。

【００４３】図６（ａ）乃至（ｄ）において、１８は軟
質金属層、１９は加圧治具であり、その他、図１に示さ
れた構成要素と同じ構成要素については同じ符号を付け
ている。

【００４４】図６（ａ）乃至（ｄ）を用いて本発明によ
る圧接型半導体装置の製造工程について説明する。

【００４５】始めに、図６（ａ）に示すように、１つ以
上のＰＮ接合部を有する半導体素子基板１の２つの主面
にそれぞれアルミニウム（Ａｌ）膜をパターニングし、
アノード電極２、カソード電極３、ゲート電極４を形成
する。

【００４６】次いで、図６（ｂ）に示すように、半導体
素子基板１の端面の加工を行い、それらの端面にエッチ
ング処理を施す。

【００４７】続いて、図６（ｃ）に示すように、前記処
理を行った半導体素子基板１の端面をパッシベーション
処理する。

【００４８】次いで、図６（ｄ）に示すように、アノー
ド電極２及びカソード電極３上に、もしくは、アノード
電極２及びカソード電極３それにゲート電極４上に、半
導体素子基板１の厚さにほぼ等しい厚さの第１の熱緩衝
板５を配置し、その第１の熱緩衝板５の上に第１の熱緩
衝板５より軟らかい保持用の軟質金属層１８、特に、海
綿状金属層を載置させ、加圧治具１９を用いて、保持用
の軟質金属層１８の上から４００℃以下の加熱温度下に
おいて、１乃至２Ｋｇ／ｍｍ² 程度の圧力で押圧し、ア
ノード電極２、カソード電極３、ゲート電極４上にそれ
ぞれ第１の熱緩衝板５を接合させる。

【００４９】その後、図６に図示されていないが、アノ
ード電極２及びカソード電極３上に接合した第１の熱緩
衝板５の上に第２の熱緩衝板６を配置し、もしくは、第
１の熱緩衝板５の上に軟質金属層１７を介して第２の熱
緩衝板６を配置し、さらに、一対のポスト電極７により
第２の熱緩衝板６の上から半導体素子基板１の両主面を
圧接し、前記半導体素子基板１をパッケージングして圧
接型半導体装置を完成させる。

【００５０】ところで、ＧＴＯサイリスタのように、半
導体素子基板１に装着されるカソード電極３が多数に分
割されている場合、一対のポスト電極７による圧接力を
低下させると、多数のカソード電極３と第１の熱緩衝板
５との間の接触抵抗が不均一になり、各カソード電極３
の電流分担が不均一になって接触抵抗の小さなカソード
電極３に電流が集中するようになる。そして、圧接型半
導体装置がターンオフする時に、その電流集中がさらに
拡大され、遮断性能が低下することになる。

【００５１】この場合、一対のポスト電極７による圧接
力を低下させた際のかかる問題は、前記製造方法のよう
に、半導体素子基板１の両主面に装着された各電極２乃
至３もしくは２乃至４と第１の熱緩衝板５とを４００℃
以下の低温で同時に接合することによって解決が可能に
なる。そして、ＧＴＯサイリスタの場合には、アノード
電極２及びカソード電極３に第１の熱緩衝板５を接合さ
せると同時に、ゲート電極４にも第１の熱緩衝板５を接
合させるようにすれば、半導体素子基板１を挾んでゲー
ト電極４と反対側にあるアノード電極２と第１の熱緩衝
板５との未接着部の発生が防止できるだけでなく、ゲー
ト電流の電流集中にも対応することが可能になり、ＧＴ
Ｏサイリスタの遮断性能を向上させることができるもの
で、同時に、ＧＴＯサイリスタ製造時のハンドリング性
が高められる。なお、ゲート電極４に第１の熱緩衝板５
を接合させない場合には、その第１の熱緩衝板５と同じ
厚さのモリブデン（Ｍｏ）で構成された補助板を挾み込
んで後、加圧治具１９による加圧を行うようにすればよ
い。

【００５２】また、前記製造工程において重要な点は、
アノード電極２、カソード電極３、ゲート電極４上にそ
れぞれ第１の熱緩衝板５を接合させる前に、半導体素子
基板１の端面をパッシベーション処理している点であっ
て、仮りに、前記各電極２乃至４上に第１の熱緩衝板５
を接合した後で、パッシベーションを行うために半導体
素子基板１の端面をウエットエッチングを行ったとすれ
ば、その後にこの圧接型半導体装置の耐圧を回復させる
ことがきわめて難しくなる。

【００５３】さらに、前記製造工程においては、アノー
ド電極２側の第１の緩衝板５と加圧治具１９との間に、
軟質金属層１８を配置させることが不可欠であるのに対
し、カソード電極３側の第１の緩衝板５と加圧治具１９
との間には、軟質金属層１８を配置させることが望まし
いものの、必ずしも軟質金属層１８を配置しなくてもよ
いものである。

【００５４】次に、図７は、図６（ａ）乃至（ｄ）に図
示の製造方法によって得られた圧接型半導体装置におけ
るアノード電極２（カソード電極３）と第１の熱緩衝板
５との接合部の金属組織を示す断面図である。

【００５５】図７において、図２に示された構成要素と
同じ構成要素については同じ符号を付けている。

【００５６】図７に示されるように、モリブデン（Ｍ
ｏ）で構成された第１の熱緩衝板５とアルミニウム（Ａ
ｌ）で構成されたアノード電極２（カソード電極３）と
の界面に、金（Ａｕ）−アルミニウム（Ａｌ）合金層１
６からなる金属間化合物が生成され、接合が完了してい
る。この金属間化合物の厚さは、通常、１乃至２μｍ程
度のものであるが、その厚さは加熱温度や加熱保持時間
によって多少変化する。なお、前記金属間化合物は、主
として、Ａｌ₂Ａｕである。

【００５７】続いて、図８は、第３及び第４の実施例の
ＧＴＯサイリスタと既知のＧＴＯサイリスタにおける熱
抵抗と加圧力との関係を示す特性図であって、縦軸は℃
／Ｗで表わした熱抵抗、横軸はＫｇで表わした加圧力で
ある。

【００５８】図８において、曲線１は第３の実施例のＧ
ＴＯサイリスタ、曲線２は第４の実施例のＧＴＯサイリ
スタ、曲線３は既知のＧＴＯサイリスタにおける各特性
を示している。なお、前記各ＧＴＯサイリスタは、いず
れも半導体素子基板１の直径が１００ｍｍのものであ
る。

【００５９】曲線３に示されるように、既知のＧＴＯサ
イリスタは、一対のポスト電極７による圧接力（加圧
力）を３０００Ｋｇ以上に選ばないと、熱抵抗が飽和し
ないのに対し、曲線１及び曲線に示されるように、第３
及び第４の実施例のＧＴＯサイリスタは、圧接力（加圧
力）が１０００Ｋｇ以上であれば熱抵抗が飽和するもの
である。そして、既知のＧＴＯサイリスタは、３０００
Ｋｇ以上の加圧力の印加により、アルミニウム（Ａｌ）
で構成された各電極２乃至４に対する面圧が３Ｋｇ／ｍ
ｍ² 程度になるため、ＧＴＯサイリスタの運転、停止に
基づく素子のヒートサイクルによって、各電極２乃至４
が著しく変形し、カソード電極３とゲート電極４間の短
絡等を引き起こす可能性がある。一方、第３及び第４の
実施例のＧＴＯサイリスタは、アルミニウム（Ａｌ）で
構成された各電極２乃至４に対する面圧が１Ｋｇ／ｍｍ
² 程度で済むため、各電極２乃至４の変形の度合いを著
しく少なくすることができ、カソード電極３とゲート電
極４間の短絡等を引き起こすことがなくなる。

【００６０】続く、図９は、第３及び第４の実施例のＧ
ＴＯサイリスタと既知のＧＴＯサイリスタにおけるゲー
トトリガ電流の加圧力依存性を示す特性図であって、縦
軸はＡで表わしたゲートトリガ電流、横軸はＫｇで表わ
した加圧力である。

【００６１】図９において、曲線１は第３及び第４の実
施例のＧＴＯサイリスタ、曲線２は既知のＧＴＯサイリ
スタにおける各特性を示している。なお、前記各ＧＴＯ
サイリスタは、いずれも半導体素子基板１の直径が１０
０ｍｍのものである。

【００６２】曲線２に示されるように、既知のＧＴＯサ
イリスタは、一対のポスト電極７による圧接力（加圧
力）を２０００Ｋｇ以上に選ばないと、ゲートトリガ電
流の加圧力依存性をなくすることができないのに対し
て、第３及び第４の実施例のＧＴＯサイリスタは、０．
５Ｋｇ以上にすれば、ゲートトリガ電流の加圧力依存性
をなくすことができるものである。一般に、ＧＴＯサイ
リスタのゲートトリガ電流は、アノード電極２及びカソ
ード電極３と第１の熱緩衝板５との現実の接触面積に依
存するものであるが、アノード電極２及びカソード電極
３と第１の熱緩衝板５とが金属的に接合されていること
から、前記現実の接触面積を大きくなっているもので、
それにより低い加圧力でゲートトリガ電流の加圧力依存
性をなくすることができるものである。

【００６３】次いで、図１０は、アノード電極２及びカ
ソード電極３と第１の熱緩衝板５との接合時の温度保持
時間とその接合部に形成される金属間化合物、即ち、金
（Ａｕ）−アルミニウム（Ａｌ）合金層１６の厚さとの
関係を、接合温度をパラメータとして示した特性図であ
って、縦軸はμｍで表わした金属間化合物の厚さ、横軸
はｍｉｎで表わした温度保持時間である。

【００６４】図１０に示すように、金（Ａｕ）−アルミ
ニウム（Ａｌ）合金層１６からなる金属間化合物の厚さ
は、接合温度及び温度保持時間が増大するとともに厚く
なり、その傾きが約１／２であることから、拡散律速で
あることが判る。そして、金（Ａｕ）−アルミニウム
（Ａｌ）合金層１６からなる金属間化合物の厚さが１０
μｍ以上になると、その接合部は劣化するが、一般的な
金（Ａｕ）−アルミニウム（Ａｌ）合金層の反応の際の
活性化エネルギ−１．１３ｅＶを用いると、金（Ａｕ）
−アルミニウム（Ａｌ）合金層１６からなる金属間化合
物の厚さが１０がμｍ以上に成長するには、１００℃の
温度に保持した場合に、４０年乃至５０年程度必要とす
ることから、通常の温度範囲で使用している場合に、金
（Ａｕ）−アルミニウム（Ａｌ）合金層１６からなる金
属間化合物形成部分の信頼性をそこねることはない。

【００６５】なお、前記各実施例においては、アノード
電極２及びカソード電極３と第１の熱緩衝板５との間に
金（Ａｕ）層１４を設けた場合について説明したが、本
発明は、金（Ａｕ）層１４を設けたものに限られず、金
（Ａｕ）層１４に代えて銀（Ａｇ）層を設けても同じ結
果を得ることができる。

【００６６】また、前記各実施例においては、第１の熱
緩衝板５の構成材料として、モリブデン（Ｍｏ）を用い
た場合について説明したが、本発明は、モリブデン（Ｍ
ｏ）製の第１の熱緩衝板５を用いたものに限られず、タ
ングステン（Ｗ）、インバー、インバーと銅（Ｃｕ）の
複合材料、モリブデン（Ｍｏ）やタングステン（Ｗ）と
銅（Ｃｕ）の複合材料等のように、熱膨張係数が７×１
０マイナス６乗／℃以下の材料であればよく、第１の熱
緩衝板５の厚さは０．０５乃至０．５ｍｍの範囲ものが
好ましい。ただし、第１の熱緩衝板５として、０．５ｍ
ｍ以上の厚さのものを用いる場合には、熱膨張係数が６
×１０マイナス６乗／℃以下の材料であることが望まし
い。

【００６７】さらに、前記各実施例においては、銀（Ａ
ｇ）で構成された金属軟質層１７を用いた場合について
説明したが、本発明は、銀（Ａｇ）製の金属軟質層１７
を用いたものに限られず、ＩＢ族の銅（Ｃｕ）、銀（Ａ
ｇ）、金（Ａｕ）の各金属を主体とした単層あるいは２
層にした構造のものを用いてもよく、銅（Ｃｕ）、ニッ
ケル（Ｎｉ）、銀（Ａｇ）を主体とした海綿状金属を用
いてもよい。そして、金属軟質層１７の厚さは、１０乃
至５００ｍｍの範囲に選ぶのが好ましい。

【００６８】

【発明の効果】以上、述べたように、本発明による圧接
型半導体装置によれば、シリコン（Ｓｉ）で構成された
半導体素子基板１とモリブデン（Ｍｏ）またはタングス
テン（Ｗ）等で構成された第１の熱緩衝板５との間の界
面部分、第１の熱緩衝板５と同じくモリブデン（Ｍｏ）
またはタングステン（Ｗ）等で構成された第２の熱緩衝
板６との間の界面部分、第２の熱緩衝板６と銅（Ｃｕ）
等で構成された一対のポスト電極７との間の界面部分の
それぞれに、異種金属間の熱膨張係数との違いにより発
生する熱応力を、前記複数の界面部分間に生じる物理的
な滑り作用によって有効に逃すことが可能になり、特
に、第１の熱緩衝板５と第２の熱緩衝板６との間の界面
部分に生じる前記物理的な滑り作用の付加により、前記
熱応力の発生に充分に対応することが可能になるという
効果がある。

【００６９】そして、本発明による圧接型半導体装置に
よれば、第１の熱緩衝板５と第２の熱緩衝板６との間
に、第１の熱緩衝板５よりも軟らかい軟質金属層１７を
付加配置すれば、第１の熱緩衝板５と軟質金属層１７と
の間、軟質金属層１７と第２の熱緩衝板６との間にさら
に付加的な界面部分が形成され、これら付加的な界面部
分を含んだそれぞれの界面部分に生じる前記物理的な滑
り作用の総和により、前記熱応力の発生に対してさらに
充分な対応が可能になるという効果もある。

【００７０】本発明による圧接型半導体装置の製造方法
によれば、各主電極２、３と第１の熱緩衝板５とを４０
０℃以下の低温による均一接合を行ったことにより、そ
れらの接合界面に発生する熱応力を小さくし、半導体素
子基体１にクラックが生じる恐れは極めて少なくなるも
ので、製造時のハンドリングに優れた製造方法を提供で
きるという効果がある。

【００７１】また、本発明による圧接型半導体装置の製
造方法によれば、各主電極と第１の熱緩衝板５との間の
接触抵抗、例えば、アノード電極２及びカソード電極３
と第１の熱緩衝板５との間の接触抵抗を、既知のこの種
の接触抵抗に比べて全面的に低くすることができ、特
に、半導体素子基板１に多数のカソード電極３を設けて
いるような場合、多数のカソード電極３に流れる電流分
担を均一化させ、ターンオフ時の電流集中を低減させ
て、安全に電流を遮断することが可能になるという効果
もある。

【００７２】さらに、本発明による圧接型半導体装置の
製造方法によれば、半導体素子基板１の厚さとそれぞれ
の第１の熱緩衝板５との厚さをほぼ等しくしたことによ
り、半導体素子基板１に第１の熱緩衝板５を接合した際
の半導体素子基板１及び第１の熱緩衝板５のそりを少な
くすることが可能になるという効果もある。

【図面の簡単な説明】

【図１】本発明による圧接型半導体装置の第１の実施例
の構成を示す断面図である。

【図２】図１に図示の実施例における半導体素子基板及
び第１の熱緩衝板からなる部分の構成を詳細に示した断
面図である。

【図３】本発明による圧接型半導体装置の第２の実施例
の構成を示す断面図である。

【図４】本発明による圧接型半導体装置の第３の実施例
の構成を示す断面図である。

【図５】本発明による圧接型半導体装置の第４の実施例
の構成を示す断面図である。

【図６】本発明による圧接型半導体装置を製造する際の
主要な製造工程を示す工程図である。

【図７】図６に図示の製造工程によって得られた圧接型
半導体装置における各電極と第１の熱緩衝板との接合部
の金属組織を示す断面図である。

【図８】図４及び図５に図示の第３及び第４の実施例の
ＧＴＯサイリスタと既知のＧＴＯサイリスタにおける熱
抵抗と加圧力との関係を示す特性図である。

【図９】図４及び図５に図示の第３及び第４の実施例の
ＧＴＯサイリスタと既知のＧＴＯサイリスタにおけるゲ
ートトリガ電流の加圧力依存性を示す特性図である。

【図１０】主電極と第１の熱緩衝板との接合時の温度保
持時間とその接合部に形成される金属間化合物の厚さと
の関係を、接合温度をパラメータとした特性図である。

【図１１】既知の圧接型半導体装置の構成を示す断面図
である。

【符号の説明】

１半導体素子基板２アノード電極３カソード電極４ゲート電極５第１の熱緩衝板６第２の熱緩衝板７一対のポスト電極８パッシベーション９ゲートリード１０リード抑え部材１１バネ１２絶縁筒１３フランジ部１４金（Ａｕ）層１５ニッケル（Ｎｉ）層１６金（Ａｕ）−アルミニウム（Ａｌ）合金層１７、１８軟質金属層１９加圧治具

───────────────────────────────────────────────────── フロントページの続き (72)発明者村上進茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者桜田修六茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】１つ以上のＰＮ接合部を有する半導体素
子基板と、前記半導体素子基板の両主面に装着された複
数の電極と、前記複数の電極の中の主電極上にそれぞれ
接合された複数の第１の熱緩衝板と、前記複数の第１の
熱緩衝板上にそれぞれ配置された第２の熱緩衝板と、前
記第２の熱緩衝板上から前記半導体素子基板の両主面を
圧接する一対のポスト電極とを備えていることを特徴と
する圧接型半導体装置。
【請求項２】前記第１の熱緩衝板と前記第２の熱緩衝
板との間に、前記第１の熱緩衝板よりも軟らかい軟質金
属層が配置されていることを特徴とする請求項１に記載
の圧接型半導体装置。
【請求項３】前記複数の電極の中の制御電極は、上面
に第１の熱緩衝板が接合配置されていることを特徴とす
る請求項１乃至２のいずれかに記載の圧接型半導体装
置。
【請求項４】前記複数の第１の熱緩衝板は、前記半導
体素子基板の厚さとほぼ同じ厚さを有するものであるこ
とを特徴とする請求項１乃至３のいずれかに記載の圧接
型半導体装置。
【請求項５】前記第１の熱緩衝板は、１０のマイナス
５乗／℃以下の熱膨張係数を有し、０．０５乃至０．５
ｍｍの厚さに構成されていることを特徴とする請求項１
乃至４のいずれかに記載の圧接型半導体装置。
【請求項６】前記第１の熱緩衝板は、６×１０のマイ
ナス６乗／℃以下の熱膨張係数を有し、０．５ｍｍ以上
の厚さに構成されていることを特徴とする請求項１乃至
４のいずれかに記載の圧接型半導体装置。
【請求項７】前記第１の熱緩衝板は、Ｍｏ、Ｗ、イン
バー、インバーとＣｕの複合材料、ＭｏとＣｕの複合材
料、ＷとＣｕの複合材料であることを特徴とする請求項
５乃至６のいずれかに記載の圧接型半導体装置。
【請求項８】前記軟質金属層は、Ｃｕ、Ａｇ、Ａｕを
主体とする単層または２層構造のものからなり、その厚
さが１０乃至５００ｍｍであることを特徴とする請求項
２に記載の圧接型半導体装置。
【請求項９】前記軟質金属層は、Ｃｕ、Ｎｉ、Ａｕを
主体とする海綿状のものからなり、その厚さが１０μｍ
乃至５ｍｍであることを特徴とする請求項２に記載の圧
接型半導体装置。
【請求項１０】以下の各工程を経て製造されることを
特徴とする圧接型半導体装置の製造方法。、１つ以上のＰＮ接合部を有する半導体素子基板の２
つの主面に金属膜をパターニングし、少なくとも２つの
主電極及び１つの制御電極を形成する工程、、前記半導体素子基板の端面を加工する工程、、前記半導体素子基板の端面をパッシベーション処理
する工程、、前記それぞれの主電極上に前記半導体素子基板の厚
さにほぼ等しい厚さの第１の熱緩衝板を配置し、その第
１の熱緩衝板の上に前記第１の熱緩衝板より軟らかい保
持用の軟質金属層を載置し、前記保持用の軟質金属層上
から加圧治具を用い、４００℃以下の加熱温度下で、１
乃至２Ｋｇ／ｍｍ² 程度の圧力によって押圧し、前記そ
れぞれの主電極上に第１の熱緩衝板を接合する工程、、前記第１の熱緩衝板上に第２の熱緩衝板を配置する
工程、、前記第２の熱緩衝板上から半導体素子基板の両主面
を一対のポスト電極によって圧接して前記半導体素子基
板をパッケージングする工程。
【請求項１１】前記工程、に代わる次の工程
’、’を有することを特徴とする請求項９に記載の
圧接型半導体装置の製造方法。 ’、前記それぞれの主電極と制御電極上に前記半導体
素子基板の厚さにほぼ等しい厚さの第１の熱緩衝板を配
置し、その第１の熱緩衝板上に前記第１の熱緩衝板より
軟らかい保持用の軟質金属層を載置し、前記保持用の軟
質金属層の上から加圧治具を用い、４００℃以下の加熱
温度下で、１乃至２Ｋｇ／ｍｍ² の圧力によって押圧
し、前記それぞれの主電極及び制御電極上に第１の熱緩
衝板を接合する工程。 ’、前記それぞれの主電極上に接合した第１の熱緩衝
板上に第２の熱緩衝板を配置する工程。
【請求項１２】前記工程に代わる次の工程’を有
することを特徴とする請求項９に記載の圧接型半導体装
置の製造方法。 ’、前記第１の熱緩衝板上に、前記第１の熱緩衝板よ
り軟らかい軟質金属層を介して第２の熱緩衝板を配置す
る工程。