JPH07258826A - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JPH07258826A JPH07258826A JP4906094A JP4906094A JPH07258826A JP H07258826 A JPH07258826 A JP H07258826A JP 4906094 A JP4906094 A JP 4906094A JP 4906094 A JP4906094 A JP 4906094A JP H07258826 A JPH07258826 A JP H07258826A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- forming
- data line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Physical Vapour Deposition (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【目的】 薄膜半導体装置の製造方法に関し、その製造
工程数の低減を図り、製造歩留りの向上、信頼性の向
上、製造コストの低下を実現しようとする。 【構成】 ガラス基板１１上にＡｌ膜を形成してからパ
ターニングを行ってデータ電極１２Ａをもつデータ線１
２或いはデータ線１２のみを形成し、次いで、水を添加
したＩＴＯ膜を形成してからパターニングを行って一部
がデータ電極１２Ａ或いはデータ線１２と重なる画素電
極１３を形成する工程とが含まれ、データ電極１２Ａ或
いはデータ線１２と画素電極１３との間に絶縁膜を別設
することなく、ＭＩＭダイオードからなる薄膜ダイオー
ド・マトリクスを形成する。
工程数の低減を図り、製造歩留りの向上、信頼性の向
上、製造コストの低下を実現しようとする。 【構成】 ガラス基板１１上にＡｌ膜を形成してからパ
ターニングを行ってデータ電極１２Ａをもつデータ線１
２或いはデータ線１２のみを形成し、次いで、水を添加
したＩＴＯ膜を形成してからパターニングを行って一部
がデータ電極１２Ａ或いはデータ線１２と重なる画素電
極１３を形成する工程とが含まれ、データ電極１２Ａ或
いはデータ線１２と画素電極１３との間に絶縁膜を別設
することなく、ＭＩＭダイオードからなる薄膜ダイオー
ド・マトリクスを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイなど
の駆動に用いる薄膜半導体装置を製造する方法の改良に
関する。
の駆動に用いる薄膜半導体装置を製造する方法の改良に
関する。
【０００２】現在、液晶ディスプレイは、情報処理装置
に於ける表示部、テレビジョンの表示部などとして多用
され、次第に大面積化、且つ、精細化する傾向にある。
に於ける表示部、テレビジョンの表示部などとして多用
され、次第に大面積化、且つ、精細化する傾向にある。
【０００３】そこで、これに対処する為、不良の発生が
なく、高い歩留りで液晶ディスプレイを製造できる方法
の開発が望まれているところであるが、その不良が発生
する原因は、液晶ディスプレイの駆動側に在る。
なく、高い歩留りで液晶ディスプレイを製造できる方法
の開発が望まれているところであるが、その不良が発生
する原因は、液晶ディスプレイの駆動側に在る。
【０００４】即ち、ＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒ
ａｎｓｉｓｔｏｒ）マトリクス、或いは、薄膜ダイオー
ド・マトリクスを製造する際に生ずる欠陥が問題となる
のであり、従って、それを解決する必要がある。
ａｎｓｉｓｔｏｒ）マトリクス、或いは、薄膜ダイオー
ド・マトリクスを製造する際に生ずる欠陥が問題となる
のであり、従って、それを解決する必要がある。
【０００５】
【従来の技術】図６は従来例を説明する為の薄膜ダイオ
ード・マトリクスを表す要部平面図である。尚、ここで
は、一画素分を表してある。
ード・マトリクスを表す要部平面図である。尚、ここで
は、一画素分を表してある。
【０００６】図に於いて、１はガラス基板、２はデータ
線、２Ａはデータ電極、３は接続電極、４は画素電極を
それぞれ示している。
線、２Ａはデータ電極、３は接続電極、４は画素電極を
それぞれ示している。
【０００７】図７乃至図１０は従来例を説明する為の製
造工程要所に於ける薄膜ダイオード・マトリクスを表す
要部切断側面図であり、以下、これ等の図を参照しつつ
説明する。尚、図６に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。
造工程要所に於ける薄膜ダイオード・マトリクスを表す
要部切断側面図であり、以下、これ等の図を参照しつつ
説明する。尚、図６に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。
【０００８】図７参照 ７−（１） ガラス基板１上にタンタル（Ｔａ）膜を形成する。 ７−（２） Ｔａ膜のパターニングを行って、データ線２（図示せ
ず）、データ電極２Ａを形成する。
ず）、データ電極２Ａを形成する。
【０００９】図８参照 ８−（１） データ線２及びデータ電極２Ａの表面を陽極酸化してＴ
ａ2 Ｏ5 膜５を形成する。
ａ2 Ｏ5 膜５を形成する。
【００１０】図９参照 ９−（１） 接続電極となるべきＣｒ膜を全面に形成する。 ９−（２） Ｃｒ膜をパターニングして接続電極３を形成する。
【００１１】図１０参照 １０−（１） ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）膜を全面
に形成する。 １０−（２） ＩＴＯ膜を所定形状にパターニングして画素電極４を形
成する。
に形成する。 １０−（２） ＩＴＯ膜を所定形状にパターニングして画素電極４を形
成する。
【００１２】
【発明が解決しようとする課題】従来の技術に於いて
は、薄膜ダイオード、即ち、ＭＩＭ（ｍｅｔａｌ ｉｎ
ｓｕｌａｔｏｒ ｍｅｔａｌ）ダイオードに於ける絶縁
膜を形成する為、金属に陽極酸化法を適用しなければな
らず、また、画素電極との接続金属となるＣｒ膜のパタ
ーニングを行うことが必要である。
は、薄膜ダイオード、即ち、ＭＩＭ（ｍｅｔａｌ ｉｎ
ｓｕｌａｔｏｒ ｍｅｔａｌ）ダイオードに於ける絶縁
膜を形成する為、金属に陽極酸化法を適用しなければな
らず、また、画素電極との接続金属となるＣｒ膜のパタ
ーニングを行うことが必要である。
【００１３】従って、薄膜ダイオード・マトリクスを製
造する場合、ＴＦＴマトリクスを製造する場合に比較す
れば少ないものの、結構な工程数を必要としている。
造する場合、ＴＦＴマトリクスを製造する場合に比較す
れば少ないものの、結構な工程数を必要としている。
【００１４】一般に、製造工程数が多いことは、直ちに
製造歩留りの低下に結び付くことを懸念しなければなら
ない。
製造歩留りの低下に結び付くことを懸念しなければなら
ない。
【００１５】本発明は、薄膜ダイオード・マトリクスの
製造工程数の低減を図り、製造歩留りの向上、信頼性の
向上、製造コストの低下を実現しようとする。
製造工程数の低減を図り、製造歩留りの向上、信頼性の
向上、製造コストの低下を実現しようとする。
【００１６】
【課題を解決するための手段】近年、水を添加したＩＴ
Ｏ膜に関する技術が開示されている（要すれば、「特開
平２−１６３３６３号公報」、を参照）。この水を添加
したＩＴＯ膜の効果としては、エッチングの制御が容易
であることが挙げられている。
Ｏ膜に関する技術が開示されている（要すれば、「特開
平２−１６３３６３号公報」、を参照）。この水を添加
したＩＴＯ膜の効果としては、エッチングの制御が容易
であることが挙げられている。
【００１７】一般に、Ａｌ膜上に水を添加しないＩＴＯ
膜を成膜した場合、十分なオーミック・コンタクトをと
るのは困難であったが、本発明者が、前記水を添加した
ＩＴＯ膜の効果に関して種々な追試実験を行ったとこ
ろ、Ａｌ膜とＩＴＯ膜とのコンタクト抵抗がかなり高い
ことを見出した。この理由は、それ等の界面に多かれ少
なかれ絶縁膜が発生していることに起因する。
膜を成膜した場合、十分なオーミック・コンタクトをと
るのは困難であったが、本発明者が、前記水を添加した
ＩＴＯ膜の効果に関して種々な追試実験を行ったとこ
ろ、Ａｌ膜とＩＴＯ膜とのコンタクト抵抗がかなり高い
ことを見出した。この理由は、それ等の界面に多かれ少
なかれ絶縁膜が発生していることに起因する。
【００１８】そこで、この現象を利用すれば、薄膜ダイ
オード・マトリクスを製造する工程を簡略化することが
可能である。即ち、データ線やデータ電極に陽極酸化法
を適用して絶縁膜を形成する必要はなくなり、また、デ
ータ電極と画素電極とを接続電極を介することなく直接
接続することができるのである。
オード・マトリクスを製造する工程を簡略化することが
可能である。即ち、データ線やデータ電極に陽極酸化法
を適用して絶縁膜を形成する必要はなくなり、また、デ
ータ電極と画素電極とを接続電極を介することなく直接
接続することができるのである。
【００１９】前記したところから、本発明に依る薄膜ダ
イオード・マトリクスの製造方法に於いては、（１）透
明絶縁性基板上にＡｌ膜を形成してからパターニングを
行う工程と、次いで、水を添加したＩＴＯ膜を形成して
から少なくとも一部が前記Ａｌ膜と重なるようにパター
ニングする工程とが含まれてなることを特徴とするか、
或いは、
イオード・マトリクスの製造方法に於いては、（１）透
明絶縁性基板上にＡｌ膜を形成してからパターニングを
行う工程と、次いで、水を添加したＩＴＯ膜を形成して
から少なくとも一部が前記Ａｌ膜と重なるようにパター
ニングする工程とが含まれてなることを特徴とするか、
或いは、
【００２０】（２）透明絶縁性基板（例えばガラス基板
１１）上にＡｌ膜を形成してからパターニングを行って
データ電極（例えばデータ電極１２Ａ）をもつデータ線
（例えばデータ線１２）を形成する工程と、次いで、水
を添加したＩＴＯ膜を形成してからパターニングを行っ
て一部が前記データ電極と重なる画素電極（例えば画素
電極１３）を形成する工程とが含まれてなることを特徴
とするか、或いは、
１１）上にＡｌ膜を形成してからパターニングを行って
データ電極（例えばデータ電極１２Ａ）をもつデータ線
（例えばデータ線１２）を形成する工程と、次いで、水
を添加したＩＴＯ膜を形成してからパターニングを行っ
て一部が前記データ電極と重なる画素電極（例えば画素
電極１３）を形成する工程とが含まれてなることを特徴
とするか、或いは、
【００２１】（３）透明絶縁性基板（例えばガラス基板
１１）上にＡｌ膜を形成してからパターニングを行って
データ線（例えばデータ線１２）を形成する工程と、次
いで、水を添加したＩＴＯ膜を形成してからパターニン
グを行って一部が前記データ線と重なる（例えば重なり
部１３Ａに於いて重なる）画素電極（例えば画素電極１
３）を形成する工程とが含まれてなることを特徴とする
か、或いは、
１１）上にＡｌ膜を形成してからパターニングを行って
データ線（例えばデータ線１２）を形成する工程と、次
いで、水を添加したＩＴＯ膜を形成してからパターニン
グを行って一部が前記データ線と重なる（例えば重なり
部１３Ａに於いて重なる）画素電極（例えば画素電極１
３）を形成する工程とが含まれてなることを特徴とする
か、或いは、
【００２２】（４）前記（１）或いは（２）或いは
（３）に於いて、データ線或いはデータ電極をもつデー
タ線を多層膜で構成する場合に少なくとも最上層膜はＡ
ｌ膜とすることを特徴とするか、或いは、（５）前記
（１）或いは（２）或いは（３）或いは（４）に於い
て、スパッタリング法を適用して水を添加しつつＩＴＯ
膜を形成する工程が含まれる。
（３）に於いて、データ線或いはデータ電極をもつデー
タ線を多層膜で構成する場合に少なくとも最上層膜はＡ
ｌ膜とすることを特徴とするか、或いは、（５）前記
（１）或いは（２）或いは（３）或いは（４）に於い
て、スパッタリング法を適用して水を添加しつつＩＴＯ
膜を形成する工程が含まれる。
【００２３】
【作用】前記手段を採ることに依り、データ線やデータ
電極を陽極酸化する必要はなくなり、また、例えば薄膜
ダイオードと画素電極との接続に接続電極を介する必要
はなくなるので、従来の薄膜ダイオード・マトリクスな
どの薄膜半導体装置の製造方法に比較して二工程を削減
することができ、製造工程の短縮、製造歩留りの向上、
信頼性の向上、製造コストの低下を実現することができ
る。
電極を陽極酸化する必要はなくなり、また、例えば薄膜
ダイオードと画素電極との接続に接続電極を介する必要
はなくなるので、従来の薄膜ダイオード・マトリクスな
どの薄膜半導体装置の製造方法に比較して二工程を削減
することができ、製造工程の短縮、製造歩留りの向上、
信頼性の向上、製造コストの低下を実現することができ
る。
【００２４】
【実施例】図１は本発明に於ける第一実施例を解説する
為の薄膜ダイオード・マトリクスを表す要部平面図であ
る。
為の薄膜ダイオード・マトリクスを表す要部平面図であ
る。
【００２５】図に於いて、１１はガラス基板、１２はＡ
ｌからなるデータ線、１２Ａはデータ線１２と一体のデ
ータ電極、１３は水を添加したＩＴＯからなる画素電極
をそれぞれ示している。
ｌからなるデータ線、１２Ａはデータ線１２と一体のデ
ータ電極、１３は水を添加したＩＴＯからなる画素電極
をそれぞれ示している。
【００２６】図２及び図３は第一実施例を解説する為の
工程要所に於ける薄膜ダイオード・マトリクスの要部切
断側面図であり、以下、これ等の図を参照しつつ説明す
る。
工程要所に於ける薄膜ダイオード・マトリクスの要部切
断側面図であり、以下、これ等の図を参照しつつ説明す
る。
【００２７】図２参照 ２−（１） スパッタリング法を適用することに依り、ガラス基板１
１上に厚さ例えば８００〔Å〕のＡｌ膜を形成する。
１上に厚さ例えば８００〔Å〕のＡｌ膜を形成する。
【００２８】２−（２） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチャントをリン酸を主成分とするエッチング液とす
るウエット・エッチング法を適用することに依り、前記
工程２−（１）で形成したＡｌ膜のパターニングを行っ
てデータ線１２（図示せず）及びデータ線１２と連なる
データ電極１２Ａを形成する。尚、ここでは、データ電
極１２Ａの幅Ｗを１０〔μｍ〕にしてある。
エッチャントをリン酸を主成分とするエッチング液とす
るウエット・エッチング法を適用することに依り、前記
工程２−（１）で形成したＡｌ膜のパターニングを行っ
てデータ線１２（図示せず）及びデータ線１２と連なる
データ電極１２Ａを形成する。尚、ここでは、データ電
極１２Ａの幅Ｗを１０〔μｍ〕にしてある。
【００２９】図３参照 ３−（１） スパッタリング法を適用することに依り、酸素雰囲気中
に於いて水を添加しつつＩｎＳｎ合金からなる厚さ例え
ば７００〔Å〕の透明導電膜、即ち、水を添加したＩＴ
Ｏ膜を全面に形成する。水を添加したＩＴＯ膜の成膜に
は、バッチ式カルセル型の装置を用い、Ａｒを５０〔ｓ
ｃｃｍ〕及びＯ2 を０．６〔ｓｃｃｍ〕にＨ2 Ｏを添加
した雰囲気中で実施した。
に於いて水を添加しつつＩｎＳｎ合金からなる厚さ例え
ば７００〔Å〕の透明導電膜、即ち、水を添加したＩＴ
Ｏ膜を全面に形成する。水を添加したＩＴＯ膜の成膜に
は、バッチ式カルセル型の装置を用い、Ａｒを５０〔ｓ
ｃｃｍ〕及びＯ2 を０．６〔ｓｃｃｍ〕にＨ2 Ｏを添加
した雰囲気中で実施した。
【００３０】３−（２） リソグラフィ技術に於けるレジスト・プロセス、並び
に、エッチャントをシュウ酸とするウエット・エッチン
グ法を適用することに依って、前記工程３−（１）で形
成したＩＴＯ膜のパターニングを行って画素電極１３を
形成する。
に、エッチャントをシュウ酸とするウエット・エッチン
グ法を適用することに依って、前記工程３−（１）で形
成したＩＴＯ膜のパターニングを行って画素電極１３を
形成する。
【００３１】前記のようにして得られる薄膜ダイオード
・マトリクスに於いては、画素電極１３とデータ電極１
２Ａとの界面には、Ａｌの酸化膜が生成されていて、そ
の抵抗値は、例えば１〔ｋΩ〕〜１〔ＭΩ〕程度であっ
て、ＭＩＭダイオードに於ける絶縁膜として十分に役割
を果たし得る値であった。
・マトリクスに於いては、画素電極１３とデータ電極１
２Ａとの界面には、Ａｌの酸化膜が生成されていて、そ
の抵抗値は、例えば１〔ｋΩ〕〜１〔ＭΩ〕程度であっ
て、ＭＩＭダイオードに於ける絶縁膜として十分に役割
を果たし得る値であった。
【００３２】図４は本発明に於ける第二実施例を解説す
る為の薄膜ダイオード・マトリクスを表す要部平面図で
あり、図１乃至図３に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。
る為の薄膜ダイオード・マトリクスを表す要部平面図で
あり、図１乃至図３に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。
【００３３】この薄膜ダイオード・マトリクスを製造す
るには、図１乃至図３について説明した実施例と同じ工
程を採って良い。唯、データ線１２のパターンが異なっ
ているので、その相違に起因して、画素電極１３の設け
方に若干の変化があるだけである。
るには、図１乃至図３について説明した実施例と同じ工
程を採って良い。唯、データ線１２のパターンが異なっ
ているので、その相違に起因して、画素電極１３の設け
方に若干の変化があるだけである。
【００３４】図から明らかなように、本実施例に於ける
データ線１２には、データ電極が付設されていない。従
って、画素電極１３は、データ線１２と対向する側のエ
ッジがデータ線１２と全長に亙って重なるように形成さ
れている。図では、その重なり部を記号１３Ａで指示し
てある。
データ線１２には、データ電極が付設されていない。従
って、画素電極１３は、データ線１２と対向する側のエ
ッジがデータ線１２と全長に亙って重なるように形成さ
れている。図では、その重なり部を記号１３Ａで指示し
てある。
【００３５】図５は本発明に依って製造された薄膜ダイ
オードに於ける電流・電圧特性を表す線図であり、縦軸
に電流〔Ａ〕を、また、横軸にデータ電極電圧〔Ｖ〕を
それぞれ採ってある。
オードに於ける電流・電圧特性を表す線図であり、縦軸
に電流〔Ａ〕を、また、横軸にデータ電極電圧〔Ｖ〕を
それぞれ採ってある。
【００３６】このデータは、データ電極電圧を変化さ
せ、流れる電流を画像で読み取ってプロットしたもので
あり、典型的なＭＩＭダイオードの特性を示している。
せ、流れる電流を画像で読み取ってプロットしたもので
あり、典型的なＭＩＭダイオードの特性を示している。
【００３７】
【発明の効果】本発明に依る薄膜ダイオード・マトリク
スの製造方法に於いては、透明絶縁性基板上にＡｌ膜を
形成してからパターニングを行ってデータ電極をもつデ
ータ線或いはデータ線を形成し、水を添加したＩＴＯ膜
を形成してからパターニングを行って一部が前記データ
電極或いはデータ線と重なる画素電極を形成する。
スの製造方法に於いては、透明絶縁性基板上にＡｌ膜を
形成してからパターニングを行ってデータ電極をもつデ
ータ線或いはデータ線を形成し、水を添加したＩＴＯ膜
を形成してからパターニングを行って一部が前記データ
電極或いはデータ線と重なる画素電極を形成する。
【００３８】前記構成を採ることに依り、データ線やデ
ータ電極を陽極酸化する必要はなくなり、また、薄膜ダ
イオードと画素電極との接続に接続電極を介する必要は
なくなるので、従来の薄膜ダイオード・マトリクスの製
造方法に比較して二工程を削減することができ、製造工
程の短縮、製造歩留りの向上、信頼性の向上、製造コス
トの低下を実現することができる。
ータ電極を陽極酸化する必要はなくなり、また、薄膜ダ
イオードと画素電極との接続に接続電極を介する必要は
なくなるので、従来の薄膜ダイオード・マトリクスの製
造方法に比較して二工程を削減することができ、製造工
程の短縮、製造歩留りの向上、信頼性の向上、製造コス
トの低下を実現することができる。
【図１】本発明に於ける第一実施例を解説する為の薄膜
ダイオード・マトリクスを表す要部平面図である。
ダイオード・マトリクスを表す要部平面図である。
【図２】第一実施例を解説する為の工程要所に於ける薄
膜ダイオード・マトリクスの要部切断側面図である。
膜ダイオード・マトリクスの要部切断側面図である。
【図３】第一実施例を解説する為の工程要所に於ける薄
膜ダイオード・マトリクスの要部切断側面図である。
膜ダイオード・マトリクスの要部切断側面図である。
【図４】本発明に於ける第二実施例を解説する為の薄膜
ダイオード・マトリクスを表す要部平面図である。
ダイオード・マトリクスを表す要部平面図である。
【図５】本発明に依って製造された薄膜ダイオードに於
ける電流・電圧特性を表す線図である。
ける電流・電圧特性を表す線図である。
【図６】従来例を説明する為の薄膜ダイオード・マトリ
クスを表す要部平面図である。
クスを表す要部平面図である。
【図７】従来例を説明する為の製造工程要所に於ける薄
膜ダイオード・マトリクスを表す要部切断側面図であ
る。
膜ダイオード・マトリクスを表す要部切断側面図であ
る。
【図８】従来例を説明する為の製造工程要所に於ける薄
膜ダイオード・マトリクスを表す要部切断側面図であ
る。
膜ダイオード・マトリクスを表す要部切断側面図であ
る。
【図９】従来例を説明する為の製造工程要所に於ける薄
膜ダイオード・マトリクスを表す要部切断側面図であ
る。
膜ダイオード・マトリクスを表す要部切断側面図であ
る。
【図１０】従来例を説明する為の製造工程要所に於ける
薄膜ダイオード・マトリクスを表す要部切断側面図であ
る。
薄膜ダイオード・マトリクスを表す要部切断側面図であ
る。
１１ ガラス基板 １２ Ａｌからなるデータ線 １２Ａ データ線１２と一体のデータ電極 １３ 水を添加したＩＴＯからなる画素電極
Claims (5)
- 【請求項１】透明絶縁性基板上にＡｌ膜を形成してから
パターニングを行う工程と、 次いで、水を添加したＩＴＯ膜を形成してから少なくと
も一部が前記Ａｌ膜と重なるようにパターニングする工
程とが含まれてなることを特徴とする薄膜半導体装置の
製造方法。 - 【請求項２】透明絶縁性基板上にＡｌ膜を形成してから
パターニングを行ってデータ電極をもつデータ線を形成
する工程と、 次いで、水を添加したＩＴＯ膜を形成してからパターニ
ングを行って一部が前記データ電極と重なる画素電極を
形成する工程とが含まれてなることを特徴とする薄膜半
導体装置の製造方法。 - 【請求項３】透明絶縁性基板上にＡｌ膜を形成してから
パターニングを行ってデータ線を形成する工程と、 次いで、水を添加したＩＴＯ膜を形成してからパターニ
ングを行って一部が前記データ線と重なる画素電極を形
成する工程とが含まれてなることを特徴とする薄膜半導
体装置の製造方法。 - 【請求項４】データ電極をもつデータ線或いはデータ線
を多層膜で構成する場合に少なくとも最上層膜はＡｌ膜
とすることを特徴とする請求項１或いは２或いは３記載
の薄膜半導体装置の製造方法。 - 【請求項５】スパッタリング法を適用して水を添加しつ
つＩＴＯ膜を形成する工程が含まれてなることを特徴と
する請求項１或いは２或いは３或いは４記載の薄膜半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4906094A JPH07258826A (ja) | 1994-03-18 | 1994-03-18 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4906094A JPH07258826A (ja) | 1994-03-18 | 1994-03-18 | 薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07258826A true JPH07258826A (ja) | 1995-10-09 |
Family
ID=12820547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4906094A Withdrawn JPH07258826A (ja) | 1994-03-18 | 1994-03-18 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07258826A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005086180A1 (ja) * | 2004-03-09 | 2005-09-15 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法 |
| JP2005314734A (ja) * | 2004-04-28 | 2005-11-10 | Idemitsu Kosan Co Ltd | スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板 |
| JP2008235637A (ja) * | 2007-03-22 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| WO2008139906A1 (ja) * | 2007-04-27 | 2008-11-20 | Mitsui Mining & Smelting Co., Ltd. | スパッタリングターゲット及びその製造方法 |
| JP2010261105A (ja) * | 2010-06-04 | 2010-11-18 | Idemitsu Kosan Co Ltd | スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板 |
-
1994
- 1994-03-18 JP JP4906094A patent/JPH07258826A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005086180A1 (ja) * | 2004-03-09 | 2005-09-15 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法 |
| US8038857B2 (en) | 2004-03-09 | 2011-10-18 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| KR101101456B1 (ko) * | 2004-03-09 | 2012-01-03 | 이데미쓰 고산 가부시키가이샤 | 박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명도전막, 투명 전극, 및 관련된 장치 및 방법 |
| US8507111B2 (en) | 2004-03-09 | 2013-08-13 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| US8773628B2 (en) | 2004-03-09 | 2014-07-08 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| JP2005314734A (ja) * | 2004-04-28 | 2005-11-10 | Idemitsu Kosan Co Ltd | スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板 |
| JP2008235637A (ja) * | 2007-03-22 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置およびその製造方法 |
| WO2008139906A1 (ja) * | 2007-04-27 | 2008-11-20 | Mitsui Mining & Smelting Co., Ltd. | スパッタリングターゲット及びその製造方法 |
| JPWO2008139906A1 (ja) * | 2007-04-27 | 2010-08-05 | 三井金属鉱業株式会社 | スパッタリングターゲット及びその製造方法 |
| JP2010261105A (ja) * | 2010-06-04 | 2010-11-18 | Idemitsu Kosan Co Ltd | スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0898785B1 (en) | Active matrix displays and method of making | |
| US5194136A (en) | Process for making a display panel | |
| US8203683B2 (en) | Electro-optic device having terminal section and pixel section with particular multilayer structures | |
| US7335538B2 (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
| JPH05142554A (ja) | アクテイブマトリクス基板 | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| JPH0695147A (ja) | 液晶表示装置とその製造方法 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPH0820645B2 (ja) | アクティブマトリクス表示装置 | |
| JPH1090717A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP3306986B2 (ja) | 液晶装置の製造方法 | |
| KR960016487B1 (ko) | 액정용 박막트랜지스터 및 그 제조방법 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JP3384118B2 (ja) | 非線形抵抗素子の製造方法 | |
| JPH06273782A (ja) | 液晶表示装置の製造方法 | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| KR100464632B1 (ko) | 능동매트릭스디스플레이및그제조방법 | |
| JP3327146B2 (ja) | 液晶パネル及びその製造方法及びそれを用いた電子機器 | |
| JPH11212119A (ja) | Ｔｆｔアレイ基板及びその製造方法並びにこのｔｆｔアレイ基板を備えた液晶表示装置 | |
| JPH07168208A (ja) | アクティブマトリックス方式液晶表示体 | |
| JP3341346B2 (ja) | 非線形素子の製造方法 | |
| JPH0462050B2 (ja) | ||
| JPH11191626A (ja) | 液晶表示装置の製造方法 | |
| JPH0720501A (ja) | 非線形抵抗素子及びその製造方法 | |
| JPH06337440A (ja) | Ｍｉｍ型非線形素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |