JPH07263273A - 端子電極の形成方法 - Google Patents
端子電極の形成方法Info
- Publication number
- JPH07263273A JPH07263273A JP6053561A JP5356194A JPH07263273A JP H07263273 A JPH07263273 A JP H07263273A JP 6053561 A JP6053561 A JP 6053561A JP 5356194 A JP5356194 A JP 5356194A JP H07263273 A JPH07263273 A JP H07263273A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- electronic component
- holding
- terminal electrode
- holding plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【構成】 保持板６の保持孔５にコンデンサ本体２を入
れ、保持板６の下側にプレート７を当てる。コンデンサ
本体２の上端面は保持板６の上面から突出する。この保
持板６の上面及びコンデンサ本体２の上端面に気相法に
より薄膜を付着させる。その後、保持板６の上側に別の
プレート７を当てた後、保持板６を上下逆にし、再び気
相法によりコンデンサ本体２の上端面に薄膜を形成す
る。 【効果】 寸法精度の良い端子電極を容易に形成でき
る。
れ、保持板６の下側にプレート７を当てる。コンデンサ
本体２の上端面は保持板６の上面から突出する。この保
持板６の上面及びコンデンサ本体２の上端面に気相法に
より薄膜を付着させる。その後、保持板６の上側に別の
プレート７を当てた後、保持板６を上下逆にし、再び気
相法によりコンデンサ本体２の上端面に薄膜を形成す
る。 【効果】 寸法精度の良い端子電極を容易に形成でき
る。
Description
【０００１】
【産業上の利用分野】本発明は端子電極の形成方法に係
り、特に積層セラミックコンデンサ、チップ形セラミッ
クサーミスタ等のチップ形電子部品の端子電極の形成に
好適な方法に関する。
り、特に積層セラミックコンデンサ、チップ形セラミッ
クサーミスタ等のチップ形電子部品の端子電極の形成に
好適な方法に関する。
【０００２】
【従来の技術】従来、チップ形電子部品の端子電極を形
成するには、電極ペーストに素子の端子電極形成面を浸
し、乾燥焼成することにより端子電極を形成するように
している。第４図はこの従来法により端子電極が形成さ
れた積層セラミックコンデンサの断面図であり、内部電
極１を有するコンデンサ本体２の両端面に端子電極（外
部電極）３が形成されている。
成するには、電極ペーストに素子の端子電極形成面を浸
し、乾燥焼成することにより端子電極を形成するように
している。第４図はこの従来法により端子電極が形成さ
れた積層セラミックコンデンサの断面図であり、内部電
極１を有するコンデンサ本体２の両端面に端子電極（外
部電極）３が形成されている。
【０００３】
【発明が解決しようとする課題】従来技術では、ペース
ト塗付厚みのバラツキ、ペースト塗付後のたれ等によ
り、端子電極の寸法精度が低いものとなっていた。即
ち、第４図の電極はみ出し長さＬが大きなものとなって
いた。なお、この電極はみ出し長さＬを本明細書では以
下、「電極長さ」という。
ト塗付厚みのバラツキ、ペースト塗付後のたれ等によ
り、端子電極の寸法精度が低いものとなっていた。即
ち、第４図の電極はみ出し長さＬが大きなものとなって
いた。なお、この電極はみ出し長さＬを本明細書では以
下、「電極長さ」という。
【０００４】
【課題を解決するための手段】請求項１の端子電極の形
成方法は、電子部品の平行な一対の第１及び第２の端面
に対し気相法により薄膜状の端子電極を形成する方法で
あって、該電子部品が該端面と垂直方向に嵌入される保
持孔が、複数個、板厚方向に貫設され、且つ板厚が該電
子部品の該嵌入方向の長さと等しいか又は若干それより
も小となっている保持板と、該保持板に重ね合わされる
プレートとを用い、まず、該保持板の保持孔に電子部品
を嵌入させ、この際、該保持板の一方の板面に前記プレ
ートを重ね合わせ、各電子部品の第２の端面を該プレー
トに当接させ、これによって各電子部品の第１の端面を
該保持板の他方の板面と面一か又はそれよりも突出さ
せ、この状態で該他方の板面側に対し気相法による薄膜
形成処理を施して各電子部品の第１の端面に端子電極を
形成し、次に、プレートを該保持板の前記他方の板面に
重ね合わせると共に、各電子部品の第１の端面を該プレ
ートに当接させ、これによって各電子部品の第２の端面
を該保持板の前記一方の板面と面一か又はそれよりも突
出させ、この状態で該一方の板面側に対し気相法による
薄膜形成処理を施して各電子部品の第２の端面に端子電
極を形成するようにしたことを特徴とするものである。
成方法は、電子部品の平行な一対の第１及び第２の端面
に対し気相法により薄膜状の端子電極を形成する方法で
あって、該電子部品が該端面と垂直方向に嵌入される保
持孔が、複数個、板厚方向に貫設され、且つ板厚が該電
子部品の該嵌入方向の長さと等しいか又は若干それより
も小となっている保持板と、該保持板に重ね合わされる
プレートとを用い、まず、該保持板の保持孔に電子部品
を嵌入させ、この際、該保持板の一方の板面に前記プレ
ートを重ね合わせ、各電子部品の第２の端面を該プレー
トに当接させ、これによって各電子部品の第１の端面を
該保持板の他方の板面と面一か又はそれよりも突出さ
せ、この状態で該他方の板面側に対し気相法による薄膜
形成処理を施して各電子部品の第１の端面に端子電極を
形成し、次に、プレートを該保持板の前記他方の板面に
重ね合わせると共に、各電子部品の第１の端面を該プレ
ートに当接させ、これによって各電子部品の第２の端面
を該保持板の前記一方の板面と面一か又はそれよりも突
出させ、この状態で該一方の板面側に対し気相法による
薄膜形成処理を施して各電子部品の第２の端面に端子電
極を形成するようにしたことを特徴とするものである。
【０００５】請求項２の端子電極の形成方法は、電子部
品が積層セラミックコンデンサ又はチップ形セラミック
サーミスタ素子であることを特徴とするものである。
品が積層セラミックコンデンサ又はチップ形セラミック
サーミスタ素子であることを特徴とするものである。
【０００６】本発明において、この保持板の厚さを電子
部品の嵌入方向の長さよりも小とする場合には、両者の
差は、電子部品の嵌入方向の長さの４５％以内とりわけ
２３％以内とするのが好ましい。
部品の嵌入方向の長さよりも小とする場合には、両者の
差は、電子部品の嵌入方向の長さの４５％以内とりわけ
２３％以内とするのが好ましい。
【０００７】保持板及びプレートの材質はステンレス、
銅などが好適である。
銅などが好適である。
【０００８】
【作用】電子部品を保持板と面一または若干突出した状
態で薄膜形成処理を行うことにより、電子部品の端面の
み又は該端面とその極く近傍のみに薄膜電極を形成でき
る。
態で薄膜形成処理を行うことにより、電子部品の端面の
み又は該端面とその極く近傍のみに薄膜電極を形成でき
る。
【０００９】
【実施例】以下、図面を参照して実施例について説明す
る。第１図に示すように、多数の方形の保持孔５を有す
る保持板６に対しプレート７を重ね合わせる。各保持孔
５に電子部品を挿入する。
る。第１図に示すように、多数の方形の保持孔５を有す
る保持板６に対しプレート７を重ね合わせる。各保持孔
５に電子部品を挿入する。
【００１０】第２図は、この電子部品８を保持孔５に挿
入した状態における第１図のII−II線断面図であり、本
実施例では電子部品８の第１の端面８ａが保持板６の板
面から若干突出している。なお、プレート７の周縁部に
は立壁部７ａが設けられている。
入した状態における第１図のII−II線断面図であり、本
実施例では電子部品８の第１の端面８ａが保持板６の板
面から若干突出している。なお、プレート７の周縁部に
は立壁部７ａが設けられている。
【００１１】この第２図に示す状態のものを真空装置に
入れ、薄膜形成処理を施す。なお、薄膜は、電子部品８
の第１の端面８ａと保持板６の上側の板面の双方に付着
する。
入れ、薄膜形成処理を施す。なお、薄膜は、電子部品８
の第１の端面８ａと保持板６の上側の板面の双方に付着
する。
【００１２】次いで、電子部品８を保持した保持板６と
プレート７とを真空装置外に取り出し、別のプレート７
を保持板６の上に被せた後、保持板６を上下逆にする。
そして、上側にきたプレート７を取り外す。この状態
で、電子部品８を保持した保持板６とプレート７とを真
空装置に入れ、薄膜形成処理を施す。この状態において
は、第２図とは上下逆に、第２の端面８ｂが保持板６の
上面から若干突出している。
プレート７とを真空装置外に取り出し、別のプレート７
を保持板６の上に被せた後、保持板６を上下逆にする。
そして、上側にきたプレート７を取り外す。この状態
で、電子部品８を保持した保持板６とプレート７とを真
空装置に入れ、薄膜形成処理を施す。この状態において
は、第２図とは上下逆に、第２の端面８ｂが保持板６の
上面から若干突出している。
【００１３】第２の端面８ｂへの薄膜端子電極形成が終
了した後、保持板６及びプレート７を真空装置外に取り
出し、保持板６から電子部品８を取り出す。
了した後、保持板６及びプレート７を真空装置外に取り
出し、保持板６から電子部品８を取り出す。
【００１４】このように、一旦電子部品８を保持孔５に
嵌入させると、電子部品８を保持孔５から出し入れする
ことなくその両端面に端子電極を形成することができ
る。
嵌入させると、電子部品８を保持孔５から出し入れする
ことなくその両端面に端子電極を形成することができ
る。
【００１５】次に上記方法により積層セラミックコンデ
ンサに端子電極を形成する具体的な実施例について説明
する。
ンサに端子電極を形成する具体的な実施例について説明
する。
【００１６】端子電極形成前の積層セラミックコンデン
サチップの寸法は幅３．１５ｍｍ、厚さ１．１３ｍｍ、
長さ４．４０ｍｍである。保持板６の保持孔５の寸法
は、幅３．２３ｍｍ、高さ１．１５ｍｍ、長さ３．９０
ｍｍである。
サチップの寸法は幅３．１５ｍｍ、厚さ１．１３ｍｍ、
長さ４．４０ｍｍである。保持板６の保持孔５の寸法
は、幅３．２３ｍｍ、高さ１．１５ｍｍ、長さ３．９０
ｍｍである。
【００１７】先ず、この保持孔５に積層セラミックコン
デンサを収納し、その後、プレート７にのせ、真空装置
に入れる。保持板６の厚さは３．９０ｍｍであり、積層
セラミックコンデンサよりも長さ寸法を０．５ｍｍ短く
してある。その後、０．２［Ｐａ］の真空度で、投入電
力をＤＣ１．０［ｋＷ］一定として、付着層にＶまたは
Ｃｒ、バリア層にＮｉまたはＣｕ、表面層にＳｎまたは
Ｓｎ／Ｐｂ等を用いて端子電極を形成した。次に、別の
プレート７を端子電極を形成した面にあて、保持板６を
裏返しにし、上記と同様にして他方の端面にも端子電極
を形成した。この様にして出来たチップは、図３に示す
ように寸法精度の良好なチップ形電子部品になる。４は
薄膜端子電極を示す。
デンサを収納し、その後、プレート７にのせ、真空装置
に入れる。保持板６の厚さは３．９０ｍｍであり、積層
セラミックコンデンサよりも長さ寸法を０．５ｍｍ短く
してある。その後、０．２［Ｐａ］の真空度で、投入電
力をＤＣ１．０［ｋＷ］一定として、付着層にＶまたは
Ｃｒ、バリア層にＮｉまたはＣｕ、表面層にＳｎまたは
Ｓｎ／Ｐｂ等を用いて端子電極を形成した。次に、別の
プレート７を端子電極を形成した面にあて、保持板６を
裏返しにし、上記と同様にして他方の端面にも端子電極
を形成した。この様にして出来たチップは、図３に示す
ように寸法精度の良好なチップ形電子部品になる。４は
薄膜端子電極を示す。
【００１８】表１に［Ｓｎ／Ｃｕ／Ｖ］、［Ｓｎ／Ｎｉ
／Ｖ］構造の薄膜端子電極品の寸法精度を従来電極品と
比較して示す。表１のチップ長さは、第３、４図のＣで
あり、電極長さは第３、４図のＬである。表１を見ても
本作製法により寸法精度が向上したことが分かる。
／Ｖ］構造の薄膜端子電極品の寸法精度を従来電極品と
比較して示す。表１のチップ長さは、第３、４図のＣで
あり、電極長さは第３、４図のＬである。表１を見ても
本作製法により寸法精度が向上したことが分かる。
【００１９】
【表１】
【００２０】
【発明の効果】以上の通り、本発明によると、寸法精度
の良い端子電極を形成することが出来る。また、一方の
端面に端子電極を形成した後、対向側端面に端子電極を
形成する際、チップ形電子部品を保持孔に入れ直すこと
なく、保持板自体を裏返すだけで対向側端面にも端子電
極を形成することが出来るため、工程が至極簡単であ
る。
の良い端子電極を形成することが出来る。また、一方の
端面に端子電極を形成した後、対向側端面に端子電極を
形成する際、チップ形電子部品を保持孔に入れ直すこと
なく、保持板自体を裏返すだけで対向側端面にも端子電
極を形成することが出来るため、工程が至極簡単であ
る。
【００２１】本発明方法は、積層セラミックコンデンサ
やチップ形セラミックサーミスタの端子電極形成法に極
めて好適である。
やチップ形セラミックサーミスタの端子電極形成法に極
めて好適である。
【図１】本発明方法に用いられる保持板及びプレートの
斜視図である。
斜視図である。
【図２】保持孔に電子部品を挿入した状態における図１
のII−II線に沿う断面図である。
のII−II線に沿う断面図である。
【図３】本発明方法による端子電極形成後の積層セラミ
ックコンデンサチップの断面図である。
ックコンデンサチップの断面図である。
【図４】従来方法による端子電極形成後の積層セラミッ
クコンデンサチップの断面図である。
クコンデンサチップの断面図である。
１ 内部電極 ２ コンデンサ本体 ３，４ 端子電極 ５ 保持孔 ６ 保持板 ７ プレート
Claims (2)
- 【請求項１】 電子部品の平行な一対の第１及び第２の
端面に対し気相法により薄膜状の端子電極を形成する方
法であって、 該電子部品が該端面と垂直方向に嵌入される保持孔が、
複数個、板厚方向に貫設され、且つ板厚が該電子部品の
該嵌入方向の長さと等しいか又は若干それよりも小とな
っている保持板と、 該保持板に重ね合わされるプレートとを用い、 まず、該保持板の保持孔に電子部品を嵌入させ、この
際、該保持板の一方の板面に前記プレートを重ね合わ
せ、各電子部品の第２の端面を該プレートに当接させ、
これによって各電子部品の第１の端面を該保持板の他方
の板面と面一か又はそれよりも突出させ、この状態で該
他方の板面側に対し気相法による薄膜形成処理を施して
各電子部品の第１の端面に端子電極を形成し、 次に、プレートを該保持板の前記他方の板面に重ね合わ
せると共に、各電子部品の第１の端面を該プレートに当
接させ、これによって各電子部品の第２の端面を該保持
板の前記一方の板面と面一か又はそれよりも突出させ、 この状態で該一方の板面側に対し気相法による薄膜形成
処理を施して各電子部品の第２の端面に端子電極を形成
するようにしたことを特徴とする端子電極の形成方法。 - 【請求項２】 電子部品が積層セラミックコンデンサ又
はチップ形セラミックサーミスタ素子である請求項１の
端子電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053561A JPH07263273A (ja) | 1994-03-24 | 1994-03-24 | 端子電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053561A JPH07263273A (ja) | 1994-03-24 | 1994-03-24 | 端子電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263273A true JPH07263273A (ja) | 1995-10-13 |
Family
ID=12946235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6053561A Withdrawn JPH07263273A (ja) | 1994-03-24 | 1994-03-24 | 端子電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263273A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002056323A1 (en) * | 2001-01-11 | 2002-07-18 | Vishay Sprague, Inc. | Method of forming termination of chip components |
| CN113539921A (zh) * | 2021-07-30 | 2021-10-22 | 深圳市宇阳科技发展有限公司 | 芯片封端定位装置及定位方法 |
-
1994
- 1994-03-24 JP JP6053561A patent/JPH07263273A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002056323A1 (en) * | 2001-01-11 | 2002-07-18 | Vishay Sprague, Inc. | Method of forming termination of chip components |
| CN113539921A (zh) * | 2021-07-30 | 2021-10-22 | 深圳市宇阳科技发展有限公司 | 芯片封端定位装置及定位方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08130160A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH11251204A (ja) | セラミック電子部品およびその製造方法 | |
| JPH06224073A (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH07263273A (ja) | 端子電極の形成方法 | |
| JP3307270B2 (ja) | 積層型電子部品の製造方法 | |
| JPH01152712A (ja) | 積層セラミックコンデンサの外部電極の形成方法 | |
| JPH04263410A (ja) | 電子部品及び外部電極用導電性ペ―ストの付着方法 | |
| JPH09232184A (ja) | チップ型電子部品 | |
| JPH09162084A (ja) | 電子部品の製造方法 | |
| JP3503501B2 (ja) | 電子部品の製造方法 | |
| JPH09246125A (ja) | チップ型電子部品の製造方法 | |
| JPH0487623U (ja) | ||
| JP2949541B2 (ja) | 表面実装部品 | |
| JPH06801Y2 (ja) | チツプ型正特性サ−ミスタ | |
| JPH03124011A (ja) | 積層コンデンサの製造方法 | |
| JPH02113516A (ja) | チップ状電子部品の端面塗布方法 | |
| JPS5993123U (ja) | チツプ状磁器コンデンサ | |
| JP2000252159A (ja) | 積層セラミックコンデンサ | |
| JPH04236415A (ja) | 積層型固体電解コンデンサの製造方法 | |
| JPS5972715A (ja) | 積層コンデンサ | |
| JPH01187907A (ja) | 空心コイル | |
| JPH0749859Y2 (ja) | セラミック電子部品 | |
| JPS6141225Y2 (ja) | ||
| JPH08236391A (ja) | チップ部品の端子電極形成方法 | |
| JPS6228740Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |